Académique Documents
Professionnel Documents
Culture Documents
Buses
Existe una serie de sistemas de interconexin. Las estructuras sencillas y mltiples son las ms comunes. Ejemplo: control/direccin/bus de datos (PC) Ejemplo: unibus (DEC-PDP)
Qu es un bus?
Es un camino de comunicacin entre dos o ms dispositivos. Normalmente, medio de transmisin. Suele constituirse en grupos:
Un bus est constituido por varios caminos de comunicacin, o lneas. Ejemplo: un dato de 8 bits puede transmitirse mediante ocho lneas del bus
Bus de datos
Transmite datos.
Recuerde que a este nivel no existe diferencia alguna entre datos e instrucciones.
Bus de direccin
Designa la fuente o destino del dato. Ejemplo: cuando el procesador desea leer una palabra (datos) de una determinada parte en la memoria. La anchura del bus determina la mxima capacidad de memoria posible en el sistema.
Ejemplo: 8080 tiene un bus de direccin de 16 bits, lo que supone 64k de espacio para direcciones
Bus de control
Informacin sobre seales de control y sobre temporizacin:
Seal de escritura/lectura en memoria. Peticin de interrupcin. Seales de reloj.
CPU
Memoria
Memoria
E/S
E/S
Bus
La mayora de los sistemas utilizan varios buses para solucionar estos problemas.
Procesador
Cache
Red SCSI
Serie Modem
Bus de expansin
Cache/adaptador
SCSI
FireWire
Grficos
Vdeo
LAN
FAX
Serie Modem
Bus de expansin
Tipos de buses
Dedicados
Uso de lneas separadas para direcciones y para datos.
Multiplexados
Uso de las mismas lneas. Lnea de control de direccin vlida o de datos vlida. Ventaja: uso de menos lneas. Desventajas:
Se necesita una circuitera ms compleja. Posible reduccin de las prestaciones.
Arbitraje centralizado
Un nico dispositivo hardware es responsable de asignar tiempos en el bus:
Controlador del bus rbitro
Arbitraje distribuido
Cada mdulo puede controlar el acceso al bus. Cada mdulo dispone de lgica para controlar el acceso.
Temporizacin
Forma de coordinar los eventos en el bus. Temporizacin sncrona
La presencia de un evento est determinada por un reloj. El bus incluye una lnea de reloj. Un nico intervalo a uno seguido de otro a cero se conoce como ciclo de bus. Todos los dispositivos del bus pueden leer la lnea de reloj. Suele sincronizar en el flanco de subida. La mayora de los eventos se prolongan durante un nico ciclo de reloj.
Temporizacin sncrona
Reloj
Inicio
Lectura
Lneas de direccin
Lneas de datos
Reconocimiento
Temporizacin asncrona
MSYN
SSYN
Lectura
Lneas de direccin
Lneas de datos