Informe Laboratorio I

Laura Anglica Forero - scar Hernn Muoz

2013

Universidad del Cauca Circuitos Digitales I

Facultad de Ingeniera Electrnica y Telecomunicaciones

Informe Laboratorio I

Informe Laboratorio I
Contenido
Resumen ......................................................................................... 3 1. Introduccin ............................................................................... 4 2. Objetivos .................................................................................... 5 2.1 2.2 Objetivo General .................................................................... 5 Objetivos Especficos .............................................................. 5

3. Marco terico .............................................................................. 6 Compuertas Lgicas: ................................................................... 6 Implementacin de una compuerta lgica ......................................... 6 Display de siete segmentos. ............................................................ 7 4. Materiales .................................................................................. 8 5. Requerimientos tcnicos. .............................................................. 9 5.1 Prctica 1. Conversor de binario a BCD ..................................... 9

Solucin. .................................................................................... 9 Implementacin de las decenas. ...................................................11 Implementacin de las unidades. .................................................12

Laura Anglica Forero - scar Hernn Muoz

Informe Laboratorio I

Resumen
A continuacin se expondr el respectivo procedimiento de diseo, montaje y simulacin de los circuitos propuestos, utilizando la herramienta Quartus II para luego implementarlos respectivamente en la tarjeta FPGA (Field Programmable Gate Array) y en el protoboard.

En el primer punto se procedi a hacer el anlisis para un circuito que convierta un nmero en cdigo binario sin signo de 4 bits (A3 A2 A1 A0, siendo A3 el bit ms significativo) en su equivalente en cdigo BCD representado con 2 cifras, este circuito es probado en la FPGA y posteriormente montado en el protoboard. En el segundo punto se analiz y dise un circuito combinacional lgico para un circuito complementador a 9 de un nmero expresado en cdigo BCD, ste se mont en el protoboard para corroborar su funcionamiento.

Laura Anglica Forero - scar Hernn Muoz

Informe Laboratorio I

1.

Introduccin

Si miramos a nuestro alrededor nos vemos rodeados por una gran cantidad de dispositivos electrnicos digitales, los cuales han marcado una nueva era para la humanidad, desde que nos levantamos (despertadores) e incluso antes de irnos a dormir (Televisores digitales). Los circuitos digitales, realmente han permeado nuestra vida cotidiana, y entran en juego tanto en campos como el del ocio y la diversin, como otros un poco ms acadmicos, tomando as gran importancia en nuestro diario vivir. Pero Cmo es posible que al oprimir un par de veces ciertos botones un dispositivo electrnico digital haga cierta funcin especfica?, Esto lo podemos responder si introducimos el trmino lgica digital, gracias a ella podemos manipular variables elctricas, como la corriente o la tensin, por medio de ceros y unos, para de este modo poder procesarlas por medio de dispositivos que operan con esos valores digitales, dichos dispositivos son llamados compuertas lgicas, que pueden ser configuradas de tal forma que segn ciertas entradas, se pueda obtener una salida deseada, que puede aplicarse al diseo que controle el encendido de un display de siete segmentos, por ejemplo. En este informe se presenta el diseo de dos circuitos que son hechos para dos propsitos diferentes pero que se rigen por el mismo principio, sus respectivas entradas no dependen de la salida, por eso son llamados circuitos combinacionales.

Laura Anglica Forero - scar Hernn Muoz

Informe Laboratorio I

2.

Objetivos

2.1 Objetivo General

Describir el anlisis, diseo e implementacin de circuitos

combinacionales, a travs de herramientas de minimizacin digital para la solucin de dos situaciones diferente.

2.2 Objetivos Especficos

Hacer uso de los circuitos integrados combinacionales (XOR, AND, OR y NOT) para realizar el respectivo diseo de los circuitos requeridos. Simular cada uno de los circuitos para corroborar su correcto funcionamiento y de esta manera proceder a implementarlos en la tarjeta FPGA (Field Programmable Gate Array) y en el protoboard. Comprender y aplicar las tablas de verdad al diseo de circuitos combinacionales. Comprobar mediante el uso del protoboard los resultados que se obtienen en la tabla de verdad para las puertas lgicas bsicas y para circuitos combinacionales. Comprobar el funcionamiento del decodificador de BCD a un display de 7 segmentos. Utilizar la herramienta Quartus II para disear propuestos. Aplicar los conocimientos adquiridos en la clase. los circuitos

Laura Anglica Forero - scar Hernn Muoz

Informe Laboratorio I

3.

Marco terico

Compuertas Lgicas: Las compuertas lgicas son los bloques bsicos de cualquier circuito digital. Todos los aparatos digitales, desde el ms simple dispositivo, hasta la ms sofisticada computadora, estn formados por compuertas conectadas en una gran variedad de configuraciones. Una compuerta digital es un circuito electrnico con dos o ms lneas de entrada y una lnea de salida, que tiene la capacidad de tomar decisiones. La decisin tomada por una compuerta consiste en situar su salida en 0 o en 1, dependiendo del estado de sus entradas y de la funcin lgica para la cul ha sido diseada. En electrnica digital existen ocho compuertas lgicas, designadas como AND, OR, NOT, YES, NAND, NOR, XOR y XNOR.

Figura No. 3.1 Diferentes compuertas lgicas y su smbolo.

Implementacin de una compuerta lgica Un diagrama lgico o logigrama se obtiene a partir de una funcin o expresin lgica. Un diagrama lgico es la representacin en forma de smbolos de las funciones lgicas.

Laura Anglica Forero - scar Hernn Muoz

Informe Laboratorio I

La implementacin de funciones consiste en desarrollar el diagrama lgico de una funcin o expresin lgica dada con compuertas lgicas bsicas o con lgica NAND o lgica NOR. La tabla de verdad nos representa el comportamiento del circuito para cada una de sus posibles combinaciones de entrada. Para determinar el nmero de combinaciones se aplica la formula 2n, donde n es el nmero de entradas.

Display de siete segmentos. Este elemento se ensambla o arma de manera que se pueda activar cada segmento (diodo LED) por separado logrando de esta manera combinar los elementos y representar todos los nmeros en el display (del 0 al 9). El display de 7 segmentos ms comn es el de color rojo, por su facilidad de visualizacin. Cada elemento del display tiene asignado una letra que identifica su posicin en el arreglo del display.

Figura No. 3.2 Display de siete segmentos

Si se activan o encienden todos los segmentos se forma el nmero "8" Si se activan solo los segmentos: "a,b,c,d,f," se forma el nmero "0" Si se activan solo los segmentos: "a,b,g,e,d," se forma el nmero "2" Si se activan solo los segmentos: "b,c,f,g," se forma el nmero "4" p.d. representa el punto decimal.

Laura Anglica Forero - scar Hernn Muoz

Informe Laboratorio I

4.

Materiales
Protoboard. Dip Switch 4 puestos. Circuitos integrados 74LS08 2 a 1. Circuitos integrados 74LS32 2 a 1. Circuitos integrados 74LS86 2 a 1. Circuitos integrados 74LS04 2 a 1. Conversor Digital de binario a BCD 7447. Fuente de voltaje directa de +5V. Resistencias de 220 y 470. Cables de conexin.

Laura Anglica Forero - scar Hernn Muoz

Informe Laboratorio I

5.

Requerimientos tcnicos.

5.1 Prctica 1. Conversor de binario a BCD

Se requiere disear un circuito que convierta un nmero en cdigo binario sin signo de 4 bits (A3 A2 A1 A0, siendo A3 el bit ms significativo) en su equivalente en cdigo BCD representado con 2 cifras (unidades [U3 U2 U1 U0] y decenas [D3 D2 D1 D0], siendo D3 y U3 los bits ms significativos).

Solucin.
El cdigo Decimal Codificado en Binario (BCD) sirve para representar los dgitos decimales del 0 al 9 donde cada posicin de bit en el cdigo tiene un valor o peso numrico fijo asociado a ella. Este cdigo asigna una representacin binaria sin signo de 4 bits a cada dgito entre 0 y 9, no usndose las palabras del cdigo entre 1010 y 1111. Ejemplo 1: Para representar el digito decimal 6 en cdigo BCD sera: 0110 Ejemplo 2: Codificar el nmero N = (9750)10 en BCD.

Despus se concatenan los cdigos individuales para obtener N = (1001011101010000)

Laura Anglica Forero - scar Hernn Muoz

Informe Laboratorio I

Para elaborar la tabla de verdad se toman las diferentes combinaciones de los valores de entradas. Ya que tenemos las 4 entradas A3 A2 A1 A0 podemos contar de 0 15. Para la salida de las decenas slo se puede tener el valor 1, que ser usado para contar los nmeros del 10 al 15, y las unidades pueden tomar diferentes valores del 0 al 9. Teniendo en cuenta las consideraciones anteriores, nuestra tabla de verdad queda de la siguiente manera:
ENTRADAS BINARIO
Decimal

SALIDAS DECENAS A0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 D3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 D2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 D1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 D0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 U3 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 UNIDADES U2 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 U1 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 U0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

A2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

A1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Tabla No. 5.1.1 Tabla de verdad del conversor de binario a BCD

Por medio de la tabla de verdad es fcil establecer los trminos que determinan a cada funcin. Para la reduccin se las funciones se utiliza los Teoremas de Boole en el caso de U3 y Mapas de Karnaugh para facilidad de las dems funciones.

Laura Anglica Forero - scar Hernn Muoz

10

Informe Laboratorio I

Implementacin de las decenas. Para D3, D2, y D1 Ya que todos los valores de las funciones D3, D2, y D1 son ceros, sus salidas quedarn conectadas a tierra. Para D0 Tomando los mintrminos de la salida D0 el Mapa de Karnaugh queda as:

A1A0 A3A2

00 0 0 1 0

01 0 0 1 0

11 0 0

10 0 0 1 1

00 01 11 10

1 1

Tabla No. 5.1.2 Mapa de Karnaugh para la salida D0

Del anterior mapa obtenemos 0 = 3 1 + 3 2 Este resultado permite ver que para la implementacin de la salida D0 se necesitan dos compuertas AND de dos entradas y una compuerta OR tambin de dos entradas. Ya que este proyecto debe montarse el protoboard, y ya que somos estudiantes de Ingeniera debemos buscar aminorar el uso de recursos, se simplifica esta funcin de modo que slo necesitemos dos compuertas: una AND y una OR, ambas de dos entradas. Aplicando la propiedad distributiva respecto a la suma dada en el lgebra de Boole, la salida D0 simplificada queda de la siguiente forma:

= ( + )

Laura Anglica Forero - scar Hernn Muoz

11

Informe Laboratorio I

Implementacin de las unidades. Para U3 En esta funcin se pueden observar solamente dos mintrminos, los cuales se pueden simplificar fcilmente mediante teoremas del lgebra de Boole. + 0) 3 = 3 2 1 0 + 3 2 1 0 = 3 2 1 (0 + 0) = 1 tenemos el Y recordando la ley de los complementos (0 resultado: = Para U2 Tomando los mintrminos de la salida U2 el Mapa de Karnaugh queda as:

A1A0 A3A2

00 0 1 0 0

01 0

11 0 1 1 0

10 0 1 1 0

00 01 11 10

1 0 0

Tabla No. 5.1.3 Mapa de Karnaugh para la salida U2

2 + 2 1 Del anterior mapa obtenemos 2 = 3 Teniendo en cuenta las mismas consideraciones que se hicieron para D0, simplificamos ahora U2. Utilizando la propiedad distributiva nos queda el siguiente resultado: + ) = (

Laura Anglica Forero - scar Hernn Muoz

12

Informe Laboratorio I

Para U1 Tomando los mintrminos de la salida U1 el Mapa de Karnaugh queda as:

A1A0 A3A2

00 0 0 1 0

01 0 0 1 0

11 1

10 1 1 0 0

00 01 11 10

1 0 0

Tabla No. 5.1.4 Mapa de Karnaugh para la salida U1

Del anterior mapa obtenemos = + Esta expresin no se puede simplificar ms, ya que no hay trminos en comn.

Para U0 Si se observa la tabla de verdad se ve claramente que la entrada A0 es igual a la salida U0. = Teniendo ya las funciones podemos dibujar los circuitos.

Figura No. 5.1.1 Circuito para las salidas D3, D2 y D1.

Laura Anglica Forero - scar Hernn Muoz

13

Informe Laboratorio I

Figura No. 5.1.2 Circuito lgico para la salida D0.

Figura No. 5.1.3 Circuito lgico para la salida U3.

Figura No. 5.1.4 Circuito lgico para la salida U2.

Laura Anglica Forero - scar Hernn Muoz

14

Informe Laboratorio I

Figura No. 5.1.5 Circuito lgico para la salida U1.

Figura No. 5.1.6 Circuito lgico para la salida U0.

Cada una de estas salidas se muestra, en la tarjeta FPGA y en el protoboard, en LEDs y adems de eso se mostrar el nmero en decimal en dos display de siete segmentos, uno para las decenas y el otro para las unidades. A continuacin se muestra el diseo del conversor de BCD a display siete segmentos.

Laura Anglica Forero - scar Hernn Muoz

15

Informe Laboratorio I

Figura No. 5.1.7 Visualizadores 7 segmentos a disear. Como se trabajar con la configuracin de nodo comn, los segmentos se encendern con un 0, mientras que con un 1 permanecern apagados, la tabla de verdad queda de la siguiente manera. Salidas Display Decenas Z 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 B 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 C 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 D 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 E 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 F 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 G 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Display Unidades H 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 I 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 J 0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 K 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 L 0 1 0 1 1 1 0 1 0 1 0 1 0 1 1 1 M 0 1 1 1 0 0 0 1 0 0 0 1 1 1 0 0 N 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0

Decimal

Entradas W X 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 Y 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

00 01 02 03 04 05 06 07 08 09 10 11 12 13 14 15

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Laura Anglica Forero - scar Hernn Muoz

16

Informe Laboratorio I

Nuestra tabla de verdad queda de

Bibliografa

http://docencia.udea.edu.co/SistemasDiscretos/contenido/cod_c aracteres.html

Laura Anglica Forero - scar Hernn Muoz

17