TP 2 Concurrence Description combinatoire

VHDL JBr oct.-07

Ce document est complter directement pendant la sance. Pour le travail prparatoire prciser systmatiquement la ou les pages contenant les informations.
POUR CHAQUE EXERCICE CREER UN NOUVEAU REPERTOIRE ET COPIER AU BESOIN LES SOURCES QUI VOUS SERONT UTILES DANS CE REPERTOIRE.

1- Multiplexeur 4 vers 1
Bilan des E/S. Donner une description en utilisant when/else. Utiliser des std_logic_vector. Permuter les lignes de votre code. Refaites la synthse et vrifier les rpercutions sur le fonctionnement.

2- Dcodeur 7 segments
Ecrire la table de vrit dun dcodeur 7 segments. Utiliser des std_logic_vector. Faire la synthse. Des switchs seront utiliss pour les entres et HEX0 comme afficheur 7 segments.

3- Multiplexeur 2 vers 1
Les entres aiguiller sont deux bus de 4 fils ( pour la synthse 2* 4 switch). La sortie est visualise sur 4 leds. Le fichier de configuration des broches DE2_pin_assignments.csv sera utiliser Donner une description (utiliser des std_logic_vector) partir de with/select en RESPECTANT LE NOM DES ENTREES/SORTIES utilises dans le fichier prcdent.