Par diferencial y Amplicador Operacional

Santiago Mancheno, Adrin Silva 12/05/2013

Abstract
En este informe, se detallar el proceso de diseo, dimensionamiento, caracterizacin, simulacin y nalmente la creacin de un par diferencial y un amplicador operacional en tecnologa bipolar. Adems del proceso de fabricacin, se compararn los resultados de la caracterizacin elctrica en la placa con los resultados tericos y de simulacin utilizando el programa Orcad.

Introduccin

Este trabajo prctico tiene como objetivos principales la adquisicin de las destrezas de diseo asistida por computadora y dimensionamiento de los elementos para un par diferencial y un amplicador operacional en tecnologa bipolar, el desarrollo de una teora adecuada al anlisis en rgimen DC y AC, la comprobacin de desempeo de estas conguraciones al aplicar las simulaciones y caracterizacin elctrica y nalmente identicar las ventajas de desempeo utilizando las conguraciones previamente mencionadas. (pnp). Es importante recalcar que el dispositivo utilizado es el transistor bipolar Q2N3904 (npn) y el Q2N3905

Marco Terico

El par diferencial cosiste en dos transistores acoplados, cuyos emisores se conectan juntos y se polarizan con una fuente de corriente constate. Adems cada colector se conectan a una fuente de voltaje junto con un resitencia para polarizar los transitores. En muchos casos se usa una carga activa en vez de la resistencia a los colectores. En ambos casos La carga sirve ensencialmente para que el transitor nunca entre en saturacin. Un ejemplo de par diferencial con carga pasiva se presenta en la gura 1:

[3] Figure 1: Par diferencial con carga pasiva.

Las corrientes en los colectores se comportan dependiendo a la diferencia de voltaje que entra en la base de los dos transistores a lo que se llama

Vd .

La

caracterstica de trasferencia del BJT en par diferencial se muestra en la gura2:

[3] Figure 2: Caracterstica de trasferencia Par diferencial.

Este par diferencial se lo utiliza generalmente como base de un amplicador operacional de transconductancia. El Amplicador operacional cosnta, como se mencion anteriormente, de un OTA (amplicador operacional de transcoductancia), de espejos de corriente, un amplicador tipo A y un amplicador tipo B(Push Pull). Un ejemplo de un amplicador operacional se mustra en la gura 3:

Figure 3: Esquema Amplicador operacional LM741[5]

Tomado de: [5]

En la gura anterior se muesta encerrado en el recuadro azul el OTA en el cual se usa emisores seguidores para aumentar las impedancias. Los recuadros en rojo muestra los espejos de corrientes que su usan para mantener la corriente constante, adems para mejorar la corriente en algunos se puede usar otras conguraciones de espejos de corriente como el espejo Widlar u otras. En el recuadro magenta se muestra un amplicador tipo A que en este caso es un

emisor comn con un seguidor emisor el cual se usa para aumentar la impedancia de entrada en esta etapa.Esta etapa sirve para amplicar la seal ya que el amplicador diferencia en la etapa anterior amplica muy poco la seal. Por ltimo en el recuadro celeste se muesrta un amplicador tipo B (push pull) el cual amplica an ms la seal para conseguir una alta ganancia.

Resultados

Par Diferencial

3.1 Desarrollo Terico

3.1.1 Dimensionamiento del circuito

Para realizar el par diferencial se utiliz el siguiente esquema presentado en la gura 4:

Figure 4: Par Diferencial Al realizar el anlisis DC del circuito precedente presentado en la gura 4, se obtienen las siguientes ecuaciones las cuales son fundamentales para el dimensionamiento del par diferencial. Para el modo diferencial se tiene:

V c1 = V cc IRc V c 2 = V c1
En operacin larga seal se obtiene:

(1) (2)

I = Ie1 + Ie2
4

I=
Donde:

Ic1 + Ic2 Vd 2V t Vd 2V t I I

(3)

Ic1 = Ic2 =

1 1 + tanh 2 1 1 tanh 2

(4)

(5)

Para el dimensionamiento de este par diferencial, al observar el datasheet del transistor y al denir ciertos valores y reglas de diseo para tener al dispositivo en rgimen de amplicacin se establecieron los siguientes parmetros presentados en la tabla 1:

Vcc [V] 10

Table 1: Dimensionamiento Par Diferencial Vb1f [mV] Ic1 [mA] VbQ1 [mV] VbeQ1 [V] 50 1 8 0.7

alpha 1

Beta 150

Rb2

Rb2 = Rb1

R = Rc

Al obtener estas reglas y valores de dimensionamiento, se obtienen los valores de los componentes del amplicador. En primera instancia, se puede observar que:

V c1 = V c2 = 5[V ]
Al utilizar la ecuacin (1), se obtiene:

(6)

Rc =

V cc V c1 Ic1

Finalmente al analizar la corriente de la base del transistor Q1 se obtiene:

Rb1 =
Donde:

2V bf 1 + V bQ1 Ib1 Ic1

ib1 =

Utilizando las ecuaciones precedentes, se obtuvieron los siguientes resultados numricos presentados en la tabla 2:

VeQ1 [mV] 692

Table 2: Dimensionamiento Par Diferencial I [mA] Rc [K] R [K] Rb1 [K] 2 5 5 1.5

Rb2 [K] 1.5

AOP

Para realizar el amplicador operacional se utiliz el siguiente esquema presentado en la gura 5:

Figure 5: Amplicador Operacional

Para realizar el anlisis DC del amplicador operacional, se debe dividir el esquema presentado en la gura 5 en tres etapas. La primera etapa de entrada (Input Stage), esta conformada por los transistores Q13, Q14 (los cuales forman el par diferencial del AOP), los transistores Q25,Q26 los cuales son amplicadores en conguracin en base comn y los transistores Q15 y Q16 los cuales son la carga de esta primera etapa y tienen la funcionalidad de transformar la salida del par diferencial a un single-ended a travs del transistor Q16. Esta primera etapa, se la representa en las guras 6 y 7:

Figure 6: Amplicador Operacional 1 Etapa

Figure 7: Amplicador Operacional 1 Etapa

La corriente de referencia y de alimentacin principal para este amplicador operacional esta dada por el espejo de corriente conformado por los transistores Q22, Q23 y R23. Esta corriente se la representa en la ecuacin 7:

Iref =

V cc V beQ23 V beQ22 (V ee) R23

(7)

Se puede observar en la gura 6, que los transistores Q22 y Q21 forman una fuente de corriente Widlar. De este anlisis se obtiene que:

V beQ22 V beQ21 = IcQ21R22 V t ln Iref Is = IcQ21R22

(8)

Analizando el esquema del par diferencial, se puede ver que:

2I = IcQ21 IcQ13 = IcQ14 IeQ25 = IeQ26 = I IbQ25 = IbQ26 = IcQ18 =

Finalmente, se puede observar que:

(9)

(10) (11) (12)

I ( + 1)

2I 2 1+

(13)

IcQ15 = IcQ16 = I V beQ16 = V t ln I Is

(14)

(15)

V eQ16 V ee = R17 IeQ16

7

(16)

La segunda etapa del amplicador operacional esta conformada por los transistores Q19, Q20 y Q24. El transistor Q20 representa un amplicador en conguracin emisor comn. Esta segunda etapa, se la representa en las guras 8 y 9:

Figure 8: Amplicador Operacional 2 Etapa

Figure 9: Amplicador Operacional 2 Etapa

De las guras presentadas se establece que:

IcQ24 =

Iref 4

(17)

IcQ20 = IeQ20 = IcQ24 V beQ20 = V t ln IcQ19 = IeQ19 = IbQ20 +

8

(18) (19)

IcQ10 Is IeQ20R21 + V beQ20 R20

(20)

Donde:

IbQ20 =

IcQ20 I

(21)

IbQ19 = IcQ16 + IcQ26 = IcQ19 = IbQ19

(22)

(23)

La etapa nal de salida del amplicador operacional (Output Stage) esta conformada por los transistores Q28, Q29 y Q30 y Q31. Esta etapa esta representada por un amplicador de tipo B (push-pull). Esta segunda etapa, se la representa en la gura 10:

Figure 10: Amplicador Operacional 3 Etapa

De las gura presentada se establece que:

IbQ30 =

IcQ24 ( + 1)2

(24)

IcQ31 = IeQ30 + IcQ28 V beQ30 = V t ln IcQ30 Is

(25) (26) (27)

V out = V cc V beQ30
3:

Se establecieron los siguientes parmetros de diseo representados en la tabla

Vcc [V] 15 R22 [K] 5

Vee [V] -15 Beta 160

Table 3: Dimensionamiento AOP VbeQ23,Q22 [V] Iref [uA] 0.7 R16 600

npn

pnp

Is = 10

14

[A],Va=125[V]
270

Is = 10

14

[A],Va=50[V]
1

[uA]

R21 []

alpha

R16 = R17

0.1

Utilizando las ecuaciones precedentes, se obtuvieron los siguientes resultados numricos presentados en la tabla 4:

Table 4: Dimensionamiento AOP 1 Etapa R23 [K] IcQ21 [uA] I [uA] IcQ17 [uA] IcQ13 [uA] IcQ14 [uA] IcQ25 [uA] IcQ26 [uA] IbQ25 [nA] IbQ26 [nA] IcQ18 [uA] IcQ15 [uA] IcQ16 [uA] VbeQ16 [mV] R17 [K] 47.6 19 9.5 19 9.5 9.5 9.5 9.5 45 45 18.76 9.5 9.5 537.47 1.3

Para la segunda etapa, se encontraron los resultados expuestos en la tabla 5:

Table 5: Dimensionamiento AOP 2 Etapa IcQ24 [nA] IcQ20 [nA] IbQ20 [nA] IbQ19 [uA] IcQ19 [uA] VbeQ20 [V] R20 [K] 917 917 13.8 0.1 16 0.49 50.6

Para la tercera etapa, se encontraron los resultados expuestos en la tabla 6:

Table 6: Dimensionamiento AOP 3 Etapa IbQ30 [pA] VbeQ30 [mV] Vout [V] 25 296 14.704

3.1.2

Estudio AC o pequea seal

El estudio en pequea seal para la conguracin par diferencial tiene el esquema presentado en la gura 11:

10

Figure 11: Par Diferencial

En base a este esquema, se obtienen las siguientes relaciones:

Ic1 =

I I V id + 2 2V t 2 I I V id 2 2V t 2

Ic2 =

Dentro de los parmetros dinmicos se tiene que:

Ad =

V c1 V c2 = gmRc Vd

(28)

1 Adsingleended = gmRc 2 CM RR = Ad = gmRee Acm

(29)

(30)

Utilizando estas relaciones se tiene que:

V o = Ad (v 1 v 2) + Acm

v1 + v2 2

(31)

Finalmente, se establecen los parmetros dinmicos de impedancia como :

Zout = Rc

(32)

Zi = (r1 + r2 ) + 2Rb1
dos numricos presentados en la tabla 7:

(33)

Utilizando las ecuaciones precedentes, se encontraron los siguientes resulta-

11

re [] 26

154

Table 7: Dimensionamiento Par Diferencial Zi [] Zo [] Ad Ads-e CMRR CMRR [dB] 12000 5000 -190 -95 192.3 45.7

AOP

Para el estudio en pequea seal del amplicador operacional, de la misma forma que el anlisis DC realizado, se lo separa en tres diferentes etapas. Para la primera etapa se tiene que:

ie =
Donde:

vi 4re Vt I

(34)

re =

(35)

La cual es la resistencia dinmica de los cuatro transistores conectados que conforman el par diferencial (Q13,Q14,Q25,Q26). Por lo tanto, se puede establecer la resistencia dinmica como:

Rid = 4( + 1)re

(36)

Como se ha mencionado con anterioridad, la salida de esta primera etapa se encuentra en el colector del transistor Q16. Por lo tanto, la corriente de salida queda denida como:

io = 2ie
ida single-ended.

(37)

El factor 2 se debe a la transformacin de la salida diferencial a una salPor otro lado, para los parmetros de transconductancia e impedancia se tiene:

io = vi 2re Ro1et = RoQ26//RoQ16 Gm1 =

Donde:

(38) (39)

RoQ26 = ro [1 + Gm1(re//r )] RoQ16 = ro [1 + Gm1(R17//r )] Va I r = re ro =

primera etapa con el siguiente esquema pequea seal en la gura 12:

(40)

(41) (42) (43)

Estableciendo los parmetros dinmicos precedentes, se puede resumir esta

12

Figure 12: AOP 1 etapa

Utilizando las ecuaciones precedentes, se encontraron los siguientes resultados numricos presentados en la tabla 8:

Table 8: Dimensionamiento AOP 1 etapa re [K] 2.73 Rid [M] 1.75 Gm1 [S] 1.83e-4 ro [M] 5.3

[K]

RoQ26 [M] 7.93

RoQ16 [M] 5.29

Ro1et [M] 3.17

436.8

Para la segunda etapa se tiene que:

Ri2et = ( + 1) [re + R20//( + 1)(re + R21)]

Para la de transconductancia se tiene que:

(44)

Gm2 =
Donde:

IcQ20 vi2

(45)

V bQ20 re + R21 R20//RiQ20 V bQ20 = vi2 (R20//RiQ20) + re IcQ20 = RiQ20 = ( + 1)(re + R21)

(46)

(47) (48)

Por lo tanto, utilizando estas ecuaciones la transconductancia queda denida como:

Gm2 =
Donde:

(re + R21)

(49)

R20//RiQ20 (R20//RiQ20) + re

(50)

Finalmente, la resistencia de salida queda denida como:

Ro2et = RoQ24//RoQ20
Donde:

(51)

RoQ24 = roQ24
13

(52)

RoQ20 =

Va [1 + Gm2(R21//r )] I r = re

(53)

(54)

Estableciendo los parmetros dinmicos precedentes, se puede resumir esta segunda etapa con el siguiente esquema pequea seal en la gura 13:

Figure 13: AOP 2 etapa

Utilizando las ecuaciones precedentes, se encontraron los siguientes resultados numricos presentados en la tabla 9:

Table 9: Dimensionamiento AOP 2 etapa Ri2et [K] 7.8 RiQ20 [K] 466.9 Gm2 [S] 3.24e-4 RoQ24 [K] 100 RoQ20 [K] 900 Ro2et [K] 90

Finalmente, para la tercera etapa se tiene:

vo2 = Gm2Ro2vi2 Rin3et = (roQ24//roQ30)

Para la parte de transconductancia e impedancia se tiene:

(55) (56)

Gm3 = Rout =
Donde:

vo vo2

(57)

RoQ31 + re +1 Ro2et + re +1

(58)

RoQ31 =

(59)

Estableciendo los parmetros dinmicos precedentes, se puede resumir esta tercera etapa con el siguiente esquema pequea seal en la gura 14:

14

Figure 14: AOP 3 etapa

Utilizando las ecuaciones precedentes, se encontraron los siguientes resultados numricos presentados en la tabla 10:

Table 10: Dimensionamiento AOP 3 etapa Rin3et [M] 5.5 RoQ31 [K] 2 Gm3 [S] 2.47e-4 Rout [] 70

Finalmente, analizando la ganancia de todo el amplicador operacional se obtiene:

Adsended = Gm1(Ro1//Ri2)(Gm2Ro2)Gm3 CM RR = Ad Acm

Rl Rl + Rout

(60)

(61)

Realizando un anlisis frecuencial se reconoce que el diagrama de bode terico del amplicador operacional mantiene la forma de un pasabajos, sin embargo, para mejorar el rendimiento del mismo debido al efecto Miller, es necesario aadir una capacitancia intermedia (Cc) entre el colector del transistor Q24 y la base del Q19. Realizando esta modicacin y estableciendo que:

Cc = 50[pF ]
Se obtiene que:

Rt = Ro1et//Ri2et fp = 1 2CcRt

(62) (63)

Donde fp es la frecuencia de corte dominante (3 dB), frecuencia a la cual la curva adquiere una pendiente de -20 [dB/dcada]. Finalmente, la segunda frecuencia de corte (f2p), a la cual la curva adquiere una pendiente de -40[dB/dcada] es:

f2p = Adsended f p

(64)

15

Utilizando las ecuaciones precedentes, se encontraron los siguientes resultados numricos presentados en la tabla 11:

Adsended 388.76

Table 11: Dimensionamiento AOP Frecuencial Adsended [dB] CMRR CMRR [dB] Rt [K] 51.79 194.38 45.77 7.8

fp [KHz] 408.1

f2p [MHz] 1.5

3.2 Simulacin Par Diferencial

3.2.1 Anlisis DC

Al realizar la simulacin DC de todo el circuito utilizado (conguracin par diferencial), se obtuvieron los siguientes resultados. esquema utilizado en Orcad es el de la gura 15: En primera instancia, el

Figure 15: Par Diferencial

Al realizar un anlisis Bias Point al circuito presentado en la gura 15, se obtuvieron los siguientes resultados presentados en las guras 16 y 17:

Figure 16: Par Diferencial (Bias Voltaje)

16

Figure 17: Par Diferencial (Bias Corriente)

A partir de estos resultados, se puede observar y comparar los valores presentados en la tabla 12:

Table 12: Comparacin Resultados Simulacin-Teora Resultado Beta Ib1 [uA] Ib2 [uA] Ic1 [mA] Ic2 [mA] Ie1 [mA] Ie2 [mA] I [mA] Vb Q1 [mV] Vb Q2 [mV] Vc Q1 [V] Vc Q2 [V] Ve Q1 [mV] Simulacin 154 6.737 6.737 0.93 0.90 0.95 0.92 1.86 -8.75 -9.71 5.28 5.45 671.2 Teora 150 6.66 6.66 1 1 1 1 2 -8 -8 5 5 692 Error[%] 2.66 1.16 1.16 7 10 5 8 7 9.37 15.37 5.6 9 3.01

Los errores obtenidos se deben a que los calculos se realizaron con resistencia calculadas y para realizar la simulacin se usaron resistencias comerciales aproximadas a las calculadas. Como se puede observar, los errores encontrados, en su mayora, no superan el 10%, lo que indica una alta correspondencia entre la simulacin y los valores tericos encontrados.

3.2.2

Anlisis AC

Para el anlisis AC del par diferencial se lleva a cabo la simulacin de tipo AC sweep, se debe una fuente alterna, razn por la cual el esquema del circuito utilizado es el de la gura 18:

17

Figure 18: Par Diferencial

Al realizar un anlisis completo frecuencial del par diferencial se obtiene la gura 19:

Figure 19: Respuesta en Frecuencia Par Diferencial

En este grco se pueden observar varias caractersticas de la respuesta frecuencial del par diferencial. Entre estas caractersticas se tiene que:

fhi = 490.92[KHz ]
Donde fhi es la frecuencia de corte a - 3 [dB] en frecuencia alta. En este grco se puede ver tambin que la respuesta frecuencial del par diferencial se comporta como un pasabajos en donde no existe frecuencia de corte de atenuacin a bajas frecuencias, por lo tanto:

BW = 490.92[KHz ]
Donde BW es el ancho de banda pasante. Se puede observar en el diagrama de Bode producido en el Pspice que la ganancia mxima del amplicador ocurre

18

en el ancho de banda pasante, ya que la ganancia es mxima. En altas frecuencias, despus de esta frecuencia de corte la curva tiene una atenuacin de 20 [dB/dcada] y posterior a la segunda frecuencia de corte la atenuacin aumenta a 40 [dB/dcada]. A partir de la gura 19, se observa que la segunda frecuencia de corte es:

fho = 42.01[M Hz ]
Es importante recalcar que el diagrama de bode expuesto en la gura 19, representa el funcionamiento de un par diferencial, ya que a bajas fercuencias existe un valor de ganancia mxima constante en [dB]. Finalmente, en altas frecuencias, debido al efecto Miller la ganancia disminuye con una primera atenuacin de 20 [dB/dcada] y con una segunda atenuacin de 40 [dB/dcada]. Se debe observar que para la segunda atenuacin la ganancia es inferior a 0 [dB] lo que indica estabilidad en el par diferencial.

3.3 Simulacin Amplicador Operacional

3.3.1 Anlisis DC

Para realizar la simulacin DC del Amplicador operacional se us el esquema de la gura 20 el cul se lo realiz en OrCad:

Figure 20: Esquema Amplicador Operacional.

Al realizar un anlisis Bias Point al circuito presentado en la gura 20, se obtuvieron los siguientes resultados presentados en las guras 21 y 22:

19

Figure 21: Amplicador Operacional (Bias Voltaje)

Figure 22: Amplicador Operacional (Bias Corriente)

A partir de los resultados de esta simulacin, se compar estos resultados con los resusltados obtenidos tericamente.

20

Table 13: Comparacin Resultados Simulacin-Teora (Input stage) Resultado Ic Q23[mA] Ib Q25[uA] Ic Q15[uA] Ic Q16[uA] Ic Q13[uA] Ic Q14[uA] I R23[mA] V R23 Vbe Q23 [V] Vbe Q18 [V] Vbe Q17 [V] Vbe Q13 [V] Vbe Q14 [V] Vbe Q15 [V] Vbe Q16 [V] Vbe Q25 [V] Vbe Q26 [V] Ib Q19[uA] Ic Q19 [uA] Ib Q20 [uA] Ic Q20 [uA] Vbe Q20 [V] Vbe Q2 [V] V R21 [V] Simulacin 0.648 0.339 5.087 5.114 5.219 5.180 0.609 28.6 0.69 0.59 0.59 0.524 0.524 0.53 0.53 0.557 0.557 0.109 9 0.015 0.866 0.47 0.69 0.47 Teora 0.600 0.3 5 5 5 5 0.600 25 0.7 0.7 0.7 0.7 0.7 0.7 0.7 0.7 0.7 0.100 10 0.01 1 0.7 0.7 0.5 Error[%] 8,00 13,00 1,74 2,28 4,38 3,60 1,50 14,40 1,43 15,71 15,71 25,14 25,14 24,29 24,29 20,43 20,43 9,00 10,00 33,33 13,40 32,86 1,43 6,00

Los errores obtenidos se deben a que los calculos se realizaron con resistencia calculadas y para realizar la simulacin se usaron resistencias comerciales aproximadas a las calculadas. casos se utiliza aproximaciones. . Adems Para los calculos tericos en varios

3.3.2

Anlisis AC

Para el anlisis AC del amplicador operacional se lleva a cabo la simulacin de tipo AC sweep, se debe una fuente alterna. Al realizar un anlisis completo frecuencial del amplicador operacional se obtiene la gura 23:

21

Figure 23: Respuesta en Frecuencia Amplicador operacional

En este grco se pueden observar varias caractersticas de la respuesta frecuencial del AOP. Entre estas caractersticas se tiene que la primera frecuencia de corte es a los:

fhi = 4.69[kHz ]
Como el sistema es de segundo orden tiene una segunda recuencia de corte donde la ganancia baja con -40dB por decada y como se puede ver esta segunda fecuencia de corte es es en:

fhi2 = 2.3[M Hz ]
Esta frecuencia de corta esta inferior a la ganancia de 0dB para evitar que el sistema se vuelva inestable. La fhi es la frecuencia de corte a - 3 [dB] en frecuencia alta. En este grco se puede ver tambin que la respuesta frecuencial del AOP se comporta como un pasabajos en donde no existe frecuencia de corte de atenuacin a bajas frecuencias, por lo tanto:

BW = 4.69[kHz ]
Donde BW es el ancho de banda pasante. Se puede observar en el diagrama de Bode producido en el Pspice que la ganancia mxima del amplicador ocurre en el ancho de banda pasante, ya que la ganancia es mxima. En altas frecuencias, antes de esta frecuencia de corte la curva tiene una atenuacin de 20 [dB/dcada] y posterior a esta frecuencia la atenuacin aumenta a 40 [dB/dcada]. Por otro lado, en altas frecuencias, se debe tomar en cuenta el efecto miller las capacitancias parasitas que tiene los transistores bjt a altas frecuencias, los cuales comienza a provocar el malfuncionamiento del reejo de corrientes, lo que se ve representado en el grco de bode.

22

Fabricacin de la Tarjeta

Una vez comprobados los resultados tericos con la simulacin realizada, se procede a fabricar la tarjeta utilizando el programa Orcad PCB Editor. Realizando todos los cambios necesarios pertenecientes al circuito relacionados con las propiedades de los componentes, cambios en los footprints, entre otros, se realiz el siguiente esquema base para la placa nal presentado en la guras 24 y 25:

Figure 24: Par Diferencial (Diseo Tarjeta).

Figure 25: AOP (Diseo Tarjeta) De donde se obtuvieron los siguientes caminos los cuales sirvieron para la realizacin de la placa presentados en la guras 26 y 27:

23

Figure 26: Par Diferencial (Caminos Placa)

Figure 27: AOP (Caminos Placa)

5
5.0.3

Caracterizacin Elctrica
Caracterizacin DC

Al realizar una caracterizacin DC de la amplicador par diferencial, se obtuvieron los siguientes resultados presentados en la tabla 14 y 15:

Table 14: Datos Experimentales Corrientes Amplicador Par diferencial I [mA] 1.76 Ib Q1 [uA] 5.1 Ic Q1 [mA] 0.892 Ie Q1 [mA] 0.934 Ib Q2 [uA] 5.3 Ic Q2 [mA] 0.906 Ie Q2 [mA] 0.911

24

Table 15: Datos Experimentales voltajes Amplicador Par diferencial Vc Q1 [V] 4.98 Vc Q2 [V] 5.12 Vbe Q1 [V] 0.661 Vbe Q2 [V] 0.660

La numeracin de los transistores se ajusta a la gura (15). Comparando estos resultados con los expuestos por la simulacin realizada se tiene la siguiente comparacin presentada en la tabla 16:

Table 16: Comparacin Resultados Simulacin-Experimento Resultado I [mA] Ib Q1 [uA] Ic Q1 [mA] Ie Q1 [mA] Ib Q2 [uA] Ic Q2 [mA] Ie Q2 [mA] Vc Q1 [V] Vc Q2 [V] Vbe Q1 [V] Vbe Q2 [V] Simulacin 1.86 6.737 0.93 0.95 6.737 0.90 0.92 5.28 5.45 0.662 0.661 Experimental 1.76 5.1 0.892 0.934 5.3 0.906 0.911 4.98 5.12 0.661 0.660 Error[%] 5.38 24.30 4.09 1.68 21.33 0.67 0.98 5.68 6.06 0.15 0.15

Los errores presentados en la tabla 16, se deben a que las corrientes de la base son muy bajas (en el orden de mircoamperios) por lo que resistencias de cables pueden variar un poco estos valores. Por otro lado la fuente de corriente que se utiliz es bastante suseptible a pequeos cambios. Para medir estos valores en la placa, para el caso de los voltajes, se procedi a utilizar un voltmetro el cual se conecta en paralelo con las terminales que corresponden al voltaje que se desea conocer. Para el caso de las corrientes, se procedi a medir estos datos realizando el mismo circuito sobre un protoboard ya que es necesario conectar en serie el ampermetro.

5.0.4

Caracterizacin AC

Para realizar la caracterizacin AC en conjunto con un diagrama de Bode experimental, se mide la salida utilizando un osciloscopio el cual por un canal se muestra la onda de entrada y por el otro canal se muestra la onda de salida. Al dividir el valor pico de la seal de salida sobre el valor pico de la seal de entrada, se obtiene la ganancia en ese punto. dB, se utiliza la ecuacin 65: Para transformar este valor en

Av [dB ] = 20 log

vout vin

(65)

25

Al realizar este procedimiento para varias mediciones y al utilizar una escala semilog se obtuvo la gura 28:

Figure 28:

Respuesta Frecuencia Amplicador par diferencial.

Arriba simu-

lacin en PSpice. Abajo experimental

En este grco 28, se puede observar la ganancia de la banda pasante as como las frecuencias de corte. Sin embargo, como se ha mencionado anteriormente, el diagrama de bode presentado se encuentra normalizado. Para normalizar la respuesta frecuencial experimental obtenida, se divide la ganancia en cada punto sobre la ganancia media medida con anterioridad. Se debe recordar que:

Avmedia = 38.35[dB ]
Con los datos medidos en la respuesta frecuencial de la curva normalizada, se puede ver que:

fhi = 400[kHz ]
26

Comparando estos resultados con los de la simulacin se obtiene la tabla 17:

Table 17: Comparacin Resultados Simulacin-Experimento Resultado fhi [kHz] Simulacin 490.92 Experimental 400 Error[%] 18.36

AOP

Al realizar una caracterizacin DC de la AOP, se obtuvieron los siguientes resultados presentados en la tabla 18:

Table 18: Comparacin Resultados Simulacin-Experimento Resultado Ic Q23[mA] Ib Q25[uA] Ic Q15[uA] Ic Q16[uA] Ic Q13[uA] Ic Q14[uA] I R23[mA] V R23 Vbe Q23 [V] Vbe Q18 [V] Vbe Q17 [V] Vbe Q13 [V] Vbe Q14 [V] Vbe Q15 [V] Vbe Q16 [V] Vbe Q25 [V] Vbe Q26 [V] Ib Q19[uA] Ic Q19 [uA] Ib Q20 [uA] Ic Q20 [uA] Vbe Q20 [V] Vbe Q2 [V] V R21 [V] Experimental 0.653 1 7 6 5 5 0.584 27.9 0.666 0.603 0.581 0.552 0.553 0.504 0.504 0.531 0.531 0.1 8 0 1 0.496 0.684 0.520 Simulacin 0.648 0.7 5.087 5.114 5.219 5.180 0.609 28.6 0.69 0.59 0.59 0.524 0.524 0.53 0.53 0.557 0.557 0.109 9 0.015 0.866 0.47 0.69 0.47 Error[%] 0,77 30,00 27,33 14,77 4,38 3,60 4,28 2,51 3,60 2,16 1,55 5,07 5,24 5,16 5,16 4,90 4,90 9 12,50 10 13,40 5,24 0,88 9,62

Los errores presentados en la tabla 18, se debe a que las corrientes de la base son muy bajas (en el orden de mircoamperios o nanoamperios) por lo que resistencias de cables pueden variar un poco estos valores adems de que el equipo de medicin ya no es tan presiso con estos valores. Para medir estos valores en la placa, para el caso de los voltajes, se procedi a utilizar un voltmetro el cual se conecta en paralelo con las terminales que

27

corresponden al voltaje que se desea conocer. Para el caso de las corrientes, se procedi a medir estos datos realizando el mismo circuito sobre un protoboard ya que es necesario conectar en serie el ampermetro.

5.0.5

Caracterizacin AC

Para realizar la caracterizacin AC en conjunto con un diagrama de Bode experimental, se mide la salida utilizando un osciloscopio el cual por un canal se muestra la onda de entrada y por el otro canal se muestra la onda de salida. Al dividir el valor pico de la seal de salida sobre el valor pico de la seal de entrada, se obtiene la ganancia en ese punto. dB, se utiliza la ecuacin 66: Para transformar este valor en

Av [dB ] = 20 log

vout vin

(66)

Al realizar este procedimiento para varias mediciones y al utilizar una escala semilog se obtuvo la gura 29:

28

Figure 29:

Respuesta Frecuencia AOP. Arriba simulacin en PSpice.

Abajo

experimental En este grco 29, se puede observar la ganancia de la banda pasante as como las frecuencias de corte. Sin embargo, como se ha mencionado anteriormente, el diagrama de bode presentado se encuentra normalizado. Para normalizar la respuesta frecuencial experimental obtenida, se divide la ganancia en cada punto sobre la ganancia media medida con anterioridad. Se debe recordar que:

Avmedia = 50[dB ]
Con los datos medidos en la respuesta frecuencial de la curva normalizada, se puede ver que:

fhi = 5[kHz ]
y la segunda frecuencia de corte no se encontr en:

fhi2 = 3.5[M Hz ]
29

Comparando estos resultados con los de la simulacin se obtiene la tabla 19:

Table 19: Comparacin Resultados Simulacin-Experimento Resultado fhi [kHz] fhi2 [MHz] Simulacin 4.69 2.3 Experimental 5 3.5 Error[%] 6.2 34.2

Funcionalidad AOP lazo cerrado

Una vez que se ha diseado, dimensionado y comprobado la correcta funcionalidad del amplicador operacional se puede, con el mismo, realizar algunas operaciones elctricas utilizando un especco diseo en lazo cerrado con el AOP. Antes de realizar cualquier operacin con el AOP, se debe recordar que un amplicador operacional se lo simboliza como se encuentra en la gura 30:

Figure 30: AOP (Smbolo)

Encontrando la relacin entre la gura 30 con la gura 5, se debe notar que las entradas se encuentran representadas en la gura 31:

Figure 31: AOP (Entradas: Positiva-izquierda, Negativa-derecha)

Y la salida se encuentra representada en la gura 32:

30

Figure 32: AOP (Salida)

6.1 Sumador Inversor

La conguracin sumador inversor se encuentra representada en la gura 33:

Figure 33: Sumador Inversor

Esta conguracin presenta la salida como:

V out = Rf

V1 V2 Vn + + ... + R1 R2 Rn

(67)

Aplicando esta conguracin al circuito de la gura 5, con una entrada senoidal V1 de 1 [V] y otra V2 de 5 [V] de amplitud y resistencias de 1[K], se obtiene la gura 34:

31

Figure 34: Sumador Inversor Resultado

Como se puede observar en la gura 34, la onda resultante resulta el inverso de la suma de las ondas de entrada, lo cual indica un correcto funcionamiento del AOP.

6.2 Restador Inversor

La conguracin restador inversor se encuentra representada en la gura 35:

Figure 35: Restador Inversor

Esta conguracin presenta la salida como:

V out = V 2

(R3 + R1)R4 (R4 + R2)R1

V1

R3 R1

(68)

Aplicando esta conguracin al circuito de la gura 5, con una entrada senoidal V1 de 2 [V] y otra V2 de 5 [V] de amplitud y resistencias de 1[K], se obtiene la gura 36:

32

Figure 36: Restador Inversor Resultado

Como se puede observar en la gura 36, la onda resultante resulta la resta de las ondas de entrada, lo cual indica un correcto funcionamiento del AOP.

Conclusin
Se adquiri las destrezas necesarias para dimensionar los elementos

Se puede concluir que se cumplieron los objetivos planteados al inicio de la prctica. pertenecientes a un par diferencial y a un amplicador diferencial en tecnologa bipolar, se desarroll una teora adecuada al anlisis en rgimen DC y AC de los amplicadores empleados, se comprob el desempeo de estos amplicadores al aplicar las simulaciones y caracterizacin elctrica. Se logr disear un amplicador diferencial usando circuitos aprendidos anteriormente como son la unin de un par diferencial, espejos de corriente, amplicadores tipo A y amplicadores tipo B. Se logro distiguir adems las que el amplicador tiene una funcin de transferencia de segundo orden por lo que tiene dos frecuencias de corte y se podra ser un sistema inestable si no se lo disea bien. Se logr comporbar las caractersticas de un AOP como su amplicacin en lazo abierto y su funcionalidad en lazo cerrado como el sumador, inversor y diferenciador.

33

References
[Dorf ] Dorf, R. (8va Edicin). (2011). Circuitos Elctricos: Alfaomega. [1] Colinge, J. y Colinge, C. Physics of Semiconductor. New York: Kluwer Academic Publishers. [2] Sze, S. y Ng, K. (3ra Ed.). (2007). Physics of Semiconductor De-

vices. New Jersey: Wiley Interscience.

[3] Sedra, A. y Smith, K. (5ta Ed.). (2004). Circuitos Microelectrni-

cos. Mxico, D.F. : Oxford University Press.

[4] Boylestad,R. y Nashelsky, L. (2011). Teora de Circuitos y Dispos-

itivos Electrnicos. 10ma ed. Atlacomulco : Pearson ed. Mexico.

[5] Amplicador Operacional. Extrado de

http://es.wikipedia.org/wiki/Amplicador_operacional

34