Académique Documents
Professionnel Documents
Culture Documents
SOLUCION DE PREGUNTAS
CURSO
ARQUITECTURA DE COMPUTADORAS
DOCENTE
ALUMNOS
CICLO
20010 II
ARQUITECTURA DE COMPUTADORAS
LAMBAYEQUE, JUNIO DEL 2011 ORGANIZACIN DE LOS SISTEMAS DE COMPUTADORA 1. Considere el funcionamiento de una mquina con el camino de datos de la figura 2-2. Suponga que cargar los registros de entrada de la ALU toma 5ns, para ejecutar la operacin de la ALU toma 10ns y almacenar el resultado en un registro toma 5ns. Qu nmero mximo de MIPS podr ejecutar esta mquina si no hay fila de procesamiento? La figura 2-2 del libro es la siguiente:
INGENIERIA DE SISTEMAS
Pgina 2
ARQUITECTURA DE COMPUTADORAS
Ancho de banda del procesador = 1000 / T MIPS = 1000 / 20 MIPS Ancho de banda del procesador = 50 MIPS 2. Para qu sirve el paso 2 de la lista de la seccin 2.1.2? Qu sucedera si se omitiera este paso? Para conocer cul es la direccin de la prxima instruccin, para poder ir a buscarla una vez que finaliza la ejecucin de la instruccin en curso, es necesario modificar el contador de programa a la siguiente instruccin. 3. En la computadora 1, todas las instrucciones tardan 10ns en ejecutarse. En la computadora 2, todas tardan 5ns. Puede decir con certeza que la computadora 2 es ms rpida? Explique.
1 T1 n2 5 AT = = = = 2 * 100% = 200% T 2 n1 1 10
La Computadora 2 es ms rpida que la computadora 1, puesto que el computador 2 es un 200% mejor que el computador 1. 4. Suponga que est diseando una computadora de un solo chip que se usar en sistemas incorporados. El chip tendr toda su memoria en el chip y sta operar a la misma velocidad de la CPU sin retraso por acceso. Examine cada uno de los principios vistos en la seccin 2.1.4. y diga si siguen siendo tan importantes (suponiendo que se desea un buen desempeo). En la actualidad ya no siguen siendo tan importantes, motivo de ello es el gran avance de la tecnologa, puesto que tenemos hoy en da microprocesadores que operan a altas velocidades, lo cual necesitan estar interconectados para intercambiar datos y seales de control. 5. Sera posible aadir cachs a los procesadores de la figura 2.8(b)? Si es posible, qu problema habra que resolver primero?
INGENIERIA DE SISTEMAS Pgina 3
ARQUITECTURA DE COMPUTADORAS
S, es posible. El cach puede estar dentro del chip de la CPU o junto a l. Ahora el CPU no solo tiene una memoria local privada sino tambin una cach. Pero para evitar problemas y sacar el mximo provecho a esta configuracin, el compilador debe colocar todo el texto del programa, cadenas, constantes, y dems datos de solo lectura, pilas y variables locales en las memorias privadas. As, la memoria compartida solo se usar para escribir variables compartidas. 6. Cierto clculo es altamente secuencial; es decir, cada paso depende del que lo precede. Qu sera ms apropiado para este clculo, un arreglo de procesadores o un procesador con fila de procesamiento? El ms apropiado para este clculo seria un procesador con fila de procesamiento por que para realizar un clculo solamente necesito realizar el paso anterior y proseguir con el paso siguiente es decir se puede hacer solamente en una fila secuencialmente, mientras en un arreglo de procesadores el clculo seria de filas y columnas. 7. Para competir con el reciente invento de la imprenta, cierto monasterio medieval decidi producir en masa libros de bolsillo escritos a mano juntando un gran nmero de escribanos en un gran saln. El monje director gritaba la primera palabra del libro a producir y todos los escribamos la copiaban. Luego el monje se repeta hasta que se haba ledo en voz alta y copiado todo el libro. A cul de los sistemas de procesador paralelo que vimos en la seccin 2.1.6 se parece ms este sistema? A este sistema se parece al PROCESAMIENTO MASIVAMENTE PARALELO, ya que todos al momento de escribir estn haciendo uso de su propio cuaderno, es decir cada escribo utiliza su propia hoja de escritura. 8. Conforme bajamos por la jerarqua de memoria de cinco niveles que vimos en el texto, el tiempo de acceso aumenta. REGISTR Haga una conjetura de la relacin entre el tiempo de acceso OS de un disco ptico y el de la memoria de registro. CACH
CACH E M.P
INGENIERIA DE SISTEMAS
Pgina 4
CINTA M
ARQUITECTURA DE COMPUTADORAS
El tiempo de acceso a disco ptico es el cudruple con respecto al tiempo de acceso a la memoria de registros. Segn la jerarqua la memoria de registro se encuentra en la cumbre de la jerarqua en general lo que indica el tiempo de acceso seria mayor que el tiempo de acceso de un disco ptico 9. La informacin gentica de todos los seres vivos se codifica en molculas de DNA. Una molcula de DNA es una secuencia lineal de los cuatro nucletidos bsicos: A, C, G y T. El genoma humano contiene aproximadamente 3 x 10 9 nucletidos en forma de unos 100 000 genes. Qu capacidad de informacin total (en bits) tiene el genoma humano? Qu capacidad de informacin (en bits) tiene un gen tpico?
INGENIERIA DE SISTEMAS
Pgina 5
ARQUITECTURA DE COMPUTADORAS
10. Los socilogos pueden tener tres posibles respuestas de una pregunta de encuesta tpica como Cree usted en el Ratoncito Perez?: si , no y aun no tengo opinin al respecto. Con esto al respecto la Compaa de Computadoras Sociomagnticas, decidi construir una computadora para procesar datos de encuestas. Esta computadora tiene una memoria trinara; es decir: cada byte consiste en 8 trits y un trit contiene un 0, un 1 o un 2. Cuntos trits se necesitan para almacenar un nmero de 6 bits? D una expresin para el nmero de trits necesarios para almacenar n bits.
Entonces tenemos que: Para almacenar n bits vamos a tener n trits necesarios.
11. Cierta computadora puede equiparse con 268 435 456 bytes de memoria Por qu habra de escoger un fabricante un nmero tan extrao, en lugar de un nmero fcil de recordar como 250 000 000?
INGENIERIA DE SISTEMAS Pgina 6
ARQUITECTURA DE COMPUTADORAS
El fabricante escogi el 268 435 456 bytes de memoria, ya que este nmero se puede descomponer en 2n es decir es un mltiplo de 2 lo cual representa al cdigo binario mientras que el numero 250 000 000 no se puede descomponer en un mltiplo de 2. Dicho fabricante decidi elegir este nmero extrao, con un total de 268 435 546 bytes de memoria, puesto que este nmero se puede representar como un mltiplo de 2, es decir en representacin binaria. Esto no ocurre con el nmero 250 000 00 ya que no se puede representar como mltiplo de 2. 12. Derive un cdigo Hamming de paridad par para los dgitos del 0 al 9.
DIGITO BINARIO BITS COMPROBACION BITS DATOS
9 8 7 6 5 4 3 2 1 0
1001 1000 0111 0110 0101 0100 0011 0010 0001 0000 C2 C1 C4 C8
M5
M4 M3 M2
M1
C1 = M1+M2+M4+M5 C2= M1+M3+M4 C4= M2+M3+M4 C8= M5 13. En un cdigo Hamming, algunos bits se desperdician en el sentido de que se usan para verificacin y no para informacin Cul es el porcentaje de bits desperdiciados en mensajes cuya longitud total (datos + bits de verificacin) es
INGENIERIA DE SISTEMAS Pgina 7
ARQUITECTURA DE COMPUTADORAS
2n -1? Evale numricamente esta expresin para valores de n de 3 a 10. LONGITU D 23-1 24-1 25-1 26-1 27-1 28-1 29-1 210-1 Bits Comprobacin (Desperdiciados) 4 5 6 7 8 9 10 11 %
14. Cunto tiempo toma en leer un disco que tiene 800 cilindros, cada uno de los cuales contiene cinco pistas de 32 sectores? Primero deben leerse todos los sectores de la pista 0, comenzando con el sector 0; luego todos los sectores de la pista 1 comenzando con el sector 0 y as sucesivamente. El tiempo de rotacin es de 20ms y una bsqueda tarda 10ms entre cilindros adyacentes y 50 ms en el peor de los casos. La conmutacin entre las pistas de un cilindro pueden ser instantneas.
Tb = 10ns Tr = 20ns Tl = 5ns Tprimera pista = 35ns Tsegunda pista = 25ns Tleer el disco = 35ns + 4(25ns) = 135ns.
INGENIERIA DE SISTEMAS
Pgina 8
ARQUITECTURA DE COMPUTADORAS
15. El disco que se ilustra en la figura 2-19 tiene 64 sectores/ pista y una tasa de rotacin de 7200 rpm. Calcule la tasa de transferencia sostenida del disco a lo largo de una pista. Datos: 64 SECTORES/PISTA, 7200 RPM. 7200 rpm = 1 revolucion 60/3600 segundos = 8.33 ms Tlactencia = 4.16 ms
4.16 ms 64 X 1
Ttransferencia = 0.0640625ms 16. Una computadora tiene un bus con un tiempo de ciclo de 25ns, durante el cual puede leer o escribir una palabra de 32 bits de la memoria. La computadora tiene un disco Ultra-SCSI que utiliza el bus y opera a 40 MB/s. La CPU normalmente busca y ejecuta una instruccin de 32 bits cada 25ns. Qu tanto retrasa el disco a la CPU? Datos: BUS = 25ns por ciclo; LEE UNA PALABRA DE 32 bits OPERA A 40MB/s Solucin:
CapacidadCD ROM = ( 2048bytes * 75 sec tores * 74(60 seg ) * 10`6) / 10`6 CapacidadCD ROM = 682 MBytes
ARQUITECTURA DE COMPUTADORAS
28. Un terminal de mapa de bits tiene una pantalla de 1024x768. La pantalla se redibuja 75 veces cada segundo. Qu duracin tiene el pulso correspondiente a un pixel?
29. Un fabricante anuncia que su terminal a color de mapa de bits puede exhibir colores distintos. Sin embargo, el hardware slo tiene un byte para cada pixel. Cmo puede hacerse esto? No se puede hacer, ya que al decir que puede exhibir colores, la terminal utiliza 24 bits por pixel, es decir 3 bytes por pixel. 30. Con cierto tipo de letra, una impresora laser monocromtica puede imprimir 50 lneas de 80 caracteres por pgina. Un carcter tpico ocupa un cuadro de 2mm x 2mm, y cerca del 25% de esta rea es tner. El reto esta en blanco. La capa de tner tiene un espesor de 25 micras. El cartucho de tner de la impresora mide 25x8x2 cm. Cuntas pginas pueden imprimirse con un cartucho de tner?
31. Cuando texto ACSII con paridad par se transmite asincrnicamente a razn de 2880 caracteres/s por un modem de 28800 bps Qu porcentaje de los bien recibidos contienen realmente datos (no gasto extra)?
INGENIERIA DE SISTEMAS
Pgina 10
ARQUITECTURA DE COMPUTADORAS
2880 caracteres/s , si transmite un carcter en ASCII con 10 bits, tericamente sera posible enviar 2880/10= 288 caracteres por segundo. Dado que de esos 10 bits son 8 de datos y 2 de para control startstop, en realidad se transmiten 288x8=2304 bps de informacin. As que de los 2880 caracteres decir: 2880 100% 2304 x% solo 2304 contienen informacin, es
32. La Hi-Fi Modem Company acaba de disear un nuevo mdem con modulacin de frecuencia que utiliza 16 frecuencias en lugar de slo 2. Cada segundo se divide en n intervalos de tiempo iguales, cada uno de los cuales contiene uno de los 16 tonos posibles. Cuntos bits por segundo puede transmitir este mdem si emplea transmisin sincrnica? 2400x16 = 38400 bits
ARITMETICA BINARIA
INGENIERIA DE SISTEMAS Pgina 11
ARQUITECTURA DE COMPUTADORAS
SOLUCION a. 1984
102 4 1
512 1
256 1
128 1
64 1
32 0
16 0
8 0
4 0
2 0
1 0
b. 4000
204 8 1
102 4 1
512 1
256 1
128 1
64 0
32 1
16 0
8 0
4 0
2 0
1 0
c. 8192
819 2 1
409 6 0
204 8 0
102 4 0
51 2 0
25 6 0
12 8 0
64 0
32 0
16 0
8 0
4 0
2 0
1 0
ARQUITECTURA DE COMPUTADORAS
1+8+32+64+512 =617 A octal: Nmero en binario Nmero en octal A hexadecimal: Nmero en binario Nmero en hexadecimal 00 10 2 01 10 6 10 01 9 00 1 1 00 1 1 10 1 6 00 1 1
3. Cules de los sgts son nmeros hexadecimales validos? BED, CAB, DEAD, DECADE, ACCEDED, BAG, DAD
Nmero en hexadecimal
Nmero en hexadecimal
Nmero en
INGENIERIA DE SISTEMAS
ARQUITECTURA DE COMPUTADORAS
hexadecimal
Nmero en hexadecimal
ACCEDED
11 01 A
10 11 C
10 11 C
11 11 E
11 10 D
11 11 E
11 10 D
BA SE 2 3 4 5 6 7 8 9
EQUIVALENCIAL DEL NUMERO 100 110 0100 1 0201 1210 400 244 202 144 121
5. Cuntos enteros positivos distintos se pueden expresar con k dgitos empleando nmeros de base r?
INGENIERIA DE SISTEMAS
Pgina 14
ARQUITECTURA DE COMPUTADORAS
El complemento de r de un nmero positivo k en base r con una parte entera de k dgitos, ser definido como el complemento de r a k y se define como rk-N;
6. EJERCICIO 6
a. Para ambas manos y ambos pies en complemento 2 S 0 1 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 MODULO 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 1 1 Cuando todos los dedos estn extndidos = 524287 Su valor en complemento a dos = - 1
S 0 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0
MODULO 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0
7.- Realice los siguientes clculos con nmeros de 8 bits en complemento a dos?
INGENIERIA DE SISTEMAS
Pgina 15
ARQUITECTURA DE COMPUTADORAS
a) 0 0 1 0 1 1 0 1 + 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 0 Resultado de la suma
b) 1 1 1 1 1 1 1 1 + 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 Resultado de la suma
d) 1 1 1 1 0 1 1 1 - 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1
INGENIERIA DE SISTEMAS
1 1 1 1 0 1 1 1 0 0 0 0 1 0 0 0 1
Pgina 16
ARQUITECTURA DE COMPUTADORAS
+ 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 1
a) 0 + 0 1 0 0 1 0 1 1 1 0 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1
b) 1 1 1 1 1 1 1 1 + 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1
c) 0 0 0 0 0 0 0 0 - 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0
INGENIERIA DE SISTEMAS Pgina 17
1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0
ARQUITECTURA DE COMPUTADORAS
+ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
d) 1 1 1 1 0 1 1 1 - 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 + 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 0 0 1 0 0 0
EJERCICIO 9
a) 0 + 0 0 1 0 0 0 1 0 1 1 0
INGENIERIA DE SISTEMAS
Pgina 18
ARQUITECTURA DE COMPUTADORAS
b) 0 + 1 1 0 1 1 0 1 1
c) 1 + 1 1 1 1 1 1 0 1 1 0 1 1 0
d) 1 + 1 1 0 1 0 1 1 0 0 1 1 1
INGENIERIA DE SISTEMAS
Pgina 19
ARQUITECTURA DE COMPUTADORAS
e) 1 + 1 1 0 0 0 0 0 0 0 0 0 1 1
EJERCICIO 10
a) Para 006 su complemento a nueve es 006 b) Para -2 su complemento a nueve es 97 c) Para 100 su complemento a nueve es 100
INGENIERIA DE SISTEMAS Pgina 20
ARQUITECTURA DE COMPUTADORAS
EJERCICIO 11 Reglas para sumar en complemento a nueve: Si en el resultado de la suma aparece un acarreo, ste se debe sumar al resultado y si aparecen nueves, eso indica que el resultado es negativo y debe ser complementado para obtener el resultado final.
a) 0 + 1 9 0 0 9 0
0 9 0
1 9 0
b) 0 + 9 9 0 9 9
0 9 9
1 8 9
c)
INGENIERIA DE SISTEMAS
ARQUITECTURA DE COMPUTADORAS
9 + 1 9 9
9 9 9
9 9 9
7 6 3
d) 9 + 1 0 0 2 8 0 4 0 4 1 2 3
EJERCICIO 12
Suma en complemento a 10: + 0 1 2 0 1 2 3 4 5 6 0 1 2 3 4 5 6 1 2 3 4 5 6 7 2 3 4 5 6 7 8 3 3 4 5 6 7 8 9 4 4 5 6 7 8 9 0 5 5 6 7 8 9 0 1 6 6 7 8 9 0 1 2 7 7 8 9 0 1 2 3 8 8 9 0 1 2 3 4 9 9 0 1 2 3 4 5
INGENIERIA DE SISTEMAS
Pgina 22
ARQUITECTURA DE COMPUTADORAS 7 8 9 7 8 9 8 9 0 9 0 1 0 1 2 1 2 3 2 3 4 3 4 5 4 5 6 5 6 7 6 7 8
Dos nmeros decimales pueden sumarse comenzando por el dgito de la extrema derecha y sumando los bits correspondientes de los dos sumandos. Al producirse un acarreo, se lleva a la posicin inmediata izquierda. En la aritmtica de complemento a 9 el acarreo se suma al final pero en la aritmtica de complemento a 10 el acarreo se desecha. A continuacin un ejemplo: Decimal Complemento a Complemento a 10 9 1000 +(-125) 875 1 00001000 99999874 00000874 acarreo 1 00000875 00001000 99999875 1 00000875 Se desecha
INGENIERIA DE SISTEMAS
Pgina 23
ARQUITECTURA DE COMPUTADORAS
PUNTO FLOTANTE
1. Convierta los nmeros siguientes al formato IEEE de precisin sencilla. Represente los resultados como ocho dgitos hexadecimales a. 9 Solucin
* 2 * 2 * 2 * 2
ARQUITECTURA DE COMPUTADORAS
6 0.96 0. 92 0.84 0.68 0. 36 0.72 0.44 0. 88 0. 66 0. 22 0. 44 0. 88 0. 76 0. 52 0.0 4 0. 08 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 * 2 = 1.9 2 = 1.8 4 = 1.6 8 = 1.3 6 = 0.7 2 = 1.4 4 = 0.8 8 = 1.6 6 = 1.2 2 = 0.4 4 = 0.8 8 = 1.7 6 = 1.5 2 = 1.0 4 = 0.0 8 = 0.1 6
INGENIERIA DE SISTEMAS
Pgina 25
ARQUITECTURA DE COMPUTADORAS
0. 16 0. 32 0. 64
* 2 * 2 * 2
0 100001 00
100011110101100111 00001
b. 5/32
* 2 * 2 * 2 * 2 * 2
INGENIERIA DE SISTEMAS
Pgina 26
ARQUITECTURA DE COMPUTADORAS
0 100000 00
001010000000000000 00000
c. -5/32
Solucin
0 100000 00
001010000000000000 00000
1 100000 00 d. 6.125
110101111111111111 11111
Solucin
INGENIERIA DE SISTEMAS Pgina 27
ARQUITECTURA DE COMPUTADORAS
* 2 * 2 * 2 * 2 * 2 * 2
110001000000000000 00000
2. Convierta los siguientes nmeros de punto flotante IEEE de precisin sencilla de hexadecimal a decimal:
a. 42E48000H
Solucin:
4 010 0 0
2 001 0
E 111 0
4 010 0
8 100 0
0 000 0
0 000 0
0 000 0
1000010 1
110010010000000000000 00
INGENIERIA DE SISTEMAS
Pgina 28
ARQUITECTURA DE COMPUTADORAS
Solucin:
3 001 1 0
F 111 1
8 100 0
8 100 0
0 000 0
0 000 0
0 000 0
0 000 0
0111111 1
000100000000000000000 00
0.06 25 0.
INGENIERIA DE SISTEMAS
* 2 * 2
= 0.12 5 = 0.25
Pgina 29
ARQUITECTURA DE COMPUTADORAS
125 0. 25 0. 55 * 2 * 2 = 0.5 = 1
0.0625*2^(-1) = 0.03125
c. 00800000H
0 000 0 0
0 000 0
8 100 0
0 000 0
0 000 0
0 000 0
0 000 0
0 000 0
0000000 1
000000000000000000000 00
d. C7F00000H
C 110 0 1 0
7 011 1
F 111 1
0 000 0
0 000 0
0 000 0
0 000 0
0 000 0
1000111 1 1000111 1
111000000000000000000 00 000111111111111111111 11
= 0.249
Pgina 30
ARQUITECTURA DE COMPUTADORAS
* 2
Ejercicio 3 Formato del nmero: Sign o 1 bit Exponen te 7 bits Mantis a 24 bits
Entonces el exponente ser de 64, expresado en binario: 1000000 La mantisa ser: 1.11 en base 16 Por lo tanto el nmero representado es: Sign
INGENIERIA DE SISTEMAS
Exponen
Mantisa
Pgina 31
ARQUITECTURA DE COMPUTADORAS
o 0
PREGUNTA 4 Los siguientes nmeros binarios de punto flotante consisten en un bit de signo, un exponente base 2 en exceso de 64 y una fraccin de 16 bits. Normalcelos. a.0 10000 00 000101010000 0001
ARQUITECTURA DE COMPUTADORAS
Ejercicio 6 MODELO 0.001 1 BIT 7 BITS MODELO 0.002 1 BIT 5 BITS 10 BITS 8 BITS
CONCEPTO
INGENIERIA DE SISTEMAS
Pgina 33
ARQUITECTURA DE COMPUTADORAS
9.- Escriba un procedimiento que sume dos nmeros de punto flotante IEEE de precisin sencilla. Cada nmero se representa con un arreglo booleano de 32 elementos. Solucin: Para sumar dos nmeros de punto primero se deben desplazar los bits igualar los exponentes; una vez normalmente la parte de la fraccin; expresin. flotante de precisin sencilla, de la fraccin para as poder que se igualaron sumamos y por ltimo normalizamos la
10. Escriba un procedimiento para sumar dos nmeros de punto flotante de precisin sencilla que usan base 16 para el exponente y base 2 para la fraccin pero no tiene un bit 1 implcito a la izquierda del punto binario
Para sumar dos nmeros de punto primero se deben desplazar los bits igualar los exponentes; una vez normalmente la parte de la fraccin; expresin.
flotante de precisin sencilla, de la fraccin para as poder que se igualaron sumamos y por ltimo normalizamos la
INGENIERIA DE SISTEMAS
Pgina 34
ARQUITECTURA DE COMPUTADORAS
1. Se propone a un 386 aadirle una memoria cache con una tasa de acierto de un 90%,de forma que cuando el acceso se haga en la cache, en los fallos se pierde un ciclo, es decir, se le suma al CPI 1 unidad. Se pide: Calcular el rendimiento del 386 sin cache. Calcular el rendimiento del 386 con cache. Calcular la relacin de rendimientos entre el 386 con cache y el 386 con cache. Las diferentes instrucciones tienen la frecuencia y el CPI que se refleja en la tabla.
INGENIERIA DE SISTEMAS
Pgina 35
ARQUITECTURA DE COMPUTADORAS
Sin cache
Con cache
RELACION:
4 807692 3 976143
1.21
2. Suponiendo que tenemos 2 maquinas con las siguientes caractersticas para un determinado programa R Mquina A: Duracin del ciclo de reloj 23ns. Con un CPI de 3,2 Maquina B: Duracin del ciclo de reloj de 15ns. Con un CPI de 4 Cul de las dos maquinas tiene mayor rendimiento para el programa R?
Solucin:
INGENIERIA DE SISTEMAS Pgina 36
ARQUITECTURA DE COMPUTADORAS
Mquina A:
Mquina B:
Rendimiento Maquina A: 3,2 x 1/23 = 0.13 Rendimiento Maquina B: 4 x 1/15 = 0.27 La maquina tiene mayor rendimiento es la maquina B
EJERCICIO 3 Solucin:
Mquina MFP:
Mquina MNFP:
INGENIERIA DE SISTEMAS
Pgina 37
ARQUITECTURA DE COMPUTADORAS
4. Se va a mejorar una mquina y se barajan dos opciones: hacer que la ejecucin de las instrucciones de multiplicacin tarden 4 veces menos, o que la ejecucin de las de acceso a memoria tarde 2 veces menos. Se ejecuta un programa de prueba antes de realizar la mejora y se obtienen las siguientes medidas de tiempo de uso de la CPU: el 20% del tiempo es utilizado para multiplicar, el 50% para instrucciones de acceso a memoria y el 30% restante para otras tareas. Cul ser el incremento de velocidad si solo se mejora la multiplicacin? Y si solo se mejoran los accesos a memoria? Y si se realizan ambas mejoras? Solucin:
INGENIERIA DE SISTEMAS
Pgina 38
ARQUITECTURA DE COMPUTADORAS
5.-Se ejecutan sobre una mquina dos programas A y B utilizados como test para medir su rendimiento. Los recuentos de instrucciones tienen la siguiente distribucin en ambos:
La mquina presenta los siguientes CPI (ciclos por instruccin) medios para cada grupo de instrucciones sin memoria cach de 2 nivel y con ella.
CPI MEDIO Instrucciones de proceso Instrucciones de transferencia Instrucciones de salto SIN CACHE DE 2 NIVEL 1.0 5.2 1.1 CON CACHE DE 2 NIVEL 1.0 2.4 1.0
Determinar la ganancia de rendimiento (aceleracin o speed up) que presenta la mejora de la jerarqua de memoria introducida en la mquina con respecto a la situacin sin mejora.
INGENIERIA DE SISTEMAS Pgina 39
ARQUITECTURA DE COMPUTADORAS
Solucin:
6.- Una vez graduado, el lector se preguntar cmo llegar a ser un lder en el diseo de computadores. Su estudio sobre la utilizacin de construcciones de los lenguajes de alto nivel sugiere que las llamadas a los procedimientos son una de las operaciones ms caras. Suponga que ha inventado un esquema que reduce las operaciones de carga y almacenamiento normalmente asociadas con las llamadas y vueltas de procedimientos. Lo primero que hace es ejecutar algunos experimentos con y sin esta optimizacin. Sus experimentos utilizan el mismo compilador optimizador en ambas
INGENIERIA DE SISTEMAS Pgina 40
ARQUITECTURA DE COMPUTADORAS
versiones del computador. Los experimentos realizados revelan lo siguiente: La duracin del ciclo de reloj de la versin no optimizada es el 5% ms rpido. El 30% de las instrucciones de la versin no optimizada son operaciones de carga o almacenamiento. La versin optimizada ejecuta 1/3 menos de operaciones de carga y almacenamiento que la versin no optimizada. Para las dems instrucciones, el recuento de ejecucin dinmica es inalterable. Todas las instrucciones (incluyendo las de carga y almacenamiento) emplean un ciclo de reloj.
TCPU (1 + 0.05) = TCPU (1.05) 0.3 carga y almacenamiento N 0.7 otros CPI = 1
Optimizado
ARQUITECTURA DE COMPUTADORAS
0.7n otros
CPI = 1
INGENIERIA DE SISTEMAS
Pgina 42