Sistemas de Multiprocesamiento

BUSES

Parte 1.- TEORA DEL PARALELISMO

Tema 2.- ARQUITECTURA BASICA Anexo 7.- BUSES. INDICE
Capitulo 2.1.- INTRODUCCION. ......................................................................................................................................... 2 Capitulo 2.2.- NIVELES DE ESPECIFICACION DE UN BUS .......................................................................................... 4 Nivel mecnico .............................................................................................................................................................. 4 Nivel elctrico................................................................................................................................................................ 4 Nivel lgico.................................................................................................................................................................... 4 Nivel de temporizacin bsica ....................................................................................................................................... 4 Nivel de transferencia elemental.................................................................................................................................... 4 Nivel de transferencia de bloque.................................................................................................................................... 4 Capitulo 2.3.- BUSES NORMALIZADOS ........................................................................................................................... 5 Capitulo 2.4.- PARALELISMO DEL BUS ........................................................................................................................... 6 Capitulo 2.5.- BUS DE CICLO PARTIDO ........................................................................................................................... 7 Capitulo 2.6.- TRANSFERENCIAS SINCRONAS Y ASINCRONAS................................................................................ 9 Transferencia en ciclo completo ........................................................................................................................................ 9 Transferencia en ciclo partido............................................................................................................................................ 9 Capitulo 2.7.- CONTROL DEL BUS .................................................................................................................................. 11 Capitulo 2.8.- LONGITUD DEL BUS ................................................................................................................................ 11 Capitulo 2.9.- JERARQUIA DE BUSES ............................................................................................................................ 12 Buses tipo 0.................................................................................................................................................................. 12 Buses tipo 1.................................................................................................................................................................. 12 Buses tipo 2.................................................................................................................................................................. 12 Buses tipo 3.................................................................................................................................................................. 12 Buses tipo 4.................................................................................................................................................................. 13 Buses tipo 5.................................................................................................................................................................. 14 Capitulo 2.10.- DETECCION Y TRATAMIENTO DE ERRORES................................................................................... 16 Capitulo 2.11.- La norma de conexin RS-232-C ............................................................................................................... 16 ESPECIFICACIONES GENERALES ............................................................................................................................ 17 Especificacin elctrica ............................................................................................................................................... 17 Especificacin lgica ................................................................................................................................................... 17 Especificacin mecnica .............................................................................................................................................. 18 METODO DE TRANSMISION...................................................................................................................................... 19 PROTOCOLO DE COMUNICACION........................................................................................................................... 20 Protocolo por seales ................................................................................................................................................... 20 Protocolo por cdigos .................................................................................................................................................. 20 DISEO DE UN INTERFAZ RS-232-C ........................................................................................................................ 20 IEEE-488, S-100 y CAMAC ............................................................................................................................................... 22

ETSII Dpto. Tecnologa Electrnica

Pgina: 1/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Capitulo 2.1.- INTRODUCCION.

Entre los elementos bsicos que definen la estructura de un computador, se encuentran los elementos de comunicacin, que comprenden a los enlaces y a los conmutadores. Un enlace es un dispositivo que permite transmitir informacin entre dos o ms elementos, mientras que un conmutador se encarga de dirigir la informacin entre varios enlaces. El elemento de comunicacin ms comn en los computadores es el bus, que consta de un enlace que comunica, selectivamente, un cierto nmero de componentes o dispositivos, de acuerdo con ciertas normas o reglas de conexin. El bus incluye, por lo tanto, los dos conceptos de enlace y de conmutador, puesto que debe permitir, en cada momento, la especificacin de los dispositivos que se comunican a travs de l. Se llama ciclo de bus la operacin bsica del bus y en ella se realiza una transferencia elemental entre dos dispositivos conectados al bus. Las propiedades que caracterizan a un bus son las siguientes: Banda base La informacin se enva directamente por el bus sin emplear portadora. Grado de paralelismo. Normalmente el bus es paralelo, transmitiendo simultneamente todos los bits de una palabra. A veces, se utiliza el denominado bus multiplexado, que no es ms que un bus paralelo, pero con un ancho menor que el de la palabra a enviar, por lo que, para hacer una transferencia elemental completa, hay que multiplexar al bus en el tiempo. Temporizacin. Desde el punto de vista de la temporizacin, el bus puede ser de ciclo completo o de ciclo partido. En el primero, el bus est ocupado todo el tiempo que dura la transferencia elemental entre los dos dispositivos que se comunican. En el segundo, se divide el tiempo del bus en una serie de pequeos perodos (time slots), cada uno de los cuales sirve para enviar un mensaje. La transferencia elemental se divide en dos perodos: el de peticin y el de contestacin. La temporizacin puede ser sncrona, cuando slo hay un reloj que determina el principio y el fin de los ciclos o perodos, y asncrona, cuando la temporizacin la establecen los distintos dispositivos de acuerdo con sus necesidades. Modo de operacin. Hace referencia a la forma en que se establece el dilogo entre los dispositivos para realizar las transferencias. Puede ser sncrono o asncrono. El modo sncrono obliga a disponer de una seal d interbloqueo o handshaking, pero permite detectar ciertos problemas en las transferencias. Estrategia de control. El bus est formado por un conjunto de hilos que interconectan, pasivamente, los dispositivos. En el caso ms sencillo, la UCP es la que controla todas las transferencias, actuando como esclavos los restantes dispositivos. Hay casos en que aparecen maestros temporales, por ejemplo, cuando los dispositivos solicitan a la UCP robos de ciclo para realizar accesos directos a memoria. Finalmente, en otras situaciones hay varios maestros que se reparten el bus entre ellos. Longitud El bus se disea para una longitud mxima, segn su aplicacin.

ETSII Dpto. Tecnologa Electrnica

Pgina: 2/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Velocidad. La velocidad de transmisin en el bus depende de su longitud, del medio empleado para hacer conexiones y de la lgica de control. La velocidad de transmisin multiplicada por el paralelismo proporciona un valor que establece el caudal que es capaz de soportar el bus. Capacidad de conexin. Es el mximo nmero de elementos que se pueden conectar al bus. Esta capacidad puede venir determinada por causa del direccionamiento o del diseo electrnico. Aplicacin. El bus puede estar diseado para soportar una serie de cielos distintos, como los siguientes: Ciclo de escritura de un maestro a un esclavo Ciclo DMA Ciclo de interrupcin

Tipo de lgica. En muchas ocasiones se construyen los buses para funcionar con lgica negativa, porque consume menos potencia, la conmutacin es ms rpida y, cuando un dispositivo est apagado o desconectado toma de forma natural, el valor negado correcto. Soporte. Es el material empleado para hacer la conexin fsica de los distintos dispositivos. Puede ser: - Pistas de circuito impreso - Cables - Parejas de cables trenzados. - Cable plano - Cable coaxial - Fibra ptica

ETSII Dpto. Tecnologa Electrnica

Pgina: 3/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Capitulo 2.2.- NIVELES DE ESPECIFICACION DE UN BUS

La especificacin de un bus se puede abordar desde los 6 niveles: 1. Mecnico 2. Elctrico 3. Lgico 4. De temporizacin bsica 5. De transferencia elemental 6. De transferencia de bloque Nivel mecnico En este nivel se definen temas tales como el tipo de soporte, el nmero de hilos del bus, tipo de conectores, etc. Nivel elctrico Debe indicar el circuito equivalente de los dispositivos que se conectan a las lneas del bus, as como las tensiones y/o corrientes utilizadas en el establecimiento del valor de las seales. Nivel lgico Se definen estticamente todas las lneas o hilos del bus, estableciendo la equivalencia entre los valores elctricos de las seales y sus valores lgicos. Nivel de temporizacin bsica En este nivel se construyen los cronogramas para la operacin ms elemental del bus, es decir, de un ciclo o perodo. Nivel de transferencia elemental Plantea el procedimiento para efectuar una transferencia de un dato por el bus. Evidentemente, en el caso de un bus de ciclo completo, este nivel coincide con el anterior, puesto que la temporizacin bsica establece todas las condiciones necesarias para transferir un dato. Nivel de transferencia de bloque Se define el protocolo de comunicacin usado en la transferencia de un bloque, el cual est compuesto por una serie de transferencias elementales y tiene por objetivo la transmisin de un bloque de informacin con utilidad propia.

ETSII Dpto. Tecnologa Electrnica

Pgina: 4/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Capitulo 2.3.- BUSES NORMALIZADOS

Hasta hace pocos aos, el bus se diseaba de forma especfica para cada modelo de computador, por lo que su estudio slo tena inters para los fabricantes de computadores, ya que ningn usuario tena acceso a ese nivel de la mquina. Sin embargo, los microprocesadores han abierto el camino del diseo de computadores a un gran nmero de profesionales. Como resultado, a finales de la dcada de los 70 han empezado a surgir una serie de normas que permiten interconectar placas y mdulos de distintos suministradores para conseguir mquinas adecuadas a aplicaciones especficas. Adems, la rpida evolucin de los circuitos integrados impulsa la aparicin de microprocesadores y mdulos VLSI cada vez ms potentes. La utilizacin de una norma de bus apropiada, permite redisear un solo mdulo del sistema, conservando la compatibilidad con los restantes. De esta forma, un fabricante puede ir evolucionando, incorporando las nuevas aportaciones VLSI, sin un coste excesivo de rediseo. Una norma de bus debe cubrir todos los niveles de especificacin ya analizados. En concreto, debe establecer los siguientes parmetros: - Protocolo de transmisin - Mtodo de control del bus. Maestros y esclavos. - Descripcin de las seales - Diagrama de tiempos de las seales - Especificaci6nes elctricas - Especificaciones mecnicas Entre los buses normalizados ms utilizados para los microporcesadores de 8 y 16 bits destacan: el Multibus I el STD y el S-100.

Buses para microprocesadores de 16 y 32 bits, son: el VME el Multibus II y el NuBus y Futurebus.

ETSII Dpto. Tecnologa Electrnica

Pgina: 5/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Capitulo 2.4.- PARALELISMO DEL BUS

Generalmente, el bus paralelo tiene un ancho de palabra que coincide con el ancho de la informacin a transmitir. No obstante, los microprocesadores y las memorias han introducido, por la reduccin de patitas que se produce en su empaquetamiento, el concepto de bus multiplexado, empleado comnmente para conseguir "sacar" fuera del microprocesador las direcciones o para introducir dichas direcciones en las pastillas de memoria. Con el multiplexado del bus se envan por los mismos hilos informaciones distintas en momentos diferentes. Existen unas seales adicionales que sirven para identificar la informacin que circula por el bus en cada instante. Si, como es frecuente, el resto del sistema exige que el bus no est multiplexado, hay que aadir un registro cerrojo (latch) o un multiplexor adicional para realizar la multiplexacin o la demultiplexacin del bus, tal y como se muestra en la figura.

Se puede considerar el bus serie como un caso extremo de la multiplexacin, puesto que est formado por una pareja de hilos por los que circula la informacin bit a bit. Sin embargo, aqu no existe seal para demultiplexar los bits. La demultiplexacin se efecta en base a la forma de onda enviada, de manera parecida a como se identifican y separan los bits ledos en un disco magntico.

ETSII Dpto. Tecnologa Electrnica

Pgina: 6/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

El empleo de buses serie exige dividir la palabra en bits, para proceder a su envo, as como realizar la funcin inversa de agrupamiento en la recepcin. Para este fin se usan registros de desplazamiento que serializan y paralelizan la informacin, tal y como se representa en la figura.

Capitulo 2.5.- BUS DE CICLO PARTIDO

Para describir el concepto de bus de ciclo partido se hace un anlisis de una operacin de transferencia tpica en un bus, como es la lectura de una palabra de memoria por parte de la UCP. En un bus de cielo partido, el tiempo se divide en una serie de fracciones o perodos, cada uno de los cuales permite enviar un mensaje. La figura muestra el reparto del tiempo para el caso normal de que los perodos tengan una duracin fsica y se establezcan de forma sncrona, o sea, con un reloj central que seala su principio y su final. La duracin del perodo o ranura viene fijada por las caractersticas de transmisin del bus, pero no por el tiempo de respuesta de los dispositivos, por lo que puede ser muy pequea.

La operacin de lectura, antes mencionada, se divide ahora en dos mensajes. El primero lo enva la UCP a la memoria y consta de la direccin deseada y una seal que determina que se trata de una operacin de lectura. El segundo, lo proporciona la memoria cuando ha completado la operacin y est formada por el dato ledo. La figura presenta un posible esquema para la ejecucin de esta operacin, comparndolo con los tiempos empleados en el caso de ciclo completo.

ETSII Dpto. Tecnologa Electrnica

Pgina: 7/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

El mayor caudal en el ciclo partido se consigue complicando los dispositivos que se le conectan. En el ejemplo al que se hace referencia, la memoria deber disponer de los circuitos necesarios para llevar a cabo las siguientes funciones: 1. Almacenar la direccin deseada 2. Almacenar el tipo de operacin 3. Almacenar el dato ledo o enviado a grabar 4. Iniciar el envo de mensajes al peticionario En caso de existir varios peticionarios, se debe almacenar la identificacin de ste, para poder enviarle el mensaje de contestacin, y se debe disponer de un mecanismo de contestacin para evitar o retener los accesos simultneos a la memoria.

ETSII Dpto. Tecnologa Electrnica

Pgina: 8/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Capitulo 2.6.- TRANSFERENCIAS SINCRONAS Y ASINCRONAS

El concepto de sincronismo se aplica a los buses en distintos niveles. Cuando las ranuras tienen una duracin fija y forma predefinida, la temporizacin de un bus de ciclo partido es sncrona.

Transferencia en ciclo completo

Se aplican los mismos criterios que se estudiaron en el captulo de Entradas/Salidas y que se pueden resumir en los puntos siguientes: Lectura sncrona: El maestro coloca en el bus la direccin deseada y supone que el esclavo, a su vez, pone el dato en el bus en el tiempo T, momento en que lo toma el maestro. Escritura sncrona: El maestro pone en el bus la direccin y el dato y supone que el esclavo recoge esta informacin antes de que transcurra un cierto tiempo T. Lectura asncrona: El maestro sita en el bus la direccin deseada y se queda a la espera de que conteste el esclavo, confirmando que ha colocado el dato el bus, o bien, si la espera sobrepasa cierto tiempo, genera una seal de error. Escritura asncrona. El maestro coloca en el bus la direccin y el dato y se queda esperando la confirmacin, por parte del esclavo, de que ha tomado la informacin. Si la espera sobrepasa un cierto tiempo, el maestro genera una seal de error.

Transferencia en ciclo partido

La operacin del bus en ciclo partido se puede derivar de la del ciclo completo, sin ms que fraccionara en una fase de comienzo de la transferencia y en otra de fin de transferencia, ocupando cada una de estas fases una ranura. La transferencia la inicia un maestro, empleando una de las ranuras del bus y la finaliza el esclavo, empleando otra ranura, razn por la que los esclavos han de tener la capacidad de solicitar y usar ranuras del bus para finalizar adecuadamente las transferencias. Si hay varios maestros, la solicitud enviada por el bus debe contener la identificacin del maestro solicitante, de forma que el esclavo pueda contestar correctamente. - Lectura sncrona: Se compone de dos ranuras, segn se refleja en la figura. En la primera, el maestro enva la orden de lectura, as como la direccin deseada. Cierto tiempo despus, el esclavo, cuando dispone del dato pedido, solicita otra ranura para envirselo al maestro.

Generalmente, el maestro dispone de una funcin de espera, de forma que, pasado un tiempo prefijado sin contestacin, genera una seal de error.

ETSII Dpto. Tecnologa Electrnica

Pgina: 9/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

- Escritura sncrona: Se trata de la transferencia ms sencilla, puesto que slo consta de una ranura en la que el maestro enva un dato y la direccin. Se supone que el esclavo tomar correctamente esta informacin porque no existe mecanismo alguno para comprobarlo.

- Lectura asncrona: Es similar a la del caso sncrono, pero en algunos casos se aade una ranura ms, como se indica en la figura para utilizarla en una primera contestacin del esclavo, confirmando que la direccin solicitada es correcta.

- Escritura asncrona: Ocupa dos ranuras, una en la que el maestro enva la direccin y el dato a escribir, y otra para que el esclavo conteste confirmando la terminacin de la operacin de escritura.

ETSII Dpto. Tecnologa Electrnica

Pgina: 10/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Capitulo 2.7.- CONTROL DEL BUS

Segn el control que ejercen sobre el bus los elementos a l conectados, se clasifican en maestros y esclavos. Los primeros son capaces de obtener el uso del bus, iniciando sus cielos y determinando su tipo y temporizacin. Los segundos slo realizan la transferencia de informacin, de acuerdo a los ciclos generados por los maestros. El maestro puede ser permanente o temporal. Por ejemplo, la UCP en un sistema microprocesador ser un maestro permanente, mientras que el controlador de perifrico con acceso directo a memoria, ser un maestro temporal. En un sistema multiprocesador, pueden existir varios maestros principales que se reparten el uso del bus. En estas situaciones hay que disear la lgica de asignacin para que no accedan al bus dos maestros simultneamente.

Capitulo 2.8.- LONGITUD DEL BUS

Es una de sus principales caractersticas. En principio, interesa que el bus pueda ser largo para poder conectarle todos los perifricos que se deseen, sin problemas. Sin embargo se puede afirmar, en forma general, que "a mayor longitud del bus, menor velocidad". Hay que encontrar un compromiso entre la longitud y la velocidad. La figura recoge una grfica de Borril donde se representa la mxima distancia correspondiente a buses reales, en funcin de su tipo. La recta que aparece en el dibujo define los tamaos ms adecuados para los distintos tipos.

El bus UNIBUS del PDP-11 y del VAX tiene un tamao excesivamente grande para computadores. Mientras que el IEEE-488, diseado para interconectar instrumentos de laboratorio, es insuficiente, puesto que las necesidades de espacio en estos entornos superan fcilmente los 20 m.

ETSII Dpto. Tecnologa Electrnica

Pgina: 11/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Capitulo 2.9.- JERARQUIA DE BUSES

En todo computador existe toda una amplia gama de necesidades de comunicacin, que comprende desde los elementos internos de las pastillas que contiene hasta las de los grandes mdulos o unidades en que se dividen. Se pueden establecer 6 tipos de buses, que son los siguientes: 0: Buses internos de una pastilla 1: Buses para la conexin de componentes 2: Panel posterior 3: Sistema 4: Entrada/Salida 5: Serie Buses tipo 0 Son los que utilizan internamente las pastillas de circuito integrado. El usuario no tiene acceso a ellos y slo tiene cierta importancia la anchura de los mismos, puesto que es la determinante de la capacidad de trabajo en paralelo de las pastillas correspondientes. Buses tipo 1 Corresponden a los encargados para la interconexin de los componentes de una placa o circuito impreso. Sus caractersticas ms importantes son: 1. Al estar restringidos a una placa, las dimensiones de estos buses se reducen a decenas de cm, por lo que no es necesario considerar al bus como una lnea de transmisin, ni emplear dispositivos especiales para hacer terminar el bus con su impedancia caracterstica. 2. Los valores de fan-out de los circuitos integrados son suficientes para conectarles directamente al bus, sin ayuda de circuitos de mayor poder de accionamiento o amplificadores. Solamente cuando las seales han de salir de la placa, se requiere el uso de un buffer. 3. Los buses de tipo 1 suelen ser sncronos y disponen de un nico maestro que establece la temporizacin en las transferencias. En los microprocesadores existen dos sistemas para llevar a cabo la temporizacin. Uno emplea las seales RD y WR, adems de definir su temporizacin. 4. El diseo de estos buses viene casi totalmente determinado por los circuitos VLSI empleados. Buses tipo 2 Sirven para interconectar las distintas placas de un mdulo, formando lo que se llama el panel posterior. Las dimensiones de estos buses son del orden de un metro y el nmero de seales que los componen se acercan al centenar. Ejemplos de este tipo son el Multibus de Intel, el STD y el S-100. Buses tipo 3 Interconectan diversos mdulos del computador. La longitud de este bus es del orden de 10 m, lo que obliga a tratar el bus como una lnea de transmisin, motivo por el que hay que colocar dispositivos terminales, como los que se muestran en la figura. Tambin se precisan buffers para conectar un panel posterior con otro.

ETSII Dpto. Tecnologa Electrnica

Pgina: 12/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Para evitar problemas de ruido en estos buses de gran longitud, se apantallan los cables y se incrementa la corriente de las seales. La temporizacin del bus debe tener en cuenta los tiempos de propagacin de la seales en l. Ejemplos de este tipo son el UNIBUS de DEC y el Eurobus de Ferranti. Buses tipo 4 Son los buses paralelo para la conexin de perifricos. Admiten 4 situaciones: a) Los controladores de los perifricos se conectan directamente al bus del sistema (bus tipo 3). b) Existe un bus especial de E/S, como sucede con el UNIBUS dentro de la arquitectura de los minicomputadores VAX. c) Se disea un bus reducido, derivado del bus del sistema, que permita la conexin en paralelo de una serie de perifricos especficos. d) Se emplea un bus paralelo de conexin de perifricos, de acuerdo con una norma. En este tipo de buses se puede incluir el IEEE-488, previsto para la interconexin de instrumentacin de laboratorio.

ETSII Dpto. Tecnologa Electrnica

Pgina: 13/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Buses tipo 5 Los buses serie se emplean para cubrir grandes distancias, pero soportan la menor velocidad de transmisin. No se van a considerar los enlaces con portadora. El bus serie puede ser simple o doble. El simple admite la transmisin en un solo sentido o en ambos de forma alternativa (duplex). El doble permite la transmisin en los dos sentidos simultneamente (transmisin full-duplex). Los buses serie normalizados ms difundidos son el RS-232-C y el R5-422/1 El RS-422/3 soporta comunicar distancias de hasta 1.000 m y se compone de unas normas que slo especifican el nivel elctrico, quedando los restantes niveles establecidos por otras normas o por el propio usuario. La norma RS-232-C se aplica en la conexin de terminales a modems y especifica una serie de seales lgicas, as como los mecanismos de sincronismo utilizados. Esta norma, sin embargo, est siendo muy empleada en la interconexin de equipos digitales directamente, sin modems, en cuyo caso se sigue la especificacin elctrica y mecnica de la norma, adecundose la especificacin lgica a las necesidades de cada usuario. La temporizacin bsica de la norma RS-232-C viene definida por la velocidad de transmisin, la cual puede tomar una serie de valores predefinidos, comprendidos entre 110 y 19.200 baudios. Con frecuencia se transmite la informacin en cdigos ASCII, empaquetndose los bloques de informacin a transmitir con unas cabeceras y colas, que identifican al destinatario y el tipo de informacin enviada, as como detecta posibles errores en la transferencia.

ETSII Dpto. Tecnologa Electrnica

Pgina: 14/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

En la figura se presenta la aplicacin de un bus serie que conecta varios terminales a una UCP.

Esquema de aplicacin de un bus serie en la conexin de varias UCP en forma de red local. En la red en anillo cada dispositivo tiene asociado un elemento de conexin por el que entra y sale el bus, de manera que la informacin va pasando de uno a otro elemento de conexin en forma circular.

Un ejemplo de red local es la Ethernet. Las velocidades de transmisin son del orden de 10 Mbits/s y las longitudes de unos pocos km, permitiendo la interconexin de cientos de dispositivos. Como el bus serie no dispone de seales especiales para establecer la direccin del dispositivo destino de la informacin, en el caso de conectar varios receptores a un mismo bus serie, debe arbitrarse un mecanismo de direccin que permita seleccionar al receptor deseado. La solucin consiste en empaquetar la informacin con una cabecera y una cola. La cabecera contiene una indicacin del dispositivo al que va destinada la informacin. La cola, adems de indicar el fin del mensaje, suele contener un cdigo de deteccin y/o correccin de error.

ETSII Dpto. Tecnologa Electrnica

Pgina: 15/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

La conexin de varios emisores al mismo bus es algo ms delicada, puesto que hay que evitar que dos de ellos intenten tomar el bus a la vez. Si slo hay un maestro, ste debe controlar todas las transmisiones usando un mtodo de escrutinio o polling. Si existen varios maestros, como sucede en una red local, se suele utilizar un testigo que va pasando por la red en anillo.

Capitulo 2.10.- DETECCION Y TRATAMIENTO DE ERRORES

Un buen bus debe ser capaz de detectar y tratar de corregir los errores ms corrientes que se pueden producir, entre los que se encuentran los siguientes: a) Intento de acceso a una posicin de memoria no existente. b) Intento de escritura en una posicin protegida. c) Intento de ejecucin de instrucciones crticas, como pueden ser HALT o RESET. d) Bloqueo del sistema (dead lock) e) Error en la transmisin por ruido u otras causas.

Capitulo 2.11.- La norma de conexin RS-232-C

El modelo de conexin RS-232-C describe la forma de conectar un terminal a un modem, para la transmisin de datos en serie. La norma RS-232-C proviene de la ElA RS-232, que fue propuesta en 1969 por la ElA (Asociacin de Industrias Electrnicas). Aunque la norma se estableci para la conexin de equipos informticos (Equipos Terminales de Datos o DTE) a modems (Equipos de Comunicacin de Datos o DCE).

La realidad es que se est empleando masivamente para interconectar equipos informticos entre s, sin la inclusin del modem. Por este motivo, no se puede aplicar directamente la norma, y la interpretacin que se da a sus diferentes seales, puede diferir de un fabricante a otro. Esta norma est especialmente difundida a nivel de microcomputadores.

ETSII Dpto. Tecnologa Electrnica

Pgina: 16/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

ESPECIFICACIONES GENERALES
Se pueden dividir en los tres siguientes apartados. Especificacin elctrica En la figura se muestran los circuitos equivalentes de emisores y receptores, que se aplican a todas las seales que componen la norma.

Las seales estn dadas en tensin y comprenden los siguientes valores: a) + 15 V a + 3 V de seal, se considera como un nivel bajo b) - 15 V a - 3 V de seal, se considera como un nivel alto.

Especificacin lgica La norma RS-232-C contempla 25 seales de las que se suelen emplear menos de 10. Las ms importantes son: Pata 2: Transmisin de datos de DTE a DCE Pata 3: Transmisin de datos de DCE a DTE Pata 20. DTR el equipo DTE est en estado operativo Pata 6: DSR el equipo DCE est en estado operativo Pata 4: RTS peticin de DTE para iniciar el envo. Pata 5: CTS DCE est dispuesto a recibir. Pata 8: DCD el DCE detecta portadora Pata 7: Masa Pata 1: Tierra de proteccin

ETSII Dpto. Tecnologa Electrnica

Pgina: 17/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

Dado que esta norma se aplica para interconectar equipos directamente, el asignar a stos el tipo DTE o DCE es totalmente arbitrario, lo que puede ocasionar problemas a la hora de conectar equipos de diferentes fabricantes. Especificacin mecnica Esta norma no establece especificaciones mecnicas, pero lo ms habitual es usar conectores del tipo DB-25, que constan de 25 patitas, repartidas de la forma que indica la figura.

El conexionado puede realizarse con cable plano, hilos trenzados o cable coaxial, segn la distancia entre emisor y receptor

ETSII Dpto. Tecnologa Electrnica

Pgina: 18/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

METODO DE TRANSMISION
El mtodo de transmisin es el que define la transferencia elemental del bus serie. Aunque el mtodo de transmisin no forma parte de la norma RS-232-C, generalmente se emplea el tipo asncrono con formato start/stop. El envo se hace por bytes individuales, de acuerdo con el formato que aparece en la figura. Adems, la informacin se suele codificar en ASCII.

Como se refleja en la figura, la lnea de comunicacin est, normalmente, en estado 1, emplendose su paso a 0 (flanco descendente), como seal START o de aviso de comienzo del envo de un byte. Seguidamente vienen los bits de datos, que pueden ser de 5 a 8, aunque lo ms frecuente es que sean 7 u 8. A continuacin viene un bit de paridad, que es opcional y, finalmente, uno o dos bits de STOP que avisan el fin del byte. Si se desea enviar otro byte, se repite el proceso y, en caso contrario, queda la lnea con nivel 1. La informacin no se codifica para la transmisin, siendo el estado 0 o 1 de la lnea, el valor directo de cada bit. Este hecho obliga a que el receptor est sincronizado con la seal recibida, lo que se realiza con el flanco descendente del bit de START. Para elevadas velocidades de transmisin se usa el modo sncrono, cuyo formato se representa en la figura.

Est formado por uno o dos bytes de sincronismo (en el caso del cdigo ASCII este byte es 0010110), seguidos por los bytes de datos. La transmisin debe ser continua, por lo que el emisor deber intercalar, automticamente, bytes de sincronismo cuando sean necesarios. El receptor ha de autosincronizarse con la cadena de bits que recibe.

ETSII Dpto. Tecnologa Electrnica

Pgina: 19/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

PROTOCOLO DE COMUNICACION
Es el que establece la sincronizacin a nivel de transferencia de bloques de informacin. S emplean dos tcnicas: protocolo por seales y protocolo por cdigos. Protocolo por seales En este protocolo se utilizan algunas seales de la norma RS-232-C para que los dispositivos indiquen si pueden o no recibir informacin. La pareja de seales DTR/DSR, o bien, RTS/CTS se suelen emplear con este fin. En este caso, la seal DTR o RTS indica que el dispositivo DTE est conectado o dispuesto, mientras que la seal DSR o CTS indica que lo est el DCE. Protocolo por cdigos Se emplean diversas tcnicas basadas en cdigos. Una de ellas usa los cdigos XON (carcter DC3 en ASCI 1) y XOFF (carcter DC1 en ASCII) para que el receptor indique si puede recibir informacin. El proceso es el siguiente: En principio se supone que el receptor est en disposicin de recibir informacin, por lo que el emisor comienza a enviarla. Si el receptor se aproxima a la saturacin de su memoria de recepcin, enva un XOFF para detener la transmisin. Una vez que ha vaciado su memoria, enva un XON para que el emisor reanude el envo de informacin. Otro protocolo por cdigos muy emplearlo es el que utiliza los caracteres ASCII ETX y ACK. Suponiendo que est disponible el receptor, el emisor inicia la transmisin enviando una lnea de informacin, que finaliza con el cdigo ETX. Una vez que el receptor ha asimilado la lnea y est en disposicin de recibir ms informacin, enva el cdigo ASCII ACK, con el que informa al emisor de su situacin. La mxima longitud de las lneas de informacin es de 80 a 132 bytes.

DISEO DE UN INTERFAZ RS-232-C

Gracias a los circuitos integrados VILSI disponibles, el diseo de un interfaz RS232-C es muy sencillo. En concreto, se puede usar una pastilla denominada 8251 USART (Universal Synchronous/Asynchronous Receiver/Transmiter), que realiza todas las operaciones necesarias para serializar la informacin enviada y transformar en paralelo la que recibe. Tambin genera las formas de onda correspondientes a la velocidad de transmisin seleccionada y la que sincroniza la recepcin. En la figura se muestra el diseo de una comunicacin doble, en la que se usan las seales CTS, RTS, DTR y DSR para indicar el estado de los equipos conectados. Los relojes de transmisin y recepcin se derivan del reloj principal del microprocesador (que se ha supuesto funciona a 3,072 MHz), mediante un divisor por 10. Si, adems, se programa al USART para que divida por 64 esta frecuencia, se obtiene una velocidad de transmisin y recepcin de 4.800 baudios. Las pastillas 1488 y 1489 de la figura realizan la recepcin y adaptacin de las lneas de transmisin, de acuerdo con la norma RS-232-C, puesto que la USART trabaja con niveles TTL (0 y 5 V) diferentes.

ETSII Dpto. Tecnologa Electrnica

Pgina: 20/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

ETSII Dpto. Tecnologa Electrnica

Pgina: 21/ 22

MSA

Sistemas de Multiprocesamiento

BUSES

IEEE-488, S-100 y CAMAC

La siguiente tabla de caractersticas mecnicas y elctricas de los buses 1EJEE-488, S-100 y CAMAC.

ETSII Dpto. Tecnologa Electrnica

Pgina: 22/ 22

MSA