Académique Documents
Professionnel Documents
Culture Documents
LABORATORIO NRO. 03
NOTA
TEMA:
ALUMNO:
GRUPO:
CODIGO:
Lunes: 2:00 pm 3:00pm
1 OBJETIVO
Disear, minimizar e implementar circuitos lgicos aplicando los teoremas del Algebra de Boole y el
mtodo de simplificacin de los Mapas de Karnaugh.
Simular y comprobar la equivalencia de algunos circuitos lgico con el apoyo del simulador PROTEUS
ISIS.
2 INFORME PREVIO
Investigar y completar los cuadros resumen de la hojas de especificaciones tcnicas de los siguientes
circuitos integrados: 74LS00, 74LS02, 74LS04, 74LS08, 74LS10, 74LS11, 74LS32, 74LS86.
Condiciones de operacin recomendados:
Smbolo
Parmetro
VCC
Voltaje de suministro
VIH
VIL
IOH
IOL
TA
Mnimo
Nominal
Mximo
Unidad
Mnimo
Tpico
Mximo
Unidad
Caractersticas elctricas:
Smbolo
Parmetro
Condiciones
VOH
Voltaje de
salida en alto
nivel
VCC=mn, IOH=mx,
VIL=mx.
VOL
Voltaje de
salida en bajo
nivel
VCC=mn, IOL=mx,
VIH=mn.
VCC=mn, IOL=4 mA
Semestre 2013 - I
Pgina 1 de 9
3 MATERIALES REQUERIDOS
4 INFORMACIN TERICA
El alumno deber revisar la informacin referente a:
5 DESARROLLO DE LA PRCTICA
5.1 MINIMIZACIN EL CIRCUITO LGICO FA
Semestre 2013 - I
Pgina 2 de 9
Para la simulacin, manipular los controles de estado lgico correspondientes a las variables binarias
(X, Y, Z) y anotar en la tabla, el estado lgico de las funciones lgicas S y C, representados por los
probadores lgicos.
Variables de
Entrada
X
Y
Z
0
0
0
Salida
C
Complete la tabla, con los trminos algebraicos que corresponde, tal que permita representar las
funciones S y C mediante las siguientes formas cannicas: Suma de productos y Producto de sumas.
Represente algebraicamente las funciones S y C tal como se requiere:
C(x,y,z) = ( , , , ) = ..........................................................................................................................
C(x,y,z) = ( , , , ) = ..........................................................................................................................
S(x,y,z) = ( , , , ) = ..........................................................................................................................
S(x,y,z) = ( , , , ) = ..........................................................................................................................
Partiendo de la forma cannica Suma de productos, minimizar cada una de las expresiones
haciendo uso de los teoremas de Algebra de Boole.
S(x,y,z) = ....................................................................................................................................................
S(x,y,z) = ....................................................................................................................................................
S(x,y,z) = ....................................................................................................................................................
C(x,y,z) = ....................................................................................................................................................
C(x,y,z) = ....................................................................................................................................................
Con los datos de la tabla desarrollada, represente las funciones S y C en el mapa de Karnaugh.
Semestre 2013 - I
Pgina 3 de 9
Para la funcin S:
Para la funcin C:
YZ
X
YZ
00
01
11
10
00
01
11
10
En el recuadro siguiente, dibuje el circuito lgico que representa la solucin a las funciones lgicas S y
C mejor optimizadas.
Observaciones
Semestre 2013 - I
Pgina 4 de 9
Para la simulacin, manipular los controles de estado lgico correspondientes a las variables binarias
(X, Y, Z) y anotar en la tabla, el estado lgico de las funciones lgicas R y D, representados por los
probadores lgicos.
Variables de
Entrada
X
Y
Z
0
0
0
Salida
R
Complete la tabla, con los trminos algebraicos que corresponde, tal que permita representar las
funciones R y D mediante las siguientes formas cannicas: Suma de productos y Producto de sumas.
Represente algebraicamente las funciones R y D tal como se requiere:
R(x,y,z) = ( , , , ) = ..........................................................................................................................
Semestre 2013 - I
Pgina 5 de 9
R(x,y,z) = ( , , , ) = ..........................................................................................................................
D(x,y,z) = ( , , , ) = ..........................................................................................................................
D(x,y,z) = ( , , , ) = ..........................................................................................................................
Partiendo de la forma cannica Producto de sumas, minimizar cada una de las expresiones
haciendo uso de los teoremas de Algebra de Boole.
R(x,y,z) = ....................................................................................................................................................
R(x,y,z) = ....................................................................................................................................................
R(x,y,z) = ....................................................................................................................................................
D(x,y,z) = ....................................................................................................................................................
D(x,y,z) = ....................................................................................................................................................
Con los datos de la tabla desarrollada, represente las funciones R y D en el mapa de Karnaugh.
Para la funcin R:
Para la funcin D:
YZ
X
YZ
00
01
11
10
00
01
11
10
En el recuadro siguiente, dibuje el circuito lgico que representa la solucin a las funciones lgicas R y
D mejor optimizadas.
Semestre 2013 - I
Pgina 6 de 9
Observaciones
Sean las variables binarias de dos bits: A y B (A=A1 A0 y B=B1 B0). Completar el diseo determinando la
expresin algebraica minimizada de F1, F2 y F3.
Ejemplo: para comparar los bits X y Y:
X
F1(X < Y)
F2(X = Y)
F3(X > Y)
(X < Y) : F1 =
(X = Y) : F2 =
(X > Y) : F3 =
Entonces, utilizando el ejemplo, completar la expresin algebraica para comparar los nmeros A y B.
A < B: F1 = (A1 < B1) + (A1 = B1).(A0 < B0)
A = B: F2 = (A1 = B1).(A0 = B0)
A > B: F3 = (A1 > B1) + (A1 = B1).(A0 > B0)
F1 = .....................................................................................................................................
F1 = .....................................................................................................................................
Ing. Christian Lezama Cuellar
Semestre 2013 - I
Pgina 7 de 9
F2 = .....................................................................................................................................
F2 = .....................................................................................................................................
F3 = .....................................................................................................................................
F3 = .....................................................................................................................................
En el recuadro siguiente, dibujar el circuito lgico que representa la solucin a cada una de las
funciones minimizadas.
Implementar en el PROTEUS Isis, el esquema anterior tal que permita mostrar los resultados de las
comparaciones: LEDF1=ON si (A<B), LEDF2=ON si (A=B) y LEDF3=ON si (A<B).
Durante la simulacin, manipular los controles de estado lgico (A1, A0, B1, B0) y anotar en la
siguiente tabla el resultado mostrado por los LEDs.
Nmeros a Compara
Resultado de la Comparacin
A1
A0
B1
B0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
LEDF1
Semestre 2013 - I
LEDF2
LEDF3
Pgina 8 de 9
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
Observaciones
6 CONCLUSIONES
7 BIBLIOGRAFA
8 ANEXO
Ubicacin de componentes en la ventana Pick Devices
Dispositivo
Librera
Sub-categora
Categora
ACTIVE
ACTIVE
74LS
ACTIVE
ACTIVE
Gates
Gates
Gates and Inverters
Logic Stimuli
Logic Probes
Simulator Primitives
Simulator Primitives
TTL 74LS series
Debugging Tools
Debugging Tools
Semestre 2013 - I
Pgina 9 de 9