Vous êtes sur la page 1sur 5

.

CIRCUITOS DE POLARIZACIN DE TRANSISTORES JFET

RESUMEN:En este trabajo se estudiaron tres


configuraciones diferentes de circuitos de polarizacin de transistores JFET. Adems, se encontraron las

debe utilizar el potenciometro, una vez que se tiene el valor deseado de VGS se procede a medir la tensin en RD as una vez aplicada la ley de Ohm sobre esta resistencia se obtiene el valor de IDSS. Ya con el valor de IDSS, se debe encontrar Vp, para esto se varia VGS hasta que la tensin en RD sea aproximadamente 1 mV, una vez hecho esto, se considera al valor en que qued VGS como el Vp del transistor. Los resultados se resumen en la tabla 1:

curvas de transferencias y los puntos de operacin por medio del mtodo grfico y su debida medicin directa para comparar la teora con la experimentacin, para ello se utiliz el JFET 2N4416.
PALABRAS CLAVE: Polarizacin fija, polarizacin automtica, polarizacin por divisor de tensin, curva de transferencia.

Tabla 1. Valores caractersticos del JFET a diferentes valores de VGS con RD=998.

1 INTRODUCCIN
Este experimento tena como objetivo principal analizar los circuitos de polarizacin fija, automtica y por divisor de tensin para el transistor JFET el cual en teoria se comporta de manera similar al BJT, solamente cambiando los parametros Ic por Id, Vcc por Vdd y finalmente VCE por VDS. Se encontraron las rectas de carga y las curvas de caractersticas ID-VGS para determinar los puntos de operacin Q que posea el transistor en sus deferentes configuraciones.

VGS(V) 0 -2,48

VRD 10,882 V 1 mV

IDSS (mA) 9,02 -

VP(V) -2,48

Aplicando ahora la ecuacin de Shockley : ( ) (1)

Con los resultados de la tabla 1 se procede a obtener la grafica de la figura 2.

2 PROCEDIMIENTO
2.1. CIRCUITO DE POLARIZACIN FIJA

Se construye el circuito de la figura 1 para as obtener los parametros de IDSS y VP , esto se logra implementando la configuracin de la figura 1.

Figura 2. Grfico de polarizacin fija. Finalmente, logrando que VGS tenga un valor de -1 V, se procede a obtener ID, en la tabla 2 se presenta la comparacin del ID medido y el calculado por la curva. Tabla 2. Valor de IDcalculado y medido con VGS = -1 V. Una vez contruido el circuito se procede a encontrar el valor de IDSS para esto se procede a hacer que el valor de VGS sea cercano a 0 V, para esto se

Figura 1. Circuito de polarizacin fija.

IDcalculado (mA)

IDmedido (mA)

Error(%)

. 2,85 11,21

3,21

2.2. CIRCUITO AUTOMTICA

DE

POLARIZACIN

Se procede a contruir la polarizacin mostrada en la figura 3, en esta nueva configuracin, al agregar a RS , la magnitud de la tensin VGS se define queda definida como el producto de ID y RS. Figura 4. Grfico de auto-polarizacin. A partir de la curva se obtiene que: IDQ = 1,30mA VGSQ = -1,54 V

Finalmente al igual que en la configuracin anterior, se procede a medir los mismos parametros para tener un punto de comparacin, los resultados obtenidos se pueden ver en la tabla 3:

Tabla 3. Voltajes de auto-polarizacin. Figura 3. Circuito de auto-polarizacin.

VGS
Los valores medidos de las resistencias fueron RD=980 y RS=1175. De la relacin: (2)

VD VG VDS

Calculado (V) Medido (V) % Error -1,60 3,90 -1,54 14,18 3,31 13,726 0 12,20 0 13,26 0 8,68

Despejando ID se obtiene: (3) La misma representa la forma y = mx + b, donde b=0, tomando la primera derivada de la expresin, se puede obtener la pendiente de la recta, la misma es la transconductancia del transistor. (4) La figura 4 representa graficamente a la ecuacin (2):

2.3. CIRCUITO DE POLARIZACIN POR DIVISOR DE TENSIN


La ultima configuracin en implementarse es la de divisor de tensin, en la figura 5 puede observarse el circuito que se contruy, en este tipo de configuracin, aplicando el divisor de tensin en el nodo de la compuerta se obtiene que: (5) Ahora, aplicando LVK: (6)

.
Tabla 4. Resultados obtenidos con divisor de voltaje.

VGS VD VS VDS

Valor calculado (V) -0,89 11,374 4,3475 7,0265

Valor medido (V) -0,85 11,40 4,35 7,05

% Error 4,49 0,23 0,06 0,33

3 ANLISIS DE RESULTADOS
Figura 5. Circuito de polarizacin por divisin de tensin. Haciendo un analisis cualitativo respecto a los porcentajes de error obtenidos, es evidente que la configuracin mas estable es la que viene dada por el divisor de tensin, en la cual se obtienen porcentajes por debajo del 5%, con respecto a las otras configuraciones, la polarizacin fija muestra el mayor porcentaje de error, todo esto es bastanete similar al caso del BJT en el que la configuracin de divisor de tensin muestra ser la menos suceptible a cambios de entre otros parametros. La configuracion de divisor de tensin es mas estable debido a las ecuaciones que la describen, es decir, si se compara la ecuacin de Shockley con la ecuacin (6), es evidente notar que la ecuacin (6) representa algo mas lineal y proporcional que lo descrito por la ecuacin (1). En cuanto a las curvas de carga, puede notarse que las ecuaciones lineales (2) y (6) son mucho mas sencillas de trabajar ya que solo representan rectras, incluso, la ecuacin (2) representa una recta centrada en el origen lo cual es bastante sencillo de manejar.

Se procede a medir experimentalmente los valores de los elementos resistivos, se obtiene que: R1= 9,94K R2=2,98K RD=980 RS=1175 Utilizando los valores ya obtenidos de Vp y de IDSS con la ecuacin (6), se obtiene la recta de carga de la figura 6:

Figura 6. Curva caracterstica del JFET y recta de carga para la configuracin de voltaje-divider-bias. Donde: IDQ = 3,7mA VGSQ = -0,89 V Al igual que con las otras configuraciones se procede a obtener los paramatros experimentalmente para obtener un punto de comparacin, estos datos se resumen en la tabla 4:

4 CONCLUSIONES
Se lograron obtener las curvas de carga para las configuraciones propuestas Se demostr que la curva de carga para la configuracin de autopolarizado representa la mas sencilla de obtener ya que es una linea que interseca el eje y en cero. Al igual que con el BJT, se demostr que para el FET, la configuracin de divisor de tensin se muestra como la mas estable. Se demostr que la estabilidad de la cinfiguracin de divisor de tensin se debe a la linealidad de su relacin VGS-ID

5 REFERENCIAS
[1] Robert L. Boylestad Louis Nashelsky, Electrnica: teora de circuitos, 8th. ed., Pearson Prentice Hall, NJ, 2003. [2] Sedra, A. & Smith, K. Circuitos Microelectrnicos, 5ta ed,McGraw-Hill, Mexico, 2006.