Vous êtes sur la page 1sur 8

SBS

Un SBS o Interruptor Bilateral de Silicio , por sus siglas en ingls (Silicon Bilateral Switch) es un tiristor del tipo bidireccional, que est compuesto por dos tiristores unidireccionales o SUS conectados en antiparalelo. Al igual que los tiristores UJT, PUT y SUS, el SBS es utilizado en circuitos osciladores de rela aci!n para el control de disparo de dispositi"os que entregan potencia elctrica a una carga, como los S#$ y los T$%A#& la di'erencia consiste en que pueden dispararse tanto en el semiciclo positi"o como en el negati"o de una 'uente de "olta e de corriente alterna, debido a que pueden polarizarse directa e in"ersamente.

S(mbolo esquemtico de un SBS

)odelos comerciantes de SBS

#aracter(sticas
#omo casi todos los 'amiliares de los tiristores, el SBS cuenta con tres cone*iones+ la compuerta ,-., el nodo o terminal / ,A/ o T/. y el nodo o terminal 0 ,A0 o T0.. Una caracter(stica muy especial de este dispositi"o es que no es una "ersi!n modi'icada de un diodo con sus capas 1P1P, sino ms bien est compuesto internamente por transistores, diodos 2ener y resistencias internas, y que adems "ienen 'abricados como circuitos integrados. Adems un SBS es ms estable trmicamente, ms simtrico y tiene menos dispersi!n de lote que un diac. 3a di'usi!n de lote de SBS es menor a 4./ 5. 6sto signi'ica que la di'erencia en 5B7 entre todos los SBS en un lote es menor que 4./ 5. 6n contraste, la di'usi!n de lote entre los diacs es de casi 8 5.

#ur"a #aracter(stica de 5olta e9#orriente

Un SBS puede dispararse con la compuerta conectada o desconectada& esta terminal solamente proporciona mayor 'le*ibilidad en el disparo y por tanto altera sus caracter(sticas de "olta e9corriente. Si se comparara esta cur"a caracter(stica con la de un :%A#, se podr(a obser"ar que son muy similares& sin embargo, la cur"a del SBS tiene una regi!n de resistencia negati"a ms pronunciada, lo que signi'ica que su ca(da de "olta e es muc;o ms drstica despus de llegar a su estado de conducci!n. Usualmente, el "olta e de ruptura de un SBS se encuentra entre los < y = "oltios, cuyo "olta e es muc;o menor que el de un :%A#.

3a cur"a caracter(stica de la 'igura es para la Terminal de compuerta del SBS desconectado. 3a Terminal de compuerta se puede utilizar para alterar el comportamiento bsico de corriente9"olta e de un SBS, como lo "eremos en bre"e. Sin embargo, el SBS es muy >til aun sin su Terminal de compuerta, precisamente gracias al rompimiento de acci!n instantnea de A0 a A/.

Para usar un SBS sin su Terminal de compuerta, se podr(a instalar en el lugar del diac de la 'igura. :ebido al 5B7 ms ba o del SBS, los componentes temporizadores de $# tendr(an que incrementar su "alor. ?uiz se est preguntando por qu querr(amos usar un SBS en este circuito de control en lugar de un diac. Bien, en trminos generales, el SBS es un dispositi"o superior comparado con el diac.

Uso de la compuerta del SBS para modificar la curva caracterstica de un SBS


3a compuerta de un SBS es usada para alterar el comportamiento mostrado en la cur"a caracter(stica 5olta e9#orriente& por e emplo, si un diodo zener se conecta entre - y A/, como se muestra en la 'igura, el "olta e de rompimiento directo ,@5B7. cambia a apro*imadamente al "alor de 52 del diodo zener. #on un diodo zener de A.A 5 conectado, @5B7 ser(a igual a A.A 5 @ 4.B 5 ,e*iste una uni!n pn interna.. 6sto producir(a @ 5B7 C A.=5. 6l "olta e de rompimiento in"erso no se "er(a a'ectado y permanecer(a en 9D 5. 6l nue"o comportamiento de corriente9"olta e ser(a como el dibu ado en la 'igura B9<,b.. 6ste comportamiento ser(a >til si se desearan tener di'erentes ngulos de retardo de disparo para los medios ciclos positi"os y negati"os ,lo que ser(a poco usual..

Eliminacin del destello de trlac (histresis) Con un SBS en compuerta.

Una de las me ores caracter(sticas del uso de un SBS en compuerta para el control de disparo de un triac es que puede eliminar la ;istresis o el e'ecto destello. Perm(tanos primer delimitar el problema del destello. $e'irase nue"amente a la 'igura. Suponga que $0 est a ustado de 'orma que e no podr cargarse

completamente ;asta A0 5 en cualquier direcci!n. 6n este caso, el diac nunca se disparar(a, y la carga estar(a desacti"ada por completo. Si la carga 'uera una carga de iluminaci!n, no alumbrar(a en absoluto. :ado que # nunca descarga nada de su carga acumulada, siempre comienza un nue"o medio ciclo con una carga residual de polaridad opuesta. 6s decir, cuando comienza un medio ciclo positi"o de alimentaci!n de ca, la carga inicial sobre # es negati"a en la parte superior y positi"a en la in'erior, esta carga es el remanente del medio ciclo negati"o pre"io. :el mismo modo, cuando un medio ciclo negati"o de la l(nea de

alimentaci!n de ca comienza, la carga inicial en # es positi"a en la parte superior y negati"a en la in'erior, remanente del medio ciclo positi"o anterior. 6l e'ecto de esta carga inicial es ;acer di'icultar que el capacitor se cargue ;asta el "olta e de rompimiento del diac. A;ora suponga que disminuimos lentamente $0 ;asta que el capacitor apenas pueda cargarse a 5B7 del diac. Asuma que el primer rompimiento ocurre en el medio ciclo positi"o ,tiene e*actamente tantas probabilidades de que ocurra en el medio ciclo negati"o como en el positi"o.. #uando el diac cae en rompimiento, descarga parte de la carga @ que se ;a acumulado en la placa superior de #. 3a ruta de descarga "a de - al circuito )T/ del triac. :urante el medio ciclo positi"o restante, no se carga ms #, debido a que el triac coloca entero de disparo cuando se enciende. Por tanto, cuando ese medio ciclo positi"o 'inaliza y el siguiente medio ciclo negati"o comienza, la carga @ inicial en la parte superior de # ser menor que la que e*isti! para los medios ciclos negati"os pre"ios. 6l capacitor tiene una E"enta aE esta "ez, al intentar cargarse a F5B7. :ebido a esta "enta a inicial, # alcanzar a 95B7 muc;o ms temprano en el medio ciclo negati"o que cuando alcanz! @5B7 en el medio ciclo positi"o anterior. Adems, dado que # perder algo de carga 9 en su placa superior cuando el diac caiga en rompimiento durante el medio ciclo negati"o, comenzar el siguiente medio ciclo positi"o con menos carga inicial que nunca Antes. Por tanto, se disparar muc;o ms temprano en el siguiente medio ciclo positi"o que cuando se dispar! en el primer medio ciclo positi"o. 6l resultado general de este 'en!meno es ste+ usted puede a ustar $0 para apenas disparar el triac, esperndose obtener una luz muy tenue de las lmparas, pero tan pronto como el primer disparo ocurre, todos los disparos subsecuentes se presentarn muc;o antes en el medio ciclo. Ser imposible a ustar con sua"idad desde la condici!n completamente apagada a la condici!n resplandeciente9tenue. 6n lugar de ello las lmparas EdestellarnE. 3o que se puede ;acer, es que una "ez que las lmparas se ;an encendido podr a ustar la resistencia $0 de "uelta a un "alor ms alto para retardar el rompimiento del diac ;asta ms tarde en el medio ciclo. 6n otras palabras, se debe girar el potenci!metro en la direcci!n de origen con el 'in de crear una luz muy tenue. Usted puede demostrar esto con casi cualquier reductor comercial de luz en su casa. A menos que sea uno de muy buena calidad, e*;ibir un destello y una subsiguiente reducci!n de luz al tiempo en que la perilla se gira de regreso. 3o que tenemos aqu( es una situaci!n en la que un solo "alor determinado de resistencia $0 puede ocasionar dos resultados de circuito completamente di'erentes, seg>n la direcci!n con la que $0 est cambiando. 6ste 'en!meno ocurre muy a menudo en el campo de la electr!nica y, de ;ec;o, en toda la naturaleza. Su nombre genrico es ;istresis. 6l destello de un triac es un e emplo espec('ico de ;istresis. 3a ;istresis del triac se puede eliminar casi por completo con el circuito de la 'igura B9D,a.. Para entender c!mo 'unciona, debemos in"estigar la acci!n de un SBS cuando una cantidad pequeGa de corriente 'luye en su Terminal de compuerta. $em(tase a la 'igura B9D,b. y ,c.. 3a 'igura B9D,b. muestra un resistor $ insertado en la terminal de compuerta de un SBS y una cierta cantidad de corriente, l-, 'luyendo de A0 a -. 6sto implica que el "olta e aplicado al resistor de compuerta es negati"o en relaci!n con A0. Si una pequeGa corriente de compuerta 'luye entre A0 y -, la caracter(stica de rompimiento directo es modi'icada drsticamente. 6l "olta e @5B7 cae a cerca de / 5. como se muestra en la 'igura B.D,c..

6sto signi'ica que el SBS caer en rompimiento tan pronto como el "olta e de A0 a A / alcance / 5. #omo muestra la cur"a, 95B7 no se "e a'ectado por la comente de compuerta de A0 a -. A;ora obser"e la 'igura B9D,a.. Suponga que $0 se establece de manera que el "olta e del capacitor no puede alcanzar H D 5 para ;acer que SBS rompa. 6l triac no disparar, y la luz se e*tinguir. :urante el medio ciclo positi"o, # se cargar con signo positi"o en la parte superior y negati"o en la in'erior. A;ora "eamos qu pasa al completar la alimentaci!n ca el medio ciclo positi"o y apro*imarse a 7 5. #uando la l(nea superior de alimentaci!n se cerca de cero en relaci!n con la l(nea in'erior, signi'icar que la parte superior de $A est cerca de cero "olts en relaci!n a la parte in'erior de #. Sin embargo, la parte superior de # es positi"a en relaci!n con la parte in'erior de # en este momento debido a la carga del capacitor. Por tanto, e*iste un "olta e impreso entre A0 y la parte superior de $A& este "olta e es de signo positi"o en A0 y negati"o en la parte superior de $A .Iste polariza directamente al diodo :/ y ocasiona que una pequeGa cantidad de comente de compuerta SBS 'luya. 3a ruta de 'lu o es ;acia dentro de SBS en A0, 'uera del SBS en -. a tra"s de :/ y a tra"s de $A. #on esta pequeGa lg incluso un "olta e directo muy ba o de A0 a A/ ;ar entrar en rompimiento al SBS, como lo muestra la 'igura B9D, c.. 6*iste un pequeGo "olta e directo entre A0 y A/en este momento, es decir, el "olta e de capacitor. 6n tanto ste sea mayor a apro*imadamente / "olt, el SBS caer en rompimiento. #uando lo ;aga, "aciar la carga del capacitor a tra"s de $8. Por tanto, el medio ciclo negati"o de la alimentaci!n ca inicia con el capacitor prcticamente descargado en su totalidad. 6l resultado ser que el capacitor inicia su carga con la misma carga inicial ,cerca de cero. sin importar si el triac est disparando o no. Por consiguiente. 3a ;istresis del triac se elimina.

5enta as
Adems de su ca(da de "olta e ms drstica debido a su regi!n de resistencia negati"a, lo cual permite una conmutaci!n ms rpida, el SBS es muc;o ms estable trmicamente y ms simtrico que su 'amiliar cercano, el :%A#.

Estabilidad trmica 6sto signi'ica que ante incrementos de temperatura, el SBS mantiene un "olta e muy estable& de acuerdo con la ;o a de especi'icaciones de la compaG(a P7J6$6K, / el modelo BS4D:9T//0 cuenta con un coe'iciente de temperatura de 4.4/LMN#. 6n otras palabras, por cada grado cent(grado que "ar(e la temperatura del dispositi"o, su "olta e de ruptura cambiar en un 4.4/L, con"irtindolo en un dispositi"o muy estable trmicamente ;ablando.

Simetra #uando se menciona que el SBS es simtrico, es porque los "olta es de ruptura en los semiciclos positi"os y negati"os son iguales o casi iguales. 6sto se puede "eri'icar en la seGal de salida de un SBS+ sus ngulos de disparo en los dos semiciclos son prcticamente iguales.

#ircuitos de :isparo
3os siguientes circuitos son utilizados para el control del disparo de un SBS. 6n el primero, con la selecci!n adecuada de dos resistencias se puede regular la corriente que circula por la compuerta del SBS y por lo tanto permite a ustar su ngulo de disparo y la potencia entregada a una carga cualquiera. 1!tese que los ngulos de disparo en los dos semiciclos son iguales. 6n el segundo y tercer circuito se controla indirectamente la potencia entregada a la carga, al controlar directamente el disparo de un S#$ y T$%A#, respecti"amente. :ependiendo de los "alores de resistencias y capacitancias seleccionados, as( mismo ser el tiempo de carga y descarga del condensador ,constante $#.& al cargarse el condensador ;asta un "olta e determinado, el SBS se disparar y le entregar pulsos de "olta e al S#$ o T$%A# para que se disparen y le entreguen la potencia a la carga. 6l segundo circuito es com>nmente utilizado para el control de motores :#, mientras que el tercero es 'recuentemente usado para control de iluminaci!n ,luces. y calentadores elctricos.

#ontrol de potencia de una carga con un SBS. SeGal de salida del SBS.

#ircuito de control de disparo de un SBS para el disparo de un S#$.

#ircuito de control de disparo de un SBS para el disparo de un T$%A#.

E!E"#$% Suponga que se requiere una resistencia $0 de O444 P s!lo para apenas ocasionar que el diac caiga en rompimiento. ,a. Si la resistencia $0 es B444 P y la reducimos a O40O P Qse crear alguna luzR ,b. Si la resistencia $0 es 8<44 P y la incrementamos a O40O P, Qse crear alguna luzR ,c. Q?u palabra utilizar(a para resumir este comportamientoR

Solucin ,a. #uando $0 C B444 P, el diac no caer en rompimiento debido a que $0 debe declinar todo el recorrido a O444 P para apenas ocasionar el rompimiento. Si entonces reducimos $0 a O40O P, la resistencia sigue siendo demasiado alta para permitir el rompimiento del diac, de 'orma que el triac no est disparando y no se crea ninguna luz.

,b. Si $0 es 8<44 P, ste es menor que la resistencia que apenas causa el rompimiento, as( que el diac caer en rompimiento y disparar el triac y las lmparas resplandecern. Si ele"amos la resistencia a O40O P, el diac seguir en rompimiento debido a que a;ora el capacitor siempre comienza a cargarse con una carga opuesta ms pequeGa en sus placas de la que ten(a en la parte ,a.. 3a carga ms pequeGa resulta del ;ec;o del capacitor parcialmente descargado en el medio ciclo precedente. #on el diac en rompimiento, el triac estar disparando y las lmparas estarn emitiendo un poco de luz. ,c. 6l ;ec;o de que O40O P pro"eniente de arriba ,de B444 P. no originara luz alguna, y en cambio que O40O P pro"eniente de aba o ,de 8<44 P. originara algo de luz, signi'ica que un "alor de resistencia dado causa dos resultados completamente di'erentes, seg>n la direcci!n del en'oque. Por tanto, podemos decir que este comportamiento denota ;istresis.