Académique Documents
Professionnel Documents
Culture Documents
SISTEMAS DIGITALES
REA DE EET
Pgina 1 de 44
Confeccionado por:
Ricardo Muoz Toledo
Docente Inacap
Derechos Reservados
Titular del Derecho: INACAP
N de inscripcin en el Registro de Propiedad Intelectual # ___ . ____ de fecha ___-___-___.
INACAP 2002.
Pgina 2 de 44
NDICE
Sistemas Numricos .......................................................................................................................................................... 7
Sistema decimal............................................................................................................................................................. 7
Notacin posicional ....................................................................................................................................................... 7
Sistema binario .............................................................................................................................................................. 7
Conjuntos de bits ....................................................................................................................................................... 8
Dgitos ms y menos significativos ........................................................................................................................... 8
Sistema hexadecimal ..................................................................................................................................................... 8
Conversin de bases ...................................................................................................................................................... 8
Conversin de un entero decimal a binario ............................................................................................................... 8
Conversin de decimal a hexadecimal ...................................................................................................................... 9
Conversin de binario a decimal ............................................................................................................................... 9
Conversin de hexadecimal a decimal ...................................................................................................................... 9
Conversin de hexadecimal a binario...................................................................................................................... 10
Conversin de binario a hexadecimal...................................................................................................................... 10
lgebra de Boole............................................................................................................................................................. 11
Operacin AND........................................................................................................................................................... 11
Operacin OR.............................................................................................................................................................. 11
Complemento .............................................................................................................................................................. 11
Propiedades del lgebra de Boole................................................................................................................................ 12
Leyes y teoremas del lgebra de Boole ....................................................................................................................... 12
Compuertas lgicas ......................................................................................................................................................... 14
Compuerta YES........................................................................................................................................................... 14
Compuerta NOT .......................................................................................................................................................... 14
Compuerta AND.......................................................................................................................................................... 15
Compuerta OR............................................................................................................................................................. 16
Compuertas lgicas derivadas ......................................................................................................................................... 17
Compuerta NAND....................................................................................................................................................... 17
Compuerta NOR.......................................................................................................................................................... 17
Compuerta XOR.......................................................................................................................................................... 18
Compuerta XNOR ....................................................................................................................................................... 18
Lgica combinacional ..................................................................................................................................................... 19
OR dentro de AND...................................................................................................................................................... 19
AND dentro de OR...................................................................................................................................................... 19
NOT dentro de AND ................................................................................................................................................... 19
NOT dentro de OR ...................................................................................................................................................... 20
Compuertas lgicas comerciales ..................................................................................................................................... 20
7408 Quad 2-input AND gate................................................................................................................................. 20
4081 Quad 2-input AND gate.................................................................................................................................. 20
7432 Quad 2-input OR gate..................................................................................................................................... 20
4071 Quad 2-input OR gate..................................................................................................................................... 20
7404 Hex inverter .................................................................................................................................................... 21
4049 Hex inverter .................................................................................................................................................... 21
7400 Quad 2-input NAND gate............................................................................................................................... 21
4011 Quad 2-input NAND gate............................................................................................................................... 21
7402 Quad 2-input NOR gate.................................................................................................................................. 21
4001 Quad 2-input NOR gate.................................................................................................................................. 21
7486 Quad 2-input XOR gate.................................................................................................................................. 21
4030 Quad 2-input XOR gate.................................................................................................................................. 21
4077 Quad 2-input XOR gate.................................................................................................................................. 22
7411 Triple 3-input AND gate ................................................................................................................................ 22
Pgina 3 de 44
Pgina 6 de 44
Sistemas Numricos
Un sistema numrico consiste en un conjunto ordenado
de smbolos guarismos empleados en la
representacin de nmeros, con reglas definidas para
operaciones matemticas sobre esos smbolos, tales
como la adicin y la substraccin.
Nr =
n 1
aj r j
j = m
Sistema decimal
Un sistema numrico recibe su nombre de acuerdo a la
cantidad de smbolos que se utilizan para representar
una cantidad. En el caso del sistema numrico que
usamos a diario, se usan diez (10) smbolos por lo que
recibe el nombre sistema decimal y se dice que tiene
base o rdix igual a diez (10). Los smbolos usados
son: 0, 1, 2, 3, 4, 5, 6, 7, 8 y 9.
ste sistema deriv del sistema numrico indoarbigo
y posiblemente se adopt porque contamos con diez
dedos en las manos. Para diferenciar un nmero
decimal de uno con otra base, se escribe con letras
subndices el valor de la base a la derecha del nmero,
como ejemplo: 6810.
Los nmeros estn compuestos por uno o ms dgitos,
que son cada uno de los smbolos usados para formar
un nmero. Por ejemplo, el nmero 69 tiene dos (2)
dgitos; el nmero 155 posee tres (3) dgitos.
Notacin posicional
En un sistema de notacin posicional, como lo es el
sistema decimal, el valor representado por cada
smbolo componente de un nmero es diferente
conforme a su posicin. La cantidad representada por
cada smbolo depende fundamentalmente de su valor
absoluto (cantidad de unidades representadas por el
smbolo) y de su posicin relativa a la coma que ocupa
dentro de un nmero. Se considera posicin cero como
el primer dgito a la izquierda de la coma. Por ejemplo,
en el sistema decimal, el smbolo 3 representa una
cantidad diferente en el nmero 4310 que en el nmero
3410. En el primer caso, el nmero 3 se encuentra en la
posicin cero y representa tres (3) unidades, en cambio
en el segundo caso, el nmero 3 se encuentra en la
posicin uno, donde representa treinta (30) unidades.
Cabe sealar que al no existir coma, se supone como
posicin cero el primer dgito de la derecha.
Donde:
r = base.
rj = factor de multiplicacin del smbolo.
aj = smbolo perteneciente al conjunto de smbolos del
sistema.
n = nmero de dgitos de la parte entera.
m = nmero de dgitos de la parte fraccionaria.
an-1 = dgito ms significativo.
a-m = dgito menos significativo.
Ejemplo:
2 1
83,2710 = a j 10 j
2
1
83,2710 = a j 10 j
2
83 ,27 10 = 7 10 2 + 2 10 1 + 3 10 0 + 8 10 1
Sistema binario
El sistema binario es importante motivo de estudio
debido a que todos los Sistemas Digitales operan
nicamente con nmeros binarios.
El sistema binario tiene base igual a dos (2) y los
smbolos empleados son 0 y 1. En el lenguaje de
los Sistemas Digitales cada dgito recibe la
denominacin de bit, que es la contraccin de las
palabras, del idioma ingls, binary digit (dgito
binario). Para denotar un nmero binario, se indica con
el subndice igual a 2, como se muestra en el siguiente
ejemplo: 1001012.
Pgina 7 de 44
Conjuntos de bits
Sistema hexadecimal
Smbolo
hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Cantidad expresada
en decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
Conversin de bases
27 : 2 = 13 , 5
0,5 2 = 1
13 : 2 =
6,5
0,5 2 = 1
6 :2=
3,0
0 2=0
3 :2=
1,5
x10 = 101012
0,5 2 = 1
1 :2=
x10 = 1 2 4 + 0 2 3 + 1 2 2 + 0 2 1 + 1 2 0
x10 = 1 16 + 0 + 1 4 + 0 + 1 1
0,5
0,5 2 = 1
1 1 0 1 1
MSB
LSB
x10 = 2 16 2 + 15 16 1 + 3 16 0
x10 = 2 256 + 15 16 + 3 1
2 , 6875
0,6875 16 = 11 = B
2 : 16 =
x10 = 16 + 4 + 1
x10 = 21
x10 = 2 F 32
43 , 625
0,625 16 = 10 = A
43 : 16 =
x10 = 755
0 , 125
0,125 16 = 2
2 B A
16
Pgina 9 de 44
Nmero hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F
Nmero binario
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0011 1010
Pgina 10 de 44
lgebra de Boole
Operacin OR
Operacin AND
La operacin AND recibe su nombre de la conjuncin
Y. Su smbolo en el lgebra de Boole es el de la
multiplicacin del lgebra convencional ().
Podramos definir una operacin mediante una tabla
que exprese el resultado de la operacin frente a cada
posible combinacin que puedan asumir los
operadores. Esta tabla se denomina tabla de verdad
(truth table). La siguiente tabla de verdad expresa la
operacin AND entre los operadores x e y:
x
0
0
1
1
y
0
1
0
1
x y
0
0
0
1
x
0
0
1
1
y
0
1
0
1
x+ y
0
1
1
1
Complemento
El complemento de una variable que es igual a 0 es
1 y el de una variables que es igual a 1, es 0. El
smbolo del complemento de una variable x es x y se
lee x negado.
El complemento de una variable x se muestra en la
siguiente tabla de verdad:
0
1
1
0
Pgina 11 de 44
1. Conmutatividad
a)
b)
x+ y = y+ x.
x y = y x.
1. Teorema de idempotencia
a)
x+ x = x .
x+x = x
0+0 = 0
1+1 = 1
x
0
1
2. Distributividad
a)
b)
x (y + z) = x y + x z .
x + y z = (x + y ) (x + z ) .
b)
xx = x .
x
0
1
3. Asociatividad
x + ( y + z ) = (x + y ) + z .
b) x ( y z ) = (x y ) z .
x x = x
x 0 = 0
x 1 = 1
a)
4. Identidad
x +1 = 1.
a) 0 + x = x .
b) 1 x = x .
5. Para cada elemento x del lgebra, existe un
b)
b) 1 = 0 .
x + x = 1.
b) x x = 0 .
a)
0
1
0 +1=1
1+1 = 1
x 0
0 0 = 0
1 0 = 0
0
1
0 =1.
x +1
x 0 = 0 .
3. Ley involutiva
x = x.
x
0
1
1
0
0
1
Pgina 12 de 44
4. Teorema de absorcin
6. Leyes de De Morgan
x+ x y = x
a)
x
0
0
1
1
y
0
1
0
1
x y
x + x y
0
0
0
1
0
0
1
1
x (x + y ) = x
b)
x+ y
0
0
1
1
0
1
0
1
0
1
1
1
x (x + y )
0
0
1
1
x+ y
x y
x+ x y
0
0
1
1
0
1
0
1
0
1
1
1
1
1
0
0
0
1
0
0
0
1
1
1
x+ y
x x + y
1
1
0
1
0
0
0
1
x y
0
0
1
1
0
1
0
1
0
0
0
1
x+ y
x y
x y
0
0
1
1
0
1
0
1
0
1
1
1
1
1
0
0
1
0
1
0
1
0
0
0
0
1
1
1
b)
x+ x y = x+ y
b)
x+ y = x y
a)
x y = x + y
x y
x+ y
x+ y
0
0
1
1
0
1
0
1
0
0
0
1
1
1
0
0
1
0
1
0
1
1
1
0
0
0
0
1
x x + y = x y
x
1
1
0
0
Pgina 13 de 44
Compuertas lgicas
La importancia del lgebra de Boole en los Sistemas
Digitales es que sta se puede asociar con los circuitos
elctricos y electrnicos que operan bajo rgimen de
conmutacin. El elemento bsico de los circuitos
lgicos digitales se llama compuerta lgica (logic
gate). Una compuerta lgica es un circuito electrnico
que se usa para realizar una funcin boleana.
Compuerta YES
En el siguiente ejemplo, se muestra un circuito
compuesto por una batera, un pulsador normalmente
abierto (A) y una ampolleta (Y):
Y
0
1
Y
0
1
Y=A
Compuerta NOT
A
0
1
Y
1
0
B
0
1
0
1
Y
0
0
0
1
Y = A B
Y=A
El smbolo esquemtico electrnico para esta funcin
se muestra en la siguiente figura y se denomina
compuerta NOT:
A
Compuerta AND
En el siguiente circuito se encuentran dos pulsadores
normalmente
abiertos
conectados
en
serie.
Determinaremos cmo el comportamiento de este
circuito est asociado a una operacin del lgebra de
Boole:
B
B
C
Y
Pgina 15 de 44
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Y
0
0
0
0
0
0
0
1
Algebraicamente expresaremos:
Y = A+ B
El smbolo electrnico se muestra en la siguiente figura
y se denomina compuerta OR:
A
Compuerta OR
Un circuito con interruptores normalmente abierto
conectados en paralelo es equivalente a la operacin
OR del lgebra de Boole:
A
B
0
1
0
1
Y
0
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Y
0
1
1
1
1
1
1
1
Pgina 16 de 44
Compuerta NAND
El smbolo de la compuerta NAND se muestra en la
siguiente figura:
Compuerta NOR
A B
A B
A+ B
A+ B
B
0
1
0
1
Y
1
1
1
0
B
0
1
0
1
Y
1
0
0
0
Y = A B
Pgina 17 de 44
Compuerta XNOR
A
Compuerta XOR
El smbolo esquemtico de la compuerta OR exclusiva
simplemente XOR se muestra en la siguiente figura:
A
0
0
1
1
Y
0
1
1
0
B
0
1
0
1
Y
1
0
0
1
A
0
0
1
1
A B
A B
Pgina 18 de 44
Lgica combinacional
AND dentro de OR
OR dentro de AND
Circuito en lgica de contactos:
Expresin boleana:
A
Y = A B + C
Circuito lgico con compuertas:
A
A B
A B + C
B
C
Expresin boleana:
Tabla de verdad:
Y = ( A + B) C
Circuito lgico con compuertas:
A
A+ B
(A + B) C
Tabla de verdad:
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
A+ B
( A + B) C
0
0
1
1
1
1
1
1
0
0
0
1
0
1
0
1
A B
A B + C
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
1
Pgina 19 de 44
Expresin boleana:
VCC=14, GND=7
Tabla de verdad:
A B
0
0
1
1
0
1
0
1
1
0
1
0
0
0
1
0
NOT dentro de OR
Circuito en lgica de contactos:
A
VCC=14, GND=7
VCC=14, GND=7
Expresin boleana:
Y = A+ B
A+ B
B
Tabla de verdad:
VCC=14, GND=7
A+B
0
0
1
1
0
1
0
1
1
0
1
0
1
0
1
1
Pgina 20 de 44
VCC=14, GND=7
VCC=14, GND=7
VCC=14, GND=7
VCC=16, GND=8
VCC=14, GND=7
VCC=14, GND=7
VCC=14, GND=7
VCC=14, GND=7
Pgina 21 de 44
VCC=14, GND=7
VCC=14, GND=7
VCC=14, GND=7
VCC=14, GND=7
VCC=14, GND=7
Equivalencias
Con el fin de reducir la cantidad de circuitos integrados
que conforman un circuito lgico, es vlido reemplazar
algunas compuertas por otras que puedan cumplir la
misma funcin. A continuacin se muestran algunas
equivalencias que son vlidas para considerar en el
diseo de circuitos lgicos digitales:
1.
(A B) C = A B C
2.
(A + B) + C = A + B + C
3.
A B B = A B
VCC=14, GND=7
VCC=14, GND=7
Pgina 22 de 44
4.
A+ B+ B = A+ B
VCC
12. A + 1 = A
5.
1 A B = A B
VCC
6.
A+ B+1= A+ B
7.
1 A = A
VCC
8.
A0 = A
9.
A A = A
10. A + A = A
11. 1 A = A
Pgina 23 de 44
Mapas de Karnaugh
Los mapas de Karnaugh es un mtodo grfico para
simplificar ecuaciones de forma maxterm y minterm, a
partir de una tabla de verdad.
C+D
A B
A B
A B
A B
C+D
C+D
Ejemplos de agrupaciones
C+D
A+ B
A+ B
A+ B
A+ B
CD
CD
CD
A B
A B
A B
A B
C
A+ B
A+ B
A+ B
A+ B
1
1
1
1
Pgina 24 de 44
Cdigos binarios
Ejemplo
Cdigo BCD
0
0
0
0
0
0
0
0
1
1
BCD
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0
1
0
1
0
1
0
1
0
1
Ejemplo
Convirtase el nmero 6910 en su equivalente BCD:
6 9 10
0110 1001 BCD
Conversin de BCD a decimal
La conversin de un nmero BCD a decimal se realiza
en forma anloga a la conversin de un nmero binario
en hexadecimal, es decir: Se forman grupos de 4 bits y
luego se reemplaza cada grupo por un dgito decimal.
Cdigo de Gray
Existen algunas situaciones dentro de los Sistemas
Digitales en donde es necesario que en una cuenta
binaria cambie un solo bit de estado entre nmeros
consecutivos. Esto no sucede al usar los nmeros
binarios estudiados hasta ahora. Como ejemplo, los
siguientes nmeros binarios son consecutivos pero
entre uno y otro existen 3 bits que cambian de estado:
00112 a 01002.
En el cdigo de Gray entre nmeros consecutivos
cambia de estado solamente un bit a la vez, como se
muestra en la siguiente tabla:
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Binario
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
Gray
0 0
0 0
0 1
0 1
1 1
1 1
1 0
1 0
1 0
1 0
1 1
1 1
0 1
0 1
0 0
0 0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
Tabla de verdad
Inputs
A
B
L
L
L
H
H
L
H
H
Codificadores
74147 Decimal to BCD priority encoder
Outputs
Out1 Out2 Out3 Out4
H
L
L
L
L
H
L
L
L
L
H
L
L
L
L
H
Outputs
Inputs
1
H
X
X
X
X
X
X
X
X
L
2
H
X
X
X
X
X
X
X
L
H
3
H
X
X
X
X
X
X
L
H
H
4
H
X
X
X
X
X
L
H
H
H
5
H
X
X
X
X
L
H
H
H
H
6
H
X
X
X
L
H
H
H
H
H
7
H
X
X
L
H
H
H
H
H
H
8
H
X
L
H
H
H
H
H
H
H
9
H
L
H
H
H
H
H
H
H
H
D
H
L
L
H
H
H
H
H
H
H
C
H
H
H
L
L
L
L
H
H
H
Decodificadores
Decodificador bsico de 2 a 4 lneas
A
Out1
B
Out2
Out3
B
H
H
H
L
L
H
H
L
L
H
A
H
L
H
L
H
L
H
L
H
L
Tabla de verdad
BCD inputs
A3 A2 A1 A0 0
L
L
L
L L
L
L
L H H
L
L H L H
L
L H H H
L H L
L H
L H L H H
L H H L H
L H H H H
H L
L
L H
H L
L H H
H L H L H
H L H H H
H H L
L H
H H L H H
H H H L H
H H H H H
Decimal outputs
1
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
H
2
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
H
3
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
H
4
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
H
5
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
H
6
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
H
7
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
H
8
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
H
9
H
H
H
H
H
H
H
H
H
L
H
H
H
H
H
H
Out4
Pgina 26 de 44
Tabla de verdad
Display de 7 segmentos
a
b
f
g
e
g
COM
Pines de Control
COM
Pgina 27 de 44
Multiplexores
Multiplexor de 4 a 1 lneas
A
B
D1
+ V VD
R=
ID
Si usamos valores prcticos como:
VD=1,5V.
ID=10mA.
entonces:
R = 100 ( +V 1,5 )
Out
D2
D3
D4
Tabla de funcionamiento
Entradas
A
B
0
0
0
1
1
0
1
1
Salidas
Out
D1
D2
D3
D4
D1
D2
D3
D4
A
0
A
0
B
1
A
1
B
0
A
1
B
0
Out
B
1
Pgina 28 de 44
Demultiplexores
B
D1
Demultiplexor de 1 a 4 lneas
D2
D3
D4
Out
D1
D
D1
D2
D3
D4
D2
D3
D4
Tabla de funcionamiento
Entradas
A
B
0
0
0
1
1
0
1
1
D1
D
0
0
0
Salidas
D2
D3
0
0
D
0
0
D
0
0
D4
0
0
0
D
Pgina 29 de 44
Tabla de funcionamiento
Pgina 30 de 44
Circuitos comparadores
Circuitos sumadores
Semisumador (Half-adder)
Half adder
A
B
Cout
0
0
0
0
0
1
0
1
1
0
0
1
1
1
1
0
= A B
Cout = A B
Circuito lgico de un semisumador
A
B
Cout
0
1
1
0
1
0
0
1
Pgina 31 de 44
Full adder
Half adder
Cin
A
B
Half adder
A
B
A
B
Cout
Cout
Cout
Full adder
A
B
Cin
Cout
A2 B2
A1 B1
A0 B0
A B Cin
A B Cin
A B Cin
A B
FA
Cout
4
FA
FA
Cout
HA
Cout
Cout
A1
A2
A3
A4
1
2
3
4
B1
B2
B3
B4
Cout
14
6
2
15
Cin
in
=A plus B plus
Pgina 32 de 44
Control
Function
0
1
A plus B
A minus B
Pgina 33 de 44
Flip-flops
Tabla de funcionamiento
L
L
H
H
L
H
L
H
Qn
L
H
L
Qn
Flip-flop SR NAND
Circuito lgico
S
Flip-flop SR NOR
Circuito lgico
H
L
L
Accin
Memory
Reset
Set
Indeterminada
Tabla de funcionamiento
Smbolo lgico del flip-flop NOR
Accin
L
L
L
H
Qn
L
Qn
H
Reset
Memory
Indeterminada
Set
Pgina 34 de 44
Circuito lgico
PR
CLK
Q
R
CLR
Flip-flop SR sncrono
Este flip-flop permite conmutar las salidas solamente
con la presencia de una seal de sincronismo
denominada reloj clock (CLK).
Smbolo lgico
S
R
CLK
Smbolo lgico
S
CLK
R
Tabla de funcionamiento
CLK
Circuito lgico
S
PR
CLR
Tabla de funcionamiento
CLK
PR
CLR
Qn
Qn
Flip-flop tipo D
CLK
H
H
L
L
L
H
Qn
L
Qn
H
Qn
Qn
Circuito lgico
Smbolo lgico
Pgina 35 de 44
Tabla de funcionamiento
Tabla de funcionamiento
CLK
CLK
Accin
Qn
Qn
Qn
Qn
Memoria
Reset
Set
Toggle
Memoria
Memoria
Qn
Qn
Flip-flop J-K
Qn
Qn
Qn
Qn
Smbolo lgico
J
CLK
K
Tabla de funcionamiento
J
CLK
Qn
Qn
Qn
Qn
SD
CD
Qn
Qn
L
H
L
H
H
H
H
H
L
L
H
H
H
H
Tabla de funcionamiento
J
X X
X X
X X
h h
l h
h l
l l
H
L
H
L
H
H
Qn
H
L
Qn
L
H
Qn
Qn
Operacin
Preset
Clear
Indeterminada
Toggle
Reset
Set
Memoria
Contadores
La operacin en el modo toggle del flip-flop J-K es
fundamental para el funcionamiento de los circuitos
denominados contadores, puesto que con esta manera
de conmutar se logra contar en binario los impulsos
del reloj y/o dividir frecuencia.
En el siguiente cronograma, se muestra la conmutacin
en la salida Q con los flancos del reloj , cuando un flipflop J-K est en el modo toggle (ntese que la entrada
de reloj es bajo activa por lo que la salida Q cambiar
con los flancos descendentes de CLK).
CLK
Q
1 ciclo de
CLK
1 ciclo de Q
2 ciclos de CLK
Q0
Q1
CLK
Q0
Q1
0
Q1
L
L
H
H
L
L
H
H
L
Q0
L
H
L
H
L
H
L
H
L
C10 = 2n 1
Donde:
C10: es la cuenta mxima decimal.
n: es la cantidad de flip-flops que contiene el contador.
Condensador de desacoplo
Cabe sealar que los circuitos integrados de lgica
secuencial como los flip-flops, contadores, registros de
desplazamientos y memorias entre otros, siempre
deben llevar en paralelo a sus terminales de
alimentacin, un capacitor de 100nF, para desacoplar
los ruidos que se puedan transmitir por los conductores
de la alimentacin.
CLK
EN
Q0
CLR
Q1
Q
CLR
Q2
CLR
Q3
CLR
Contadores sncronos
En los contadores sncronos, la seal de reloj se aplica
simultneamente a cada flip-flop, siendo el tiempo de
propagacin igual en cada salida, permitiendo
frecuencias de reloj superiores a las que permiten los
contadores asncronos.
Pgina 38 de 44
Q0
CLK0
CLR
Q1
CLK1
MR1
CLR
Q2
CLR
MR2
Q
Q3
GND=10; VCC=5.
CLR
Diagrama de tiempo
CLK
EN
Q0
Q1
Q2
Q3
0 1 2 3 4 5 6 7 8 9 0 1 2 3 4
Pgina 39 de 44
EJEMPLO:
El siguiente contador (4040) est programado para
contar hasta MSB1012 (510). La programacin se
realiza decodificando el numero MSB1102 (610)
mediante la utilizacin de una compuerta AND.
Diagrama de tiempo
CLK
Q1
Programacin de contadores
La programacin de contadores es necesaria para el
funcionamiento
de
circuitos
como
relojes,
temporizadores y otros en donde es necesario dividir
frecuencia.
Q2
Q3
Cuenta
0 1 2 3 4 5 0 1 2 3 4 5 0 1 2
Pgina 40 de 44
Contadores sncronos
74193 Sincronous Up/Down binary counter
GND=10; VCC=5.
Circuito lgico
Pgina 41 de 44
Este es un contador binario ascendente y descendente sncrono. La cuenta ascendente se produce cuando la seal de
reloj (clock) es aplicada en el terminal sealado como CPU (Count Pulse Up). La cuenta es descendente cuando la seal
de reloj se aplica en la entrada CPD (Count Pulse Down). Ambas entradas de sincronismo trabajan con la transicin de
bajo a alto de la seal de sincronismo, por lo que si es necesario mantenerlas inactivas se deben dejar en nivel bajo.
La entrada MR (Master Reset) es una entrada asncrona que limpia el contador, es decir que todas las salidas pasan a
nivel bajo.
La entrada PL (Parallel Load) es asncrona y realiza la "carga paralela" es decir que el nmero presente en las entradas
D0 a D3 es traspasado a las salidas Q0 a Q3 respectivamente. Esto se hace con el fin de poder contar a partir de un
nmero preestablecido en las entradas D0 a D3.
Las salidas TCU (Terminal Count Up) - que equivale a un carry- y TCD (Terminal Count Down)- que equivale a un
borrow- se usan para la conexin en cascada.
Tabla de funcionamiento
Diagrama de tiempo
Pgina 42 de 44
Pgina 43 de 44
Bibliografa
www.modelo.edu.mx/univ/virtech/prograc/cbyn01.htm
www.ulbrajp.com.br/~tecnobyte/sisnum1.htm
www.ing.ula.ve/~araujol/sd/clases/clases.htm
www.play-hookey.com/digital/basic_gates.html
Pgina 44 de 44