DEPARTAMENTO DE ENERGIA Y MECANICA CARRERA DE MECTRONICA

ASIGNATURA: SISTEMAS DIGITALES NRC: 2804

TRABAJO PREPARATORIO 3.1 PROFESORA: ING. TATIANA ELIZABETH ACOSTA

INTEGRANTES

1. Carlos Eduardo Duque

26 De Septiemnbre del 2013 - Sangolqu

TABLAS
Tabla 1 ......................................................................................................................................... 11 Tabla 2 ......................................................................................................................................... 12 Tabla 3 ......................................................................................................................................... 12 Tabla 4 ......................................................................................................................................... 12 Tabla 5 ......................................................................................................................................... 19

TABLA DE ILLUSTRACIONES.
Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura Figura 1 Disparador ...................................................................................................................... 3 2 ........................................................................................................................................ 4 3 ........................................................................................................................................ 4 4 ........................................................................................................................................ 4 5 Circuito Final .................................................................................................................. 7 6 Contador 74161 ............................................................................................................. 7 7 C.I 17161 ........................................................................................................................ 8 8 Tabla de Funcin ........................................................................................................... 8 9 ........................................................................................................................................ 9 10 .................................................................................................................................... 10 11 Flip Flop Tipo SR ....................................................................................................... 11 12Diagrama de Bloques Tipo T ...................................................................................... 11 13 Flip Flop Tipo T a partir de S-R .................................................................................. 12 14 .................................................................................................................................... 13 15 .................................................................................................................................... 13 16 .................................................................................................................................... 15 17 .................................................................................................................................... 15 18 C.I 17161 .................................................................................................................... 16 19 Tabla de Funcin ....................................................................................................... 16

DEPARTAMENTO DE ELECTRICA Y ELECTRONICA

CARRERA DE MECATRNICA ASIGNATURA: SISTEMAS DIGITALES.

TRABAJO PREPARATORIO LABORATORIO No. 3.1 Tema de la prctica Flip Flops y Contadores Binarios 1 Realizado por: Carlos Eduardo Duque 1) Consultar sobre: 1. Circuitos de reloj automtico y manual utilizando el integrado 7414 Reloj Automtico En la Figura se observa la configuracin de este oscilador. La salida V o es una onda aproximadamente cuadrada y su forma depende de los valores de R y C. En la Tabla se observa la relacin entre los valores de R y C con la frecuencia para tres tipos de integrados con inversores tipo Schmitt, junto con los rangos de valores que debe tener R para que el circuito oscile

Figura 1 Disparador

Reloj Manual.

En la Figura se observa la configuracin de este tipo de oscilador. La salida Vo es una onda aproximadamente cuadrada al pulsar un pulsador P. esta parte le hace manual. Al momento de realizar la 1, en el pulsador.

Figura 2

Figura 3

Figura 4

2. Conversin entre flip-flop Para la conversin de un flip flop a otro, un circuito combinacional tiene que ser diseado primero. Si un JK flip-flop es necesario, las entradas se entregan

al circuito combinatorio y la salida del circuito combinacional se conectan a las entradas del flip flop real. Por lo tanto, la salida del flip-flop real es la salida del flip-flop requerido. Anlisis del problema Analizamos que FF poseemos (el tipo de entrada de clok, sus entradas y sus salidas) y el FF que necesitamos disear. Consideremos que queremos transformar un FF-A a un FF-B Obtencin de la tabla. Hacemos la tabla de estados para el FF-B que deseamos disear, recordando que un FF se caracteriza porque sus estado anterior alimenta a la entrada, este circuito tendr como entradas las entradas de nuestro futuro FF-B y la del estado anterior. Recordando que la entrada anterior est relacionada con lo que bota nuestro FF-A inicial. Sera necesario recordar las tablas de excitaciones de nuestros FF's. Desarrollo del Mapa de Karnaug Hacemos mapas de karnaug, tomando como variables las entradas de nuestro FF-B y el estado anterior (Qn), hacemos un mapa de Karnaug para cara entrada de nuestro FF-A. Implementacin Una vez que obtuvimos la lgica combinacional para las entradas del FF-A, procedemos a conectarlo como se nos indica, y ahora HEMOS OBTENIDO NUESTRO FF-B, NUESTRO PROBLEMA ESTA RESUELTO.

Observemos un ejemplo. Transformar un FF-JK a un FF-D Solucin: A) Anlisis del problema

El FF-JK tiene dos entradas sncronas y una entrada CLK activada en flanco de bajada. El FF-D tiene una entrada sncrona y una entrada CLK activada con flanco de subida. B) Obtencin de la tabla Obtenemos la tabla de estados de nuestro FF, tenemos que tener presenta la tabla de excitacin del FF-D y el FF-JK para poder rellenar la tabla siguiente

Como para nuestro FF tendremos solamente dos entradas (D y Qn), hacemos sus posibles combinaciones, como son solamente 2 tendr 4 posibles combinaciones (00,01,10,11). Ahora procedemos a llenar los espacios para Qn+1; dependiendo de los valores que tengan Qn y D, observamos nuestra tabla de excitacin del FF-D, y colocamos los valores que corresponden al estado Qn+1. Procedemos a llenar los valores las entradas JK del FF-JK que est siendo transformado, dependiendo de los cambios que hace el estado Qn al Qn+1, observamos nuestra tabla de excitacin del FF-JK y llenamos los valores correspondientes para las entradas. C) Desarrollo del Mapa de Karnaug Para la Entrada J

Para la Entrada K

D) Implementacin Implementamos nuestro FF-D, haciendo las conexiones como las hemos obtenido en nuestros Mapas de karnaug. Recordar que la entrada de clock Del FF-JK tiene que invertirse para que sea parecido a la del FF-D, eso est en la parte del anlisis.

Figura 5 Circuito Final

Este mismo procedimiento se sigue para cualquier tipo de FF'S

3. Contador binario 74161

Figura 6 Contador 74161

74161 sncrono 4-bit del contador (reiniciado estndar)

Figura 7 C.I 17161

Es un contador sincrnico para que sus salidas cambian precisamente junto a cada impulso dereloj. Esto es til si necesita conectar sus salidas a las puertas de la lgica, ya que evita las interferencias que se producen con los contadores de rizo. El recuento avanza como el reloj de entrada llega a ser alto (a la salida de ltima generacin). La dcada de los contadores de contar con 0-9 (0000 a 1001 en binario). Los cuatro bits contadores de contar de 0 a15 (0000 a 1111 en binario). Para el funcionamiento normal (contando) el restablecimiento, preestablecido, permiten contar y llevar en todas las entradas debe ser alto.

Figura 8 Tabla de Funcin

Entonces, para que la funcin que se observa tengamos que colocar compuertas en las salidas para poder visualizar solo nmeros del 0 al 9, entonces para esto nos valemos de una funcin.

Estos son sincrnicos contadores para que sus salidas cambien precisamente junto a cada impulso de reloj. Esto es til si necesita conectar sus salidas a las puertas de la lgica, ya que evita las interferencias que se producen con los contadores de rizo. El recuento avanza como el reloj de entrada llega a ser alto (a la salida de ltima generacin). La dcada de los contadores de contar con 0-9 (0000 a 1001 en binario). Los cuatro bits contadores de contar de 0 a15 (0000 a 1111 en binario).

Para el funcionamiento normal (contando) el restablecimiento, preestablecido, permiten contar y llevar en todas las entradas debe ser alto. Al contar permitir es baja la entrada de reloj es ignorado y contar las paradas. El contador puede ser preestablecido, colocando el binario nmero deseado en la entrada de AD, por lo que la preseleccin de bajos insumos, y la aplicacin de un pulso positivo a la del reloj de entrada. Las entradas de AD se pueden dejar desconectado si no se requiere. El restablecimiento de entrada es activa baja por lo que debe ser alto (+ Vs) para la operacin normal (contando). Cuando baja se restablece la cuenta a cero (0000, GC-bajo QD), esto sucede de inmediato con el 74160 y 74161 (establecer estndar), pero con el 74162 y 74163 (reset sncrono) el reinicio se produce en la salida-borde de la entrada de reloj. Contando a menos que el mximo (15 o 9) se puede lograr mediante la conexin de la salida adecuada (s) a travs de una puerta NAND o NO a la entrada de reset. A los 74.162 y 74.163 ( reajuste sncrono ) debe utilizar la salida (s) que representa a uno menos que la cuenta de reposicin que necesita, por ejemplo, para restablecer el 7 (contando 0-6) el uso mariscal de campo (2) y CC (4).

4. Conexin en cascada del contador El siguiente diagrama muestra la forma de vincular los contadores sncronos como 74160-3, note como todas las del reloj (CK), las entradas estn vinculadas. Llevar a cabo (CO) se utiliza para alimentar al llevar en un (IC) del siguiente contador. Llevar en ( IC) de la primera 74160-3 contador debe ser alto.

Figura 9

Ejemplo A partir de la seal F10kHz (T100us) queremos contar entre 1 y 100 ciclos de esta seal. Este problema es similar al de junio de 2007. La diferencia con el problema es que ahora tenemos contadores hexadecimales. Por lo tanto, ahora la inicializacin de los contadores (L: Load) se hace cuando se cumplen dos condiciones: _ Cuando el contador est a 9 y le llega una nueva cuenta _ Cuando se llega a la cuenta indicada por el usuario.

Figura 10

2) A partir de un flip flop SR disee un flip-flop tipo T Flip-Flop tipo SR Utiliza dos compuertas NOR. S y R son las entradas, mientras que Q y Q son las salidas (Q es generalmente la salida que se busca manipular.)

Figura 11 Flip Flop Tipo SR

Y su tabla de Verdad
Tabla 1

S 0 0 0 0 1 1 1 1 Flip-Flop T

R 0 0 1 1 0 0 1 1

Q 0 1 0 1 0 1 0 1

Q(n+1) 0 1 0 0 1 1 -

El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo completo de cero a 1, la implementacin del FF T mediante un FF S-R y compuertas adicionales, se puede colocar de la siguiente manera.

Figura 12Diagrama de Bloques Tipo T

La implementacin del Flip Flop tipo T, las dos entradas del Flip Flop tipo S-R estn conectadas a compuertas AND, ambas conectadas a su vez a la entrada T. Adems, la entrada Q est conectada a R y Q a S. Esta conexi n es as para permitir que el Flip Flop tipo S-R cambi de estado cada que se le mande un dato a T. Por ejemplo, si Q = 1 en el tiempo actual, eso significa que Q = 0, por lo tanto, al recibir T el valor de 1, se pasarn los valores de R = 1 y S = 0 al Flip Flop tipo S-R, realizando un reset de Q.

Figura 13 Flip Flop Tipo T a partir de S-R

La Tabla de verdad muestra el comportamiento del Flip Flop tipo T y del Flip Flop tipo S-R en cada pulso de T.
Tabla 2

T 0 1 0 1 0 1

S 0 1 0 0 0 1

R 0 0 0 1 0 0

Q 0 1 1 0 0 1

Q 1 0 0 1 1 0

Y la tabla de verdad de un Flip-Flop Tipo T es:

Tabla 3

T 0 0 1 1

Q 0 1 0 1

Q+ 0 1 1 0

Y su ecuacin caracterstica es de la forma tomando los 1.

Utilizando el procedimiento que se consult en el literal 2

Tabla 4

T Q Qn+1 S R 0 0 0 0 x 0 1 1 x 0 1 0 1 1 0 1 1 0 0 1

Q\T 0 1 x 0 R Q\T x 0 0 1 S=T R=TQ Implementacin circuito

Figura 14

3) Para el circuito de la figura representar la evolucin en el tiempo de las seal A, B y C para la seal de reloj indicada suponiendo que todos los biestables tienen inicialmente sus salidas Q a 0

Figura 15

Si se realiza la simulacin del circuito se tiene.

U1:A
Q 1 10 13 J CLK

U1:B
Q 15 5 14 3 D CLK

J CLK

6 3 5

U2:A
Q 1

11

12

4027

4027 4013

A B C D U1:A(CLK)

Figura 16

Figura 17

4) Disear un contador del 0 al 9 utilizando el C.I. 74161

74161 sncrono 4-bit del contador (reiniciado estndar)

Figura 18 C.I 17161

Es un contador sincrnico para que sus salidas cambian precisamente junto a cada impulso dereloj. Esto es til si necesita conectar sus salidas a las puertas de la lgica, ya que evita las interferencias que se producen con los contadores de rizo. El recuento avanza como el reloj de entrada llega a ser alto (a la salida de ltima generacin). La dcada de los contadores de contar con 0-9 (0000 a 1001 en binario). Los cuatro bits contadores de contar de 0 a15 (0000 a 1111 en binario). Para el funcionamiento normal (contando) el restablecimiento, preestablecido, permiten contar y llevar en todas las entradas debe ser alto.

Figura 19 Tabla de Funcin

Entonces, para que la funcin que se observa tengamos que colocar compuertas en las salidas para poder visualizar solo nmeros del 0 al 9, entonces para esto nos valemos de una funcin.

Observemos el funcionamiento normal

U2(CLK)

U2
3 4 5 6 7 10 2 9 1 D0 D1 D2 D3 ENP ENT CLK LOAD MR 74LS161 Q0 Q1 Q2 Q3 RCO 14 13 12 11 15

? ? ? ?

Poniendo el Clk y observando la simulacin.

La funcin que se necesita es de la forma. De las salidas del contador

Tabla 5

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

MR 1 1 1 1 1 1 1 1 1 1 0 x x x x x

Funcin Pos MR= +B+ + En las salidas es.

De esta manera se tiene lo deseado siendo la multiplicacin la misma entrada de MR, del Circuito Integrado.

5) Realice la simulacin del circuito diseado en el apartado anterior Para este literal se tiene, lo mismo observado posteriormente.

U3(CLK) 3 4 5 6 7 10 2 9 1

U3
D0 D1 D2 D3 ENP ENT CLK LOAD MR 74LS161 Q0 Q1 Q2 Q3 RCO 14 13 12 11 15

U6
NOT

U5
NOT

5 4

2 1

U4:A
74S20

Y regresa a 0

6) Preguntas: 1. Que sucede en el contador 74161 si los enables se encuentran conectados todos a 0? El 74161, no realiza ningn conteo debido a que los enables, estn a tierra y no existen ningn conteo. Se mantiene la salida hasta que los enables estn en uno para que el conteo contine Observemos la tabla del Integrado para observar que cumple con lo dicho.

Esto se puede verificar con la simulacin.

2. En el contador cual es la funcin del pin MR?

El MR, es para resetear el integrado, a este pin se conecta la funcin que se desea o la activacin del integrado.

Fecha: Noviembre 26 del 2013

Materiales y Equipos. Materiales: 3 circuito integrado 74LS47 74LS48 (decodificador de BCD a 7 segmentos) 2 circuito integrado 74LS76 (f-f JK) 1 circuito integrado 74LS74 (f-f D) 1 circuito integrado 74LS14 (compuerta NOT con histeresis) 2 circuito integrado 74161 74LS161 (contador binario) Compuertas bsicas 1 potenciometro de 5K Resistores 2.2 k Resistencias de 220 W LEDs 3 Display 1 capacitor de 100 F 1 capacitor de 470uF Cable para protoboard DIP switch

Herramientas: 1 Fuente de voltaje con 5V DC (regulada) Multimetro Manual ECG/NTE Data sheets de los C.I. Pinzas de corte y de punta Computador