C05 Secuenciales

Introduccin Flip-Flops Memorias 3er estado
Organizacin del Computador 1 Lgica Digital 2: circuitos y memorias

Dr. Ing. Marcelo Risk
Departamento de Computacin Facultad de Ciencias Exactas y Naturales Universidad de Buenos Aires
Septiembre 2009
Organizacin del Computador 1 Lgica Digital 2: circuitos y memor
Circuitos secuenciales
Circuitos combinatorios Funciones Booleanas:

el resultado depende de las entradas.
Tambin necesitamos circuitos que puedan recordar su estado y que acten segn su estado y las entradas:
memorias, contadores, etc.
Estos circuitos de los denominan secuenciales.
Diseo de circuitos
Los circuitos digitales se pueden ver desde dos puntos de vista: anlisis digital y sntesis digital:
El Anlisis Digital explora la relacin entre las entradas a un circuito y sus salidas. La Sntesis Digital crea diagramas lgicos utilizando los valores expresados en una tabla de verdad.
Los diseadores de circuitos digitales deben tener en cuenta el comportamiento fsico de los circuitos electrnicos, es decir existen retardos de propagacin, los cuales pueden incidir cuando las seales toman distintos caminos, en la tabla de verdad de todo el sistema.
Circuitos sincrnicos
Los circuitos sincrnicos funcionan sobre la base del tiempo. Es decir, las salidas dependen no slo de las entradas. Sino del estado en que estaban las salidas y del tiempo.
Relojes
En general, necesitamos una forma de ordenar los diferentes eventos que producen cambios de estados. Para esto usamos relojes:
Un reloj (clock) es un circuito capaz de producir seales elctricas de oscilantes, con una frecuencia uniforme.
Cambios de estado
Los cambios de estado se producen en cada tick de reloj. Estos cambios pueden producirse cuando se produce un cambio de anco (ascendente o descendente) o por un cambio nivel (alto o bajo).
Realimentacin
Para retener sus valores, los circuitos secuenciales recurren a la realimentacin. La realimentacin se produce cuando una salida se conecta a una entrada. Ejemplo simple:
Si Q es 0 siempre ser, si es 1, siempre ser 1, porqu?
Flip-Flop SR
Uno de los circuitos secuenciales ms bsicos es el ip-op SR:

SR por set - reset.
Circuito lgico y diagrama en bloque de un ip-op SR:
Flip-Flop SR
La tabla caracterstica describe el comportamiento del ip-op SR. Q(t ) es el valor de la salida al tiempo t . Q(t + 1) es el valor de Q en el prximo ciclo de clock. S 0 0 1 1 R 0 1 0 1 Q(t + 1) Q(t ) no hay cambios 0 (reset a cero) 1 (reset a uno) indenido
Flip-Flop SR
El ip-op SR tiene en realidad 3 entradas: S, R, y su salida corriente, Q(t ). Note los dos valores indenidos, cuando las entradas S y R son 1, el ip-op es inestable.
S 0 0 0 0 1 1 1 1
R 0 0 1 1 0 0 1 1
Q(t ) 0 1 0 1 0 1 0 1
Q(t + 1) 0 1 0 0 1 1 indenido indenido
Flip-Flop JK
Si aseguramos que las entradas al SR no estarn nunca las dos en 1, el circuito se volvera estable. Es posible realizar esta modicacin: El ip-op modicado se denomina JK, en honor de Jack Kilby (inventor del circuito integrado, premio Nobel de fsica 2000).
Flip-Flop JK
A la derecha podemos ver el circuito lgico de ip-op SR modicado. La tabla caracterstica indica que es estable para cualquier combinacin de sus entradas. J 0 0 1 1 K 0 1 0 1 Q(t + 1) Q(t ) no hay cambios 0 (reset a cero) 1 (reset a uno) Q (t )
Flip-Flop D
Otra modicacin al ip-op SR es el denominado ip-op D. Note que retiene el valor de la entrada al pulso de clock, hasta que cambia dicha entrada, pero al prximo pulso de clock. D 0 1 Q(t + 1) 0 1
Flip-Flop D
El ip-op D es el circuito fundamental (celda) de la memoria de una computadora.
D 0 1
Q(t + 1) 0 1
Registros
Registro de 4 bits compuesto por 4 ip-ops D.
Contadores
Un contador binario es otro ejemplo de circuito secuencial. El bit de menor orden se complementa a cada pulso de clock. Cualquier cambio de 0 a 1, produce el prximo bit complementado, y as siguiendo a los otros ip-ops.
Celda de memoria
seleccionar
entrada
Q
salida
leer/escribir (1/0)
Unidad de memoria de 4 x 3 bits
Dato de entrada (3 bits)
D0 A0 A1
Entrada de seleccin de memoria
CM CM BC CM BC
D1
CM BC CM BC CM
D2
CM BC CM BC CM
D3
Decoder 2! 4 BC CM BC CM BC CM
leer/escribir
Dato de salida
Celda de memoria
RAM de 16 x 1 bits
RAM de 4 x 4 bits
RAM de 64K x 8 bits
RAM de 256K x 8 bits
RAM de 64K x 16 bits
ROM
ROM vista interna
ROM tabla de verdad
ROM 32 x 8
Buffer de 3 estados
EN 0 1 1
IN X 0 1
OUT Hi-Z 0 1
Buffer de 3 estados

C05 Secuenciales

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

C05 Secuenciales

Transféré par

Droits d'auteur :

Formats disponibles

Introduccin Flip-Flops Memorias 3er estado

Organizacin del Computador 1 Lgica Digital 2: circuitos y memorias

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Circuitos combinatorios Funciones Booleanas:

Estos circuitos de los denominan secuenciales.

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Uno de los circuitos secuenciales ms bsicos es el ip-op SR:

Circuito lgico y diagrama en bloque de un ip-op SR:

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Q(t + 1) 0 1 0 0 1 1 indenido indenido

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

El ip-op D es el circuito fundamental (celda) de la memoria de una computadora.

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Registro de 4 bits compuesto por 4 ip-ops D.

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Dr. Ing. Marcelo Risk

Organizacin del Computador 1 Lgica Digital 2: circuitos y memor

Introduccin Flip-Flops Memorias 3er estado

Unidad de memoria de 4 x 3 bits

Dato de entrada (3 bits)

Dr. Ing. Marcelo Risk