T4 Sistemas Secuenciales

Tema 4.
Sistemas Secuenciales
ndice Conceptos bsicos Biestables: concepto y tipos Registros Almacenamiento Desplazamiento
Serie-Serie / Serie-Paralelo Paralelo-Serie / Paralelo-Paralelo Universales
Bibliografa Fundamentos de sistemas digitales Thomas Floyd. Prentice-Hall Fundamentos de diseo lgico y computadoras. M. Morris Mano. Prentice-Hall
Contadores Asncronos y sncronos Ascendentes y descendentes Mdulo N

Departamento de Automtica Universidad de Alcal Fundamentos de Tecnologa de Computadores
Conceptos Bsicos (I)

Circuitos secuenciales. Son aquellos en los que el valor actual de las salidas depende no slo del valor actual de las entradas sino tambin de las situaciones por las que pas el circuito anteriormente (valor anterior de las propias salidas). Un sistema secuencial consta de dos bloques diferenciados: un sistema de memoria y un sistema combinacional asociado a l.
ENTRADAS
Sistema combinacional
SALIDAS
Sistema de memoria (biestables)
Generalmente, un sistema secuencial ser un sistema realimentado.

2
Departamento de Automtica Universidad de Alcal T4: Sistemas Secuenciales Fundamentos de Tecnologa de Computadores
Biestables (I)
El circuito de memoria almacena la informacin en binario, por lo que ha de utilizar elementos capaces de retener dicho tipo de informacin. El elemento bsico de almacenamiento es el biestable. Los biestables son circuitos lgicos elementales capaces de permanecer en uno de los dos posibles estados estables (Q=0 o Q=1), an despus de desaparecer la seal de entrada (entrada de disparo) que lo provoc. Almacenan la informacin binaria de un bit y permiten mantenerla como salida estable, en ausencia de las entradas. Los hay de muchos tipos, pero su esquema general es el siguiente:
Entradas de disparo
Estado Q
Salidas
Q
Departamento de Automtica Universidad de Alcal
T4: Sistemas Secuenciales Fundamentos de Tecnologa de Computadores
Biestables (II)
Clasificacin: Segn la lgica de disparo R-S J-K D T Segn el sincronismo en el disparo Sncronos. La transicin slo est permitida coincidiendo con una seal de reloj o sincronismo. El impulso de reloj no contiene informacin en el sentido de que cambio va a ocurrir, simplemente sincroniza el cambio. Asncronos. La transicin puede producirse en cualquier instante, slo depende de las entradas de disparo. Segn el tipo de seal de disparo Por Nivel. La activacin del biestable se realiza en funcin del nivel Alto o Bajo de las variables de entrada. Por Pulso. La activacin del biestable se realiza en funcin del cambio de nivel (flanco de subida o flanco de bajada) de las variables de entrada.
Biestables (III)
R-S NOR
Tabla de excitacin
R S
Q Q
Rt 0 0 1 1
St 0 1 0 1
Qt+1 Qt 1 0 I
Estado transitorio indeterminado, debido al retardo de las puertas

Q S
Biestables (IV)
RS-NAND
Tabla de excitacin Rt 0 0 1 1 St 0 1 0 1 Qt+1 I 0 1 Qt
S R
Q Q
Estado transitorio indeterminado, debido al retardo de las puertas

Q R
Biestables (V)
R-S sncrono Activo por nivel
S S Clk R R Q Q Q Q
S Clk R
S S Clk R R Q Q Q Q
S Clk R
Biestables (VI)
Biestable R-S sncrono con entradas asncronas
Tabla de excitacin Cl S R Clk Qt+1 1 X X X 1 0 X X X 0 0 X X X X 1 0 0 Qt 1 1 0 1 1 0 1 0 1 1 1 X
S Clk R
CL
PR
Pr 0 1 0 1 1 1 1
Slo tiene en cuenta las entradas de excitacin R-S, cuando las asncronas Preset y Clear no estn activas.
Biestables (VII)
R-S Master-Slave La estructura Master-Slave se introduce para resolver los problemas de tiempos, que conducen a salidas incorrectas Activo por flanco (de bajada
MAEST RO S S R Clk R Q Q Clk' S R Q Q Q Q
)
ESCLAVO
S > Clk
R
Q
Biestables (VIII)
Biestable J-K asncrono Es como el R-S, eliminando las situaciones de indeterminacin. J ~ S y K ~ R.
Jt Tabla de excitacin Kt 0 1 0 1 Qt+1 Qt 0 1
Qt
0 0 1
J Q
J K
S R
Q Q
Q Q
K Q
10
Biestables (IX)
Biestable J-K sncrono Activo por nivel
J Clk K Q Q
K J
Q
Clk
Activo por flanco (M-S)

MAES T RO J K Clk S R Q Q Clk' ES CLAVO
J
S R Q Q Q Q
J > Clk
11
Biestables (X)
Biestable Tipo T
T Clk
J > Clk K
> Clk
Tabla de excitacin Tt 0 1 Clk Qt+1 Qt

Qt
12
Biestables (XI)
Biestable tipo D D latch (activo por nivel)
Tabla de excitacin Dt X Clk 0 1 Qt+1 Qt D
D Clk
S Clk R
D
Q Q
Clk
D flip-flop (activo por flanco)

Dt D
Tabla de excitacin Clk Qt+1 D
D Clk
S > Clk R
D
Q Q
> Clk
13
Registros (I)
Concepto de registro. Circuito capaz de almacenar una cantidad limitada de informacin binaria durante un determinado tiempo (mientras se mantenga su alimentacin). En el computador: dispositivo activo de memoria, para almacenar una palabra (n bits). Est compuesto, normalmente, por un conjunto de biestables. Tipos bsicos: De almacenamiento De desplazamiento Contadores
14
Registros (II)
De almacenamiento. Su nica funcin es actuar de memoria, es decir almacenar informacin. Las operaciones permitidas son las de lectura y escritura (almacenamiento). Los registros de almacenamiento pueden ser: De tipo latch De tipo Master Slave
E3 E2 E1 E0
D > CLK CLR
D > CLK CLR
D > CLK CLR
CLK
> CLK CLR
CLR S3 S2 S1 S0
MSB
15
............................................
LSB
Registros (III)
De desplazamiento. Adems de almacenar la informacin, es capaz de desplazarla bit a bit. Tipos (en funcin de cmo son las entradas y las salidas): Entrada Serie - Salida Serie
ENT RADA DE DAT OS SE RIE
S /S n bits
SALIDA DE DAT OS S E RIE
Entrada Serie - Salida Paralelo
ENT RADA DE DAT OS S E RIE
S /P n bits
S ALIDA DE DAT OS P ARALELO
Entrada Paralelo- Salida Serie
ENT RADA DE DAT OS P ARALELO
P/S n bits
S ALIDA DE DAT OS S E RIE
Entrada Paralelo- Salida Paralelo
ENT RADA DE DAT OS P ARALELO
P/P n bits
S ALIDA DE DAT OS P ARALELO
16
Registros (IV)
Tipos (en funcin del sentido del desplazamiento): Abiertos (desplazamientos)
Hacia la derecha
E S
Hacia la izquierda
Circulares o en anillo (rotacin)

Hacia la derecha
E S
Hacia la izquierda
17
Registros (V)
Registro de desplazamiento con Entrada Serie - Salida Serie
E
D Q D Q D Q D Q
> CLK
CLR
> CLK
CLR
> CLK
CLR
> CLK
CLR
CLK CLR
1
CLK CLR E S
9 10 11 12 13 14 15
18
Registros (VI)
Registro de desplazamiento con Entrada Serie - Salida Paralelo
SALIDA PARALELO
S0 S1 S2 S3
ENTRADA E SERIE
> CLK
CLR
> CLK
CLR
> CLK
CLR
> CLK
CLR
CLK CLR
1
CLK CLR E
9 10 11 12 13 14
S0 S1 S2 S3
19
Registros (VII)
Registro de desplazamiento con Entrada Paralelo- Salida Serie
ENTRADA PARALELO E0 Control (S/L) E1 E2 E3
D PRS Q
PRS Q
D PRS Q
D PRS Q
SALIDA SERIE
> CLK
CLR Q
> CLK
CLR Q
> CLK
CLR Q
> CLK
CLR Q
CLK
20
Registros (VIII)
Registro de desplazamiento con Entrada Paralelo- Salida Paralelo
E0 CONTROL
E1
E2
E3
ENTRADA SERIE
> CLK
Q
> CLK
Q
> CLK
Q
> CLK
Q
CLK
S0
S1
S2
S3
21
Registros (IX)
Registro de desplazamiento universal
C1 0 0 1 1
A C1 C0 SRI SLI B
C0 0 1 0 1
Operacin Mantiene el estado Desplazamiento derecha Desplazamiento izquierda Carga

C D
> CLK
CLR
> CLK
CLR
> CLK
CLR
> CLK
CLR
CLK CLR
QA
QB
QC
QD
22
Contadores (I)
Un contador es un circuito que cuenta y recuerda el nmero de impulsos que se le aplican a travs de una entrada externa de reloj. Consta normalmente de una cadena de biestables Master-Slave en cuyas n salidas se lee un nmero binario puro que indica la cuenta realizada hasta el momento. Clasificaciones elementales: Forma de activacin:
Asncronos y sncronos
Forma de contar:
Ascendentes y descendentes
Tipo de cuenta:
Binarios y mdulo N (mdulo 10)
23
Contadores (II)
Contador asncrono (ascendente y binario)
QA
J J
QB
J
QC
J
QD
CLK '1' CLR
> CLK
K CLR Q
> CLK
'1'
K CLR Q
> CLK
'1'
K CLR Q
> CLK
'1'
K CLR Q
CLK
f f/2
QA
QB
f/4
QC
f/8
QD 0
0000
f/16 1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
0
0000
1
0001
24
Contadores (III)
Contador asncrono (descendente y binario)
QA '1' CLK
J
QB
J
QC
J
QD
J
'1'
'1'
'1'
> CLK
K CLR Q
> CLK
K CLR Q
> CLK
K CLR Q
> CLK
K CLR Q
CLR
CLK
f f/2
QA
QB
f/4
QC
f/8
QD 0
0000
f/16 15
1111
14
1110
13
1101
12
1100
11
1011
10
1010
9
1001
8
1000
7
0111
6
0110
5
0101
4
0100
3
0011
2
0010
1
0001
0
0000
15
1111
25
Contadores (IV)
Contador sncrono (ascendente y binario)
QA
QB
QC
QD
'1'
> CLK
K CLR Q
> CLK
K CLR Q
> CLK
K CLR Q
> CLK
K CLR Q
CLK CLR
26
Contadores (V)
Contador mdulo N Mdulo: es el nmero de cuentas diferentes que realiza un contador. Para realizar un contador de mdulo N se tiene que partir de un contador de n bits, tal que 2n-1 < N < 2n y se eliminan las cuentas sobrantes, mediante la lgica combinacional necesaria. Ejemplo: contador BCD, de dcadas o mdulo 10. Para contar los diez dgitos decimales se necesita un contador de 4 bits, ya que 24-1 < 10 < 24 La combinacin que hay que detectar para eliminar las seis combinaciones binarias que sobran con 4 bits es la 1010. (Como es un contador basta con detectar QDQB = 11) Cuando se detecte 1010 hay que resetear el contador y volver a empezar la cuenta.
27
Contadores (VI)
Contador mdulo N (de dcadas, asncrono y ascendente)
QD 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 QB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 QA 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Puesta a cero del contador
Deteccin del 10
QA
J J
QB
J
QC
J
QD
CLK '1'
> CLK
K CLR Q
> CLK
'1'
K CLR Q
> CLK
'1'
K CLR Q
> CLK
'1'
K CLR Q
28

T4 Sistemas Secuenciales

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

T4 Sistemas Secuenciales

Transféré par

Droits d'auteur :

Formats disponibles

Tema 4.

Contadores Asncronos y sncronos Ascendentes y descendentes Mdulo N

Conceptos Bsicos (I)

Sistema de memoria (biestables)

Generalmente, un sistema secuencial ser un sistema realimentado.

Departamento de Automtica Universidad de Alcal