Dpto.

Teora de Seal,
Telemtica y Comunicaciones






1
Sistemas de Conmutacin
Prctica 2
Evaluacin de Arquitectura de Conmutadores ATM
Duracin prevista: 2 sesiones


Objetivo Evaluacin de las prestaciones de un conmutador ATM con una arquitectura
por divisin espacial sin memoria, y otro con una arquitectura con memoria a la
salida.
En particular, se persigue el anlisis del trougput del conmutador, el retardo
su!rido por las c"lulas al atravesar dico conmutador, y adems la pro#a#ilidad
de p"rdida de c"lulas en el conmutador.
$e espera conseguir con esta prctica que se a!iancen los conceptos
e%plicados en la asignatura de teor&a.
Material

Matla# 2''(# con $imulin) y paquete $imEvents

Fundamentos

*os !undamentos tericos necesarios para la e+ecucin de la prctica son los
e%puestos en las clases tericas, y ms particularmente los re!erentes a la
arquitectura de conmutadores ATM.

,oncretamente las arquitecturas a evaluar son las de un conmutador ATM por
divisin espacial sin memoria y con memoria a la salida.

-ara la e+ecucin de la prctica se ar uso del paquete $imEvents del entorno
$imulin).

-ara la evaluacin de las arquitecturas de conmutadores mencionadas se a
de construir un modelo en $imulin) que posteriormente ser simulado.

Modelo de Conmutador ATM por Divisin Espacial Sin Memoria

.n posi#le modelo de conmutador ATM por divisin espacial sin memoria se
representa en la !igura 1. En la !igura se pueden o#servar / grandes tipos de
#loques:

Modelo de las l&neas de entrada: modela la llegada de c"lulas
al conmutador a trav"s de cada una de las l&neas de entrada.
,oncretamente en el esquema de la !igura 1 se incluyen 2
l&neas de entrada.
Modelo del conmutador ATM sin memoria: el modelo
representado en la !igura 1 permite la conmutacin de c"lulas
entre dos l&neas la entrada y dos l&neas de salida.
Modelo de las l&neas de salida: modela la salida de c"lulas a
trav"s de l&neas de transmisin. 0mpl&citamente el modelo
asume que la tasa de las l&neas de salida es la misma que la
tasa de las l&neas de entrada.


Dpto. Teora de Seal,
Telemtica y Comunicaciones






2



A continuacin se pasa a detallar cada uno de los tres tipos de #loques
principales del modelo e%puesto en la !igura 1.

El modelo de la l&neas de entrada se representa en la !igura 2. En dico modelo
se incluyen los siguientes #loques:

.n generador de entidades: representa el generador de tr!ico
1c"lulas2 y permite controlar tanto la distri#ucin de llegadas de
c"lulas por las l&neas de entrada as& como la tasa media de
c"lulas por unidad de tiempo. -ara el presente e+ercicio genere
un tren de c"lulas a velocidad constante. Algunas de dicas
c"lulas estarn vac&as 1es decir, no contendrn datos2.
.na cola 3034: permite almacenar las c"lulas generadas por el
generador de tr!ico asta que puedan ser li#eradas por la
puerta de salida.
.n #loque de especi!icacin de atri#utos: permite incluir
atri#utos a las c"lulas que llegan al conmutador como por
e+emplo c5al es el puerto de salida o si las ranuras se
encuentran vac&as 1es decir, no ay c"lula2.
.na puerta de salida controlada mediante un generador de
pulsos: permite que la llegada de c"lulas al conmutador se
produ6ca de !orma s&ncrona a la tasa indicada por el generador
de pulsos.





Fig. 1: Modelo de Conmutador ATM sin Memoria.

Dpto. Teora de Seal,
Telemtica y Comunicaciones






/




El modelo del conmutador se representa en la !igura /. En dico modelo se
incluyen los siguientes #loques:

7loques de o#tencin de atri#utos: estos #loques e%traen la
in!ormacin del puerto de salida asociado a cada una de las
c"lulas que llegan al conmutador.
,olas 3034 de una sola posicin a la entrada del conmutador:
las memorias 3034 permiten almacenar una c"lula mientras
que la in!ormacin de la ca#ecera es procesada.
-uertas de salida controlada mediante un generador de pulsos:
introduce un retardo en la llegada de las c"lulas a la etapa de
intercone%in. Durante dico retardo se lleva a ca#o el
procesamiento de la in!ormacin de la ca#ecera de las c"lulas.
8otese que el retardo viene determinado por la di!erencia de
!ases entre el generador de pulsos del conmutador y el
generador de pulsos de las l&neas de entrada.
7loque de duplicacin de c"lulas: generan una cpia de las
c"lulas para cada puerto de salida.
7loques transmite o descarta: estos #loques permiten pasar las
c"lulas al puerto destino siempre que "stas tengan como
destino dico puerto. En otro caso, estos #loques redirigen las
c"lulas reci#idas a los sumideros para c"lulas descartadas.
3unciones de Matla# em#e#idas: contienen la inteligencia que
permite controlar los #loques transmite o descarta. En !uncin
de la direcciones de las c"lulas, se generan se9ales de control
que gestionan la operacin de los #loques transmite o

Fig. 2: Modelo de las lneas de entrada.

Dpto. Teora de Seal,
Telemtica y Comunicaciones






:
descarta.
.n com#inador de caminos: com#ina las c"lulas provenientes
de las 8 l&neas de entrada y acia las l&neas de salida.

-ara el presente e+ercicio supngase que todos los destinos 1l&neas de salida2
son equipro#a#les para cada una de las c"lulas a la entrada. $upngase
adems que si varias c"lulas a la entrada tienen el mismo destino en un
instante de tiempo, todas ellas tienen la misma pro#a#ilidad de alcan6ar dico
destino 1precedencia equipro#a#le para cada uno de los puertos de entrada2.





A continuacin se incluye una posi#le implementacin de la !uncin de Matla#
em#e#ida que permite el control de los #loques transmite o descarta:


function [tx_drop1, tx_drop2] = ...
port_selection_line1(Dest1, Dest2)

if (Dest1 ==1) & (Dest2 ==2)
% The first inputline heads to the first output line
tx_drop1 = 2;
tx_drop2 = 1;
elseif (Dest1 ==2) & (Dest2 ==1)
% The second inputline heads to the first output line
tx_drop1 = 1;

Fig. 3: Modelo de Conmutador ATM sin Memoria.

Dpto. Teora de Seal,
Telemtica y Comunicaciones






;
tx_drop2 = 2;
elseif (Dest1 ==1) & (Dest2 ==1)
% Both inputlines head to the first output line
% we must randomly chose which cell will reach the port
tx_drop1 = round(rand)+1;
tx_drop2 = 2;
else
% None of the inputlines head to the first output line
tx_drop1 = 1;
tx_drop2 = 1;
end;



El modelo de las l&neas de salida se representa en la !igura :. En dico modelo
se incluyen los siguientes #loques:

$ervidor: modela la l&nea de transmisin a la salida.
$umidero de entidades: permite recoger las entidades 1c"lulas2
una ve6 que estas an sido !inalmente transmitidas.





Para el presente ejercicio supngase que tanto el conmutador como las
lneas de entrada salida operan a la misma tasa de c!lula.

Realizacin
prctica
Preliminares
-ara la reali6acin de la presente prctica es necesario arrancar el equipo en
<indo=s>- con la imagen denominada ?tstc2@ para poder disponer de una
copia operativa de Matla#2''(#.
,onstruya el modelo del conmutador ATM sin memoria seg5n las e%plicaciones

Fig. ": Modelo de las lneas de salida.

Dpto. Teora de Seal,
Telemtica y Comunicaciones






(
proporcionadas en el apartado de 3undamentos.
3amiliar&cese con el modelo construido.
0denti!ique cmo las c"lulas son encaminadas a los puertos de salida en
!uncin de su direccin destino.
,omprue#e el descarte de c"lulas para el caso que dos c"lulas a la entrada
tengan como destino el mismo puerto de salida.
Aeri!ique que el caudal de c"lulas de salida 1trougput2 es igual en todas las
l&neas de salida.
Ejecucin
Apartado 1: Evaluacin de -restaciones de ,onmutador $in Memoria 2 % 2
El caudal de c"lulas de salida 1trougput2 va a depender de la cantidad de
tr!ico que accede al conmutador a trav"s de las l&neas de entrada.
Bepresente gr!icamente el trougput del conmutador en !uncin de la
utili6acin de las l&neas de entradas 1suponiendo que todas las l&neas de
entrada tienen la misma utili6acin2.
C,ul es el m%imo trougput alcan6ado por el conmutadorD CA qu" se de#e
que se alcance dico trougput m%imoD
$e pide adems que se represente gr!icamente en !uncin de la utili6acin de
las l&neas de entrada:
E *a pro#a#ilidad de descartar un paquete en el conmutador.
E El retardo medio e%perimentado por una c"lula al atravesar el
conmutador.
,ontraste los resultados o#tenidos con los presentados en la parte terica de la
asignatura.
Apartado 2: Evaluacin de -restaciones de ,onmutador $in Memoria / %/
Bepita el apartado 1 para los el caso en que el conmutador conmuta c"lulas
entre / l&neas de entrada y / l&neas de salida.
,ontin5e suponiendo que todos los destinos 1l&neas de salida2 son
equipro#a#les para cada una de las c"lulas a la entrada.
C,ul es aora el m%imo trougput alcan6ado por el conmutadorD Belacione
el resultado o#tenido con el trougput que puede o#tener un conmutador ATM
sin memoria.
Apartado /: Evaluacin de -restaciones de ,onmutador ,on Memoria a la
$alida / % /
Modi!ique el modelo empleado en los apartados previos para o#tener una
arquitectura de conmutador con memoria a la salida.
Bepresente gr!icamente el trougput del conmutador en !uncin de la
utili6acin de las l&neas de entradas 1suponiendo que todas las l&neas de
entrada tienen la misma utili6acin2 para los siguientes tama9os de memoria: 2,

Dpto. Teora de Seal,
Telemtica y Comunicaciones






F
;, 1' y 1'' c"lulas
$e pide adems que se represente gr!icamente en !uncin de la utili6acin de
las l&neas de entrada:
E *a pro#a#ilidad de descartar un paquete en el conmutador.
E El retardo medio e%perimentado por una c"lula al atravesar el
conmutador.


Anexo:
!rmulas de
!uncionamiento
terico
,on el !in de que se pueda reali6ar una comparativa entre los resultados
prcticos y el !uncionamiento esperado, a continuacin se proporcionan las
!rmulas tericas de modelado de un conmutador 8%8 sin memoria:





siendo N el orden del conmutador 8%8, Tcelda el tiempo para cada celda en el
conmutador y p la pro#a#ilidad de que la celda lleve in!ormacin.
Adems, en el caso de un conmutador sin memoria, la pro#a#ilidad de que un
paquete con in!ormacin se descarte a la salida al no e%istir memoria 1,*-2,
viene dada por:



,omprue#e que sus resultados prcticos se corresponden con los tericos.


# $ %
T
1
&
p
' 1 ' 1 T(
celda
&
i
s celdas
(
(

\
|
=
p
T T(
' 1 C)P
celda i

=