Vous êtes sur la page 1sur 3

TD n5 Dcodage dadresses

Problme 1:
Le schma ci-dessous reprsente une carte conue autour d'un microprocesseur CPU LPPL. Il comporte un bus d'adresse not A12 A ! un bus de donnes not "# " ! et seulement $uel$ues lments du bus de contr%le sont reprsents. Le microprocesseur LPPL est reli di&&rents composants int'rs non reprsents! mais nomms P( )! (A)1! (A)2! *+,1! *+,2! *+,-! et *+,.. Pour slectionner l'un de ces composants! un dcoda'e d'adresse est ralis par un dcodeur 1-/ et un dcodeur 1-0! dont les documentations sont donnes en anne1e.

123 Capacit d4adressa'e a3 "onner pour chacun des composants leurs adresses he1adcimales sur un &ormat . di'its. 5ous rcapitulere6 ce dcoda'e d'adresses en schmatisant la )AP 7ou plan mmoire3 du microprocesseur LPPL. b3 "onner la capacit d'adressa'e du CPU LPPL! et donner toutes les pla'es d'adresses inutilises. c3 "onner la taille mmoire de la P( )! de la (A)1! de la (A)2 et des *+,i. 223 La mmoire Les circuits )8,911. et /2,101 donns en anne1es sont des bo:tiers mmoires. L'un est une P( )! l'autre est une (A). a3 ;uelle est la P( ) et $uelle est la (A) < =usti&ier >otre rponse. b3 ;uelles sont les tailles mmoires de ces 2 composants< *1primer >os rponses en bits! octets! et ?o. c3 Complter le document rponse a&in de construire partir de ces composants le plan mmoire 7uni$uement la P( ) et la (A)13. *n plus du bus d'adresses et du bus de donnes! >ous connectere6 les &ils ncessaires du bus de contr%le. -23 Les *ntres+,orties Les rponses des $uestions a! b! et c sont dessiner sur le document rponse a3 L'*ntre + ,ortie *+,1 est le re'istre ,@9.L,2.9A dont la documentation est donne en anne1e. (elier le re'istre la carte sachant $u'on l'utilisera seulement dans le sens A >ers A. b3 (elier le Bimer )CC/.D la carte sur *+,2 c3 Idem pour le double UA(B ,C@C/C/1 a>ec *+,-

Problme 2 :

"essiner le schma du s$uenceur cEbl du Fra&cet ci-contre construit partir d'un dcodeur! d'un re'istre compteur et d'un codeur dont la documentation est en anne1e.

Problme 3 :

n donne le plan mmoire d'un sGstHme micro-in&ormati$ue 'r par un microprocesseur / bits. Le bus d'adresses comporte 1C &ils reprs par AD 7L,A3 A19 7),A3. Cha$ue circuit adressable est slectionn par un C* acti& au ni>eau bas. Ce plan mmoire comprendI - 1C ?o de P( ) entre CDDD et JJJJ! - 2. ?o entre CDDD et AJJJ permettant d'adresser - bo:tiers d'entres+sorties! - 1C ?o de (A) entre 2DDD et 9JJJ! - un bo:tier a&&icheurs adressable entre DDDD et 1JJJ. Boute coupure d'alimentation a pour cons$uence la production d'un ni>eau haut sur une entre Ice $ui de>ra inhiber tous les bo:tiers mmoires. ,achant $ue les mmoires P( ) utilises contiennent 2 ?o par bo:tier et les (A) . ?o par bo:tier! proposer un schma structurel permettant de raliser le plan mmoire prcdent partir de circuits #.KC1-/ !#.KC1-0 "onner >otre rponse comme dans la &i'ure du problHme 1! sans dessiner les bo:tiers! mais indi$uer seulement les Cheap ,elect 7C,3. JJJJ CDDD AJJJ ADDD 0JJJ /DDD #JJJ CDDD ,JJJ 2DDD 1JJJ DDDD bo:tier AJJICK*U(, )moire de donnes 7(A),3 I+ 1 I+ 2 )moire de pro'rammes 7P( ),3 I+ -

"

CU)*@B (LP @,*