Vous êtes sur la page 1sur 29

Codeurs- Dcodeurs- Transcodeur. Transcodeur (DCBDCB-Ex3/ DCB-Ex3 DCB) Transcodeur (BinaireGray/ GrayBinaire) Soustracteur 4 bits. Comparateur 3 bits.

I) Codeurs :
Introduction : Les Codeurs sont utiliss pour la compression des donnes Le principe de fonctionnement dun codeur est le suivant : lorsquune entre est active, les sorties affichent la valeur correspondant au numro de lentre dans le code binaire choisi. Un codeur peut tre vu comme un convertisseur du code dcimal vers un code binaire. Une seule entre du codeur doit normalement tre active la fois. Dans le cas o le code en sortie est le code binaire pur, le circuit correspondant possde N entres et n sorties, avec 2n1 < N 2n.

1)

Codeur binaire 8 vers 3(8 entres vers 3 sorties) :

Dfinition : Ce codeur reoit une information code sur une de ses huit entres et gnre lquivalent binaire sur les sorties S0 S2. Une seule entre doit tre active la fois.

Table de vrit :

Equations logiques : S0 = E1 + E3 + E5 + E7 S1 = E2 + E3 + E6 + E7 S2 = E4 + E5 + E6 + E7 Logigramme :

Circuit daprs MS11 :

E0 Ke y = A E1 Ke y = A E2 Ke y = A E3 Ke y = A E4 Ke y = A E5 Ke y = A E6 Ke y = A E7 V1 12 V Ke y = A HB1
IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO9 IO10 IO11 IO9 IO10 IO11

A0 2.5 V A1 2.5 V A2 2.5 V

codeur 8 vers 3

2)

Codeur binaire 16 vers 4(16 entres vers 4 sorties) :

Dfinition : Ce codeur reoit une information code sur une de ses 16 entres et gnre lquivalent binaire sur les 4 sorties S0 S3. Une seule entre doit tre active la fois.

Table de vrit : SORTIES S3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 S2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 S1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 S0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

ENTREE ACTIVEE (=1) E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 E10 E11 E12 E13 E14 E15 Equations logiques :

S0 = E1+E3+E5+E7+E9+E11+E13+E15 S1 = E2+E3+E6+E7+E10+E11+E14+E15 S2 = E4+E5+E6+E7+E12+E13+E14+E15 S3 = E8+E9+E10+E11+E12+E13+E14+E15 Logigramme :

Circuit daprs MS11 :


E0 Ke y = A E1 Ke y = A E2 Ke y = A E3 Ke y = A E4 Ke y = A E5 Ke y = A E6 Ke y = A E7 Ke y = A E8 Ke y = A E9 Ke y = A E10 Ke y = A E11 Ke y = A E12 Ke y = A E13 Ke y = A E14 Ke y = A E15 V1 12 V Ke y = A HB1
IO1 IO1 IO2 IO2 IO3 IO3 IO4 IO4 IO5 IO5 IO6 IO6 IO7 IO7 IO8 IO8 IO9 IO9 IO10IO10 IO11IO11 IO12IO12 IO13IO13 IO14IO14 IO15IO15 IO16IO16 IO17 IO18 IO19 IO20 IO17 IO18 IO19 IO20

S0

2.5 V

S1

2.5 V

S2

2.5 V S3

2.5 V

codeur 16 vers 4

3) Dcodeurs :
Introduction : La fonction dun dcodeur est de reconnatre une combinaison de bits en entre (le code) et de signaler la prsence de ce code en mettant un signal en sortie 1. Exemple : Supposons quon cherche reconnatre le code binaire 1001, Dans ce cas, il faut raliser un circuit qui implmente la fonction R = x3.x2.x1.x0.On remarque que R = 1 si lentre est 1001 et 0 sinon, ce circuit permet de dcoder le code 1001.

1)

Dcodeur 3 vers 8(3 entres vers 8 sorties) :

Table de vrit :

X0 X1 X2 sorties 0 0 0 S0 0 0 1 S1 0 1 0 S2 0 1 1 S3 1 0 0 S4 1 0 1 S5 1 1 0 S6 1 1 1 S7
Equations logiques :

Logigramme :
X2 X1 X0 U4 S0

AND3 U3 NOT U2 NOT U1 NOT U5 S1

AND3 U6 S2

AND3 U7 S3

AND3 U8 S4

AND3 U9 S5

AND3 U10 S6

AND3 U11 S7

AND3

Circuit daprs MS11 :


S0 2.5 V S1 2.5 V S2 2.5 V X2 HB1 Key = 2 X1 Key = 1 X0 Key = 0
X2 X1 X0 X2 X1 X0 S0 S1 S2 S3 S4 S6 S5 S7 S0 S1 S2 S3 S4 S6 S5 S7

S3 2.5 V S4 2.5 V S5 2.5 V S6

deco 3 vers 8

V1 12 V

2.5 V S7 2.5 V

2)

Dcodeur 4 vers 16(4 entres vers 16 sorties) :

Table de vrit :

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

SORTIES S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15

Equations logiques :

Logigramme :
A B C D 0 U1 NOT U2 NOT U3 NOT U4 NOT 8 S0 S1 S2 AND4 1 AND4 9 S3 S4 S5 AND4 2 AND4 10 S6 S7 S8 AND4 3 AND4 11 S9 S10 AND4 4 AND4 12 S11 S12 S13 AND4 5 AND4 13 S14 S15 AND4 6 AND4 14

AND4 7

AND4 15

AND4

AND4

Circuit daprs MS11 :


S0 2.5 V A Key = A HB1
A B C D A B C D S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15

S1 2.5 V

S2 2.5 V

S3 2.5 V

S4

S5 2.5 V 2.5 V

S6 2.5 V

S7 2.5 V

B Key = B C Key = C D Key = D V1 12 V

S8 2.5 V

S9 2.5 V

S10 2.5 V

S11 2.5 V

dec 4 vers 16

S12 2.5 V

S13 2.5 V

S14 2.5 V

S15 2.5 V

3) Transcodeur :
Introduction : Un transcodeur (ou convertisseur de codes) est un dispositif permettant de passer du nombre N crit dans le code C1 au mme nombre N crit dans le code C2. Il n'existe pas un code binaire meilleur que tous les autres : aussi en utilise-t-on plusieurs avec des transcodeurs pour passer de l'un l'autre. Leurs utilisations en nombres relativement limits expliquent qu'on ne les trouve pas tous sous forme de circuits intgrs : il faut alors les raliser l'aide de portes logiques ET-NON, OU NON ... etc. la ralisation pratique dun transcodeur passe par lcriture de sa table de vrit, puis par la recherche des quations de sorties avec les tableaux de Karnaugh. Parmi les transcodeurs que l'on trouve en circuits intgrs, on peut citer : k les transcodeurs dcimal / BCD (circuit 74147). k les transcodeurs BCD / dcimal (circuits 7442, 7445, et 4028). k les transcodeurs XS 3 / dcimal (circuit 7443). k les transcodeurs Gray excdant 3 (code Gray+3) / dcimal (circuit 7444). k les transcodeurs DCB / afficheur 7 segments (circuits 7448, 7511, 4543, 4511). k les transcodeurs binaire 5 bits / DCB (circuit 74185). k les transcodeurs DCB / binaire 5 bits (circuit 74184).

1)

Transcodeur 10 vers 4(10 entres vers 4 sorties) :

Dfinition : Ce codeur reoit un chiffre dcimal sur une des dix entres et gnre lquivalent binaire sur les Sorties S0 S3. Une seule entre doit tre active la fois.

Table de vrit :

Equations logiques : S0 = E1 + E3 + E5 + E7 + E9 S1 = E2 + E3 + E6 + E7 S2 = E4 + E5 + E6 + E7 S3 = E8 + E9 Logigramme :

10

Circuit daprs MS11 :


E0 Ke y = A E1 Ke y = A E2 Ke y = A E3 Ke y = A E4 Ke y = A E5 Ke y = A E6 Ke y = A E7 Ke y = A E8 Ke y = A E9 Ke y = A
IO1 IO1 IO2 IO2 IO3 IO3 IO4 IO4 IO5 IO5 IO6 IO6 IO7 IO7 IO8 IO8 IO9 IO9 IO10IO10

S0 HB1
IO11 IO12 IO13 IO14 IO11 IO12 IO13 IO14

2.5 V

S1

2.5 V

S2

2.5 V S3

transcodeur 10 vers 4 2.5 V

V1 12 V

2)

Transcodeur 4 vers 10 (4 entres vers 10 sorties) :

Table de vrit : E0 0 0 0 0 0 0 0 0 1 1 E1 0 0 0 0 1 1 1 1 0 0 E2 0 0 1 1 0 0 1 1 0 0 E3 0 1 0 1 0 1 0 1 0 1 S0 1 0 0 0 0 0 0 0 0 0 S1 0 1 0 0 0 0 0 0 0 0 S2 0 0 1 0 0 0 0 0 0 0 S3 0 0 0 1 0 0 0 0 0 0 S4 0 0 0 0 1 0 0 0 0 0 S5 0 0 0 0 0 1 0 0 0 0 S6 0 0 0 0 0 0 1 0 0 0 S7 0 0 0 0 0 0 0 1 0 0 S8 0 0 0 0 0 0 0 0 1 0 S9 0 0 0 0 0 0 0 0 0 1

11

Equations logiques :

Logigramme :

12

Circuit daprs MS11 :


S0 2.5 V S1

2.5 V S2

2.5 V S3 2.5 V S4

E0 Ke y = A E1 Ke y = A HB1
E0 E1 E2 E3 E0 E1 E2 E3 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 S0 S1 S2 S3 S4 S5 S6 S7 S8 S9

2.5 V S5 2.5 V

E2 Ke y = A

transcodeur 4 vers 10 E3 Ke y = A S8 V1 12 V S9 S7

S6

2.5 V 2.5 V

2.5 V

2.5 V

3)

Transcodeur DCB DCB excdent 3(4 entres vers 4 sorties) :

Table de vrit : E0 0 0 0 0 0 0 0 0 1 1 E1 0 0 0 0 1 1 1 1 0 0 E2 0 0 1 1 0 0 1 1 0 0 E3 0 1 0 1 0 1 0 1 0 1 S0 0 0 0 0 0 1 1 1 1 1 S1 0 1 1 1 1 0 0 0 0 1 S2 1 0 0 1 1 0 0 1 1 0 S3 1 0 1 0 1 0 1 0 1 0

13

Les tableaux de karnaugh :

Equations logiques :

Logigramme :

14

Circuit daprs MS11 :


S0 E0 Ke y = A HB1 E1 Ke y = A
IO1 IO2 IO3 IO4 IO1 IO2 IO3 IO4 IO5 IO6 IO7 IO8 IO5 IO6 IO7 IO8

2.5 V

S1

2.5 V

S2 2.5 V S3 2.5 V

DCB-DCBexc3 E2 Ke y = A

E3 Ke y = A V1 12 V

4)

Transcodeur DCB excdent 3 DCB (4 entres vers 4 sorties) :

Table de vrit : E0 0 0 0 0 0 1 1 1 1 1 E1 0 1 1 1 1 0 0 0 0 1 E2 1 0 0 1 1 0 0 1 1 0 E3 1 0 1 0 1 0 1 0 1 0 S0 0 0 0 0 0 0 0 0 1 1 S1 0 0 0 0 1 1 1 1 0 0 S2 0 0 1 1 0 0 1 1 0 0 S3 0 1 0 1 0 1 0 1 0 1

15

Les tableaux de karnaugh :

Equations logiques :

Logigramme :

16

Circuit daprs MS11 :


S0 2.5 V

E0 Ke y = A E1 Ke y = A
IO1 IO2 IO3 IO4 IO1 IO2 IO3 IO4

HB1
IO5 IO6 IO7 IO8 IO5 IO6 IO7 IO8

S1

2.5 V

S2 2.5 V S3

DCB ex3-DCB

E2 Ke y = A

2.5 V

E3 Ke y = A V1 12 V

5)

Transcodeur Binaire Gray (4 entres vers 4 sorties) :

La construction du code Gray pour les nombres de 0 15 est reprsente par la table suivante : Table de vrit :

17

Les tableaux de karnaugh : Etablissons un diagramme de Karnaugh pour G1, G2, G3, G4 partir de B1, B2, B3 et B4 :

Equations logiques : Nous pouvons maintenant tablir les quations de G1 G4 :

Logigramme : Nous pouvons remarquer que le passage du binaire pur au code Gray se fait en effectuant une opration OU Exclusif. Le circuit du transcodeur est trs simple. En dsignant par Bn (B1 = LSB) un bit quelconque en code binaire pur et par Gn le bit recherch en code Gray, nous avons alors :
B4 1 B3 XOR2 2 B2 XOR2 3 B1 XOR2 G2 G4 G3

G1

18

Circuit daprs MS11 :


X A 2.5 V Key = A Y B Key = B C Key = C
A B D C

HB1
X Y Z T

2.5 V

Z 2.5 V

boitier tran B vers G

D Key = D V1 12 V

T 2.5 V

6)

Transcodeur Gray Binaire (4 entres vers 4 sorties) :

Pour obtenir le circuit dun transcodeur du code gray vers le code binaire , il suffit dinvers la table de vrit du transcodeur binaire vers gray on prend comme entres G1, G2, G3 et G4 et comme sorties B1, B2, B3 et B4. Logigramme :
G4 B4

U1 G3 XOR2 U2 G2 XOR2 U4 XOR2 U5 XOR2

B3

B2

U3 G1 XOR2

B1

19

Circuit daprs MS11 :


X Key = X A 2.5 V

Y Key = Y
G4 G3 G2 G1

HB1
B4 B3 B2 B1

B 2.5 V

tran G vers B Z Key = Z C 2.5 V

T Key = T V1 12 V

D 2.5 V

7) Soustracteurs :
1) Demi-soustracteur :
Dfinition : Le circuit soustracteur le plus simple est un circuit deux entres A et B et deux sorties S et R, qui calcule A - B et produit en sortie le bit de diffrence S et le bit de retenue R. Comme on peut le constater en examinant les 4 cas possibles (0 - 0 = 0, 1 - 0 = 1, 1 - 1 = 0, 0 - 1 = 1 avec une retenue), le bit de diffrence est gal 1 quand A et B sont diffrents. On peut donc calculer S avec une porte DIFF. De mme, on constate que R est gal 1 quand B et l'inverse de A sont gaux 1. On peut donc calculer R avec une porte ET et une porte NON. On aboutit finalement un demi-soustracteur, trs similaire au circuit demi-additionneur. Table de vrit :

Equations Logiques :

20

Logigramme :

Circuits daprs MS11 :


S 2.5 V A Ke y = A B Ke y = B V1 12 V
A B A B

HB1
S R S R

2.5 V

Demi soustracteur

2)

Soustracteur complet 1bit :

Dfinition : Comme dans le cas de l'addition, un pas lmentaire dans une soustraction consiste calculer la soustraction de trois bits (o deux bits viennent des deux nombres soustraire, le troisime correspondant la retenue produite par le pas prcdent). Il nous faut donc un circuit trois entres A, B et C et deux sorties S et R, calculant A - B - C et produisant le bit de diffrence S et le bit de retenue R. Comme pour l'addition, on peut obtenir ce circuit en utilisant deux copies du circuit demi-soustracteur : une copie te B de A, l'autre te C du rsultat produit par la premire copie. Comme pour l'addition, la retenue totale est gale 1 si l'une des copies fournit une retenue gale 1. On obtient finalement un soustracteur complet.

21

Table de vrit :

Tableau de karnaugh pour la retenue R :

Equations Logiques :

22

Logigramme :

Circuit daprs MS11 :


S 2.5 V A Ke y = A B Ke y = B C Ke y = C Soustracteur complet 1 bits
A B C A B C

HB1
S R S R

2.5 V

V1 12 V

3)

Soustracteur 4bits :

Dfinition : Il suffit ensuite de relier entre elles n copies de ce circuit soustracteur pour pouvoir soustraire deux nombres de n bits (comme avec l'addition, la copie la plus droite est en fait un demisoustracteur, car la retenue initiale est nulle).

23

Logigramme :

24

Circuit daprs MS11 :

A0 Ke y = A B0 Ke y = B A1 Ke y = A B1 Ke y = B A2 Ke y = A B2 Ke y = B A3 Ke y = A B3 V1Ke y = B 12 V

HB1
A B C A B C S R S R

S0 2.5 V

Soustracteur complet 1 bits HB2


A B C A B C S R S R

S1 2.5 V

S2 2.5 V

Soustracteur complet 1 bits HB3


A B C A B C S R S R

S3 2.5 V

Soustracteur complet 1 bits HB4


A B C A B C S R S R

2.5 V

Soustracteur complet 1 bits

4) Comparateurs :
1) Comparateur 1bit :

25

Table de vrit :
ENTREES A0 0 0 1 1 X X X X X X X X B0 0 1 0 1 X X X X X X X X S0 (A0>B0) 0 0 0 0 1 1 1 1 0 0 0 0 E0 (A0=B0) 1 1 1 1 0 0 0 0 0 0 0 0 I0 (A0<B0) 0 0 0 0 0 0 0 0 1 1 1 1 S1 0 0 1 0 1 1 1 1 0 0 0 0 SORTIES E1 1 0 0 1 0 0 0 0 0 0 0 0 I1 0 1 0 0 0 0 0 0 1 1 1 1

Equations logiques :

Logigramme :

26

Circuit daprs MS11 :


S1 2.5 V A0 Ke y = A B0 Ke y = A S0 Ke y = A E0 Ke y = A I0 Ke y = A HB1
A0 B0 S0 E0 I0 A0 B0 S0 E0 I0 S1 E1 I1 S1 E1 I1

E1 2.5 V

I1 2.5 V

comparateur 3 bits

V2 12 V

27

2) Comparateur 3 bits :
Dfinition : Association dun comparateur un bit, les sorties S1, E1, I1, du 1er comparateur un bit a sont relies a les entres du 2me comparateur.

28

Circuits daprs MS11 :


A0 Ke y = A B0 Ke y = A S0 Ke y = A E0 Ke y = A I0 Ke y = A A1 Ke y = A B1 Ke y = A A2 Ke y = A B2 Ke y = A
A0 B0 S0 E0 I0 A0 B0 S0 E0 I0 A0 B0 S0 E0 I0 A0 B0 S0 E0 I0

HB1
S1 E1 I1 S1 E1 I1

comparateur 3 bits HB2


A0 B0 S0 E0 I0 A0 B0 S0 E0 I0 S1 E1 I1 S1 E1 I1

S1 2.5 V HB3
S1 E1 I1 S1 E1 I1

comparateur 3 bits

E1 2.5 V

I1 2.5 V

comparateur 3 bits

V2 12 V

29

Vous aimerez peut-être aussi