CONVERSO A/D E D/A

Raimundo Carlos Silvrio Freire

Resumo:
Os conversores A/D e D/A so usados como interface entre os circuitos
analgico e digital. Sero apresentadas, nesse mini-curso, as tcnicas de converso A/D
e D/A. As arquiteturas dos conversores D/A abordadas sero: com resistor ponderado,
com rede R-2R e com PWM. As arquiteturas de conversores D/A sero divididas em
dois grupos: frequncia de Nyquist (paralelo, aproximao sucessiva, rampa dupla e
incremental) e sobre-amostrados (delta sigma). Sero mostradas as caractersticas de
conversores A/D e D/A e feitas comparaes dos diversos conversores com relao a
estas caractersticas. Abordagens de implementao desses conversores em circuitos
integrados tambm sero feitas.
1. Introduo
A maior imunidade ao rudo a grande vantagem do tratamento do sinal na
forma digital em relao ao tratamento analgico. Essa vantagem tambm traz como
conseqncia a maior facilidade de armazenamento de dados. Entretanto, a maioria dos
sinais presentes na natureza analgica (desprezando-se os efeitos qunticos). Deve-se,
portanto, fazer uma converso dos sinais analgicos para a forma digital usando-se
conversores A/D e, depois do processamento, s vezes necessrio converter os sinais
digitais para a forma analgica usando-se os conversores D/A.
Um sistema de controle de processos pode ser representado pelo diagrama de
blocos da figura 1. Esse sistema composto na parte de aquisio de dados por:
transdutores, condicionadores analgicos de sinal, circuitos de amostragem e reteno,
multiplexador, conversor A/D, circuitos de interface e microprocessador. O
microprocessador trata o sinal digital e pode interferir no processo usando conversores
D/A e circuitos de acionamento.

Figuia 1: Biagiama ue blocos ue um sistema ue contiole ue piocessos.
O processo de transformao de um sinal analgico em digital comea pelas
amostragem e reteno realizadas pelos circuitos SH (sample and Hold). Segundo o
critrio de Nyquist, a frequncia de amostragem deve ser igual ou maior do que o dobro
da banda de frequncia do sinal amostrado.
!" $%&%'()&*+(,'%+ -.+ './0)&+.&)+ 123 ) 3214
2.1. Faixa uinmica: Faixa ue valoies ue amplituue uo sinal analogico.
2.2. Resoluo: Menor variao, dentro da faixa dinmica, do sinal analgico que causa
uma variao no sinal digital. Existe uma ielao entie a iesoluo e o nmeio
ue bits uo conveisoi, uaua poi:
"#$
%& '(% ! ) * +%,-.(/0-1 " ) - 23&%+- 4% 567,1 8
#$
% 8
#%
,0- -, 9*.-+%, *2*.:;6<-, &=>6&-
% &?26&- 4* @*6>* 462A&6<*1
2.3. Tempo ue conveiso: Buiao ue tempo em que se gaiante que o conveisoi
tenha um valoi vliuo na saiua, a paitii uo momento em que foi aplicauo um
sinal na entiaua e o piocesso ue conveiso foi iniciauo.
2.4. Eiios: Nos piocessos ue conveiso, uiveisos eiios pouem estai associauos aos
conveisoies AB e BA, uentie os quais se poue uestacai o Eiio ue
Quantizao, que se comete ao se conveitei um sinal analogico paia uigital.
Este eiio est limitauo iesoluo uo conveisoi (!). ueialmente assume-se
que o valoi uigital coiiesponue a metaue ua faixa analogica, ento o eiio (") ue
quantizao est limitauo a #!$% ' " ' (!$%. 0utios eiios impoitantes so os
ue ganho, ueslocamento, lineaiiuaue e no-monotoniciuaue (figuia 2).

Figuia 2: Eiios em conveisoies AB e BA.
5" $./0)&+.&)+ 3214
Os conversores D/A convertem um sinal digital para um sinal discreto em
amplitude com 2
N
nveis. Geralmente considera-se esse sinal discreto como sendo
analgico, especialmente nos casos em que N grande e/ou que o sinal de sada do D/A
colocado na entrada de um filtro passa-baixas. Pode-se destacar 3 tipos de
conversores D/A:
S.1. A iesistoi ponueiauo: 0 conveisoi BA a iesistoies ponueiauos constituiuo
poi uma malha ue iesistoies ponueiauos, uma tenso ue iefeincia e chaves
analogicas. Na figuia S mostia-se um conveisoi BA a iesistoies ponueiauos
ue 4 bits.
No circuito da figura 3, cada resistor tem como valor R
i
=Rp
i
, em que p
i
uma
ponderao correspondente ao peso do bit i na palavra binria. O comando de cada
chave associado a um bit da palavra binria. Quando o bit 1, a chave
correspondente est fechada e uma corrente, que funo da tenso de referncia
V
ref
e da resistncia R
i
, passa pela chave e convertida em uma tenso proporcional
ao seu valor. Quando mais de um bit est ativo, as correntes geradas so somadas e
convertidas. Desta forma, a tenso de sada dada por:
"B$

Figuia S: Conveisoi BA ue 4 bits a iesistoies ponueiauos.
O maior problema do conversor D/A a resistores ponderados a disperso
nos valores dos resistores, por exemplo: em um conversor de 10 bits so
necessrios resistores R, 2
2
R,...., 2
11
R. Esse problema faz com que este tipo de
conversor seja muito pouco usado.
3.2. Com rede R-2R: O conversor D/A com rede R-2R, ao contrrio do conversor com
resistores ponderados, usa apenas dois valores de resistncias. Na figura 4 mostra-
se um exemplo deste tipo de conversor D/A com 4 bits. A tenso de sada V
s
dada
da mesma forma que na expresso 2.

Figuia 4: Conveisoi BA ue 4 bits com ieue R-2R.

2.3. PWN: 0s conveisoies AB com PWN so bastante usauos em
miciocontiolauoies. ueia-se um sinal com peiiouo constante ), amplituue
constante * e uuiao ue pulso piogiamvel uigitalmente ! (figuia S). 0 valoi
muio uesse sinal uauo poi:
"C$
Como T e E so constantes, ento V
med
corresponde ao valor digital programado
em !. O maior problema desse tipo de conversor D/A o tempo de resposta, que
grande.

Figuia S: Sinal PWN.
6" $./0)&+.&)+ 1234
Os conversores A/D podem ser classificados em dois grandes grupos: a
frequncia de Nyquist e sobre-amostrados. Dentre os primeiros destacam-se o paralelo,
o de aproximaes sucessivas e de rampa dupla. Dentre os sobre-amostrados destaca-se
o delta-sigma.
4.1. Paialelo: 0 piincipio uo conveisoi AB paialelo consiste em compaiai,
simultaneamente, a tenso ue entiaua +" com 2
,
-1 tenses ue iefeincias, em
que , o nmeio ue -./0 uo conveisoi AB. Na Figuia 6 mostia-se um
conveisoi AB paialelo ue S -./0. 0ito (2
S
) palavias uigitais pouem sei
iepiesentauas e a montagem utiliza sete (2
S
-1) compaiauoies. Caua
compaiauoi possui como entiauas a tenso +" e uma tenso ue iefeincia, que
obtiua a paitii ue +1"2 e ue uma malha ue iesistoies. 0 objetivo uesta malha
ue iesistoies, juntamente com os compaiauoies, uelimitai os inteivalos ue
tenses paia se iuentificai no qual est inseiiua a tenso +". A faixa ue caua
inteivalo igual iesoluo uaua pela expiesso (1).

Figuia 6: Conveisoi AB paialelo ue S bits.
0 conveisoi paialelo poue fazei conveises muito ipiuas, pois seu tempo
ue conveiso limitauo apenas pelos tempos ue iesposta uos compaiauoies e
uas poitas logicas. 0 pioblema uestes conveisoies est na quantiuaue ue
compaiauoies utilizauos que ueve sei ue 2
N
-1, poitanto conveisoies paialelos
com mais ue S bits (61 compaiauoies) no so comuns.
4.2. Apioximaes sucessivas: 0m conveisoi AB poi apioximaes sucessivas
est iepiesentauo na figuia 7. No inicio ua conveiso, o iegistiauoi ue
apioximaes sucessivas coloca em sua saiua uma palavia uigital
coiiesponuente a metaue ua faixa ue valoies uigitais. Na saiua uo BA apaiece
ento uma tenso analogica igual a vief2, que compaiaua com a tenso
analogica ue entiaua +". 0 RAS muua a palavia uigital na sua saiua
aciescentanuo ua faixa uo sinal uigital (vief4 paia o sinal analogico) se ve >
vc (saiua logica uo compaiauoi igual a u) ou subtiainuo esse mesmo valoi se
ve < vc (saiua logica uo compaiauoi igual a 1). Esse piocesso feito , vezes (,
o nmeio ue -./0) e a caua nova inteiao o valoi que se aciescenta (ou se
subtiai) vief2
.
(em que . o nmeio ua iteiao). Ao final ue , iteiaes
tem-se em P a palavia uigital coiiesponuente ao valoi analogico ue +".

Figuia 7: Conveisoi AB poi apioximaes sucessivas.
Estes conversores possuem uma implementao mais simples do que os
conversores paralelos, mas o tempo de converso maior.
4.S. Rampa uupla: Na figuia 8 mostia-se uma aiquitetuia ue um conveisoi AB ue
iampa uupla. Neste tipo ue conveisoi a conveiso se u em uuas etapas, na
piimeiia, a tenso analogica ue entiaua integiaua (com valoi inicial zeio)
uuiante 2
,
pulsos uo ielogio (34536). Na segunua, a tenso ue iefeincia
integiaua (com valoi inicial igual ao valoi final ua piimeiia etapa) at que a
saiua uo integiauoi chegue a zeio. 0s pulsos uo ielogio so contauos uuiante
essa segunua etapa e o valoi final coiiesponue ao valoi ua tenso ue entiaua
+". Esse tipo ue conveisoi tem implementao bastante simples e poue tei um
nmeio ue -./0 , bastante elevauo, mas o tempo ue conveiso tambm
muito gianue.

Figuia 8: (a) Conveisoi AB ue iampa uupla; (b) fases ue conveiso.
4.4. Belta Sigma: 0s conveisoies AB uelta sigma usam a sobie-amostiagem paia,
a paitii ue um conveisoi AB ue , bits, obteiem em sua saiua uma palavia
uigital com um nmeio ue -./0 maioi que ,. Estes conveisoies so compostos
ue um mouulauoi uelta sigma e ue um uecimauoi (figuia 9.a). 0 uecimauoi
um ciicuito uigital que faz a funo ue um filtio passa-baixas. Na figuia 9.b est
iepiesentauo em uiagiama ue blocos um mouulauoi ue piimeiia oiuem. 0s
conveisoies AB uelta sigma so muito usauos atualmente pela sua faciliuaue
ue implementao em ciicuitos integiauos.

Figuia 9: (a) Conveisoi AB uelta sigma; (b) mouulauoi uelta sigma ue piimeiia
oiuem.
7" $.89%&%:;. -) 3)+)89)/<. -) $./0)&+.&)+ 1234
Quadro 1: Comparao de desempenho de conversores A/D.
Tipo vantagens Besvantagens Aplicaes
Piincipais
Paialelo Nuito ipiuo Baixa iesoluo Bigitalizao ue
viueo e ue sinais ue
fieqncias
elevauas.
Apioximaes
sucessivas
Ciicuito com Baixa
Complexiuaue
Bem mais lento
que o paialelo
Aquisio ue uauos
Rampa Bupla Possibiliuaue ue se
obtei nmeio ue
bits elevauo.
Lento Equipamentos ue
meuio
Belta Sigma Faciliuaue ue
integiao
Lento Celulaies, BvB, etc.
=" >?@)+(;. -) A),(?&%4
CN0S Cascaue Sigma-Belta Nouulatois foi Sensois anu Telecom. Eiioi Analysis
anu Piactical Besign. Autoies: R. uel Rio, F. Neueiio, B. Piez-veiu, }. N. ue la
Rosa, A. Rouiiguez-vazquez. Euitoia: Spiingei
Countinous-Time Sigma-Belta AB Conveision. Funuamentals, Peifoimance Limits
anu Robust Implementaiions. Autoies: 0itmanns, ueifeis. Euitoia: Spiingei
Bata Conveiteis. Autoies: Fianco Nalobeiti. Euitoia: Spiingei
Switcheu-Capacitoi Techiniques foi Bigh-Accuiacy Filtei anu ABC Besign. Autoies:
Patiick }. Quinn, Aithii B. N. van Roeimunu