Académique Documents
Professionnel Documents
Culture Documents
FACULTAD DE ELECTRÓNICA.
PROYECTO INTEGRADOR 3.
PREMIACIÓN.
INTEGRANTES:
6to NIVEL.
“Israel”
-Alejandro Gallardo.
Objetivo General:
(Compuertas
Lógicas.) Apuesta
(Teclado).
DESCRIPCIÓN DEL CIRCUITO:
- Etapa de Ingreso:
Esta etapa funciona mediante un circuito (555), el cual genera una señal
enviada a un receptor. Por ello al momento que la moneda corte esta
emisión enviara un pulso a la siguiente etapa.
- Etapa de Oscilación:
La siguiente etapa recibe una señal digital, la cual es transmitida hacia los
diferentes flip-flop JK para su funcionamiento ya que necesitan de un
(clock) para su activación.
- Etapa de Estabilización:
Tiene por tarea establecer una configuración tanto con flip-flop y
compuertas lógicas para generar diferentes activaciones en conjunto,
procediendo así un conteo de pulsos, para luego detenerse en uno
especifico.
- Etapa de Selección:
En esta etapa comprende de circuitos demultiplexores, los cuales forma
una captura de ciertos datos para luego solo dejar pasar uno de ellos,
después realiza otra aplicación que es al momento de apostar a la maquina,
ejecutan una selección respectiva para no escoger a todas las apuestas y
entregar la respectiva pulsación para la etapa siguiente.
- Etapa de Premiación:
Esta etapa responde a la etapa anterior ya que necesita la respectiva
selección, para luego ser la entrada de un circuito combinacional que
genera la premiación comparando la apuesta con la etapa de estabilización
y dando como resultado el pulso para el premio establecido.
- Etapa de Enganche:
La etapa de enganche proporciona la entrega del premio, este premio varia
conforme al resultado obtenido en la etapa anterior, en ella actúa un circuito
de potencia (mecánico) para el intercambio de la salida del premio.
Métodos de Investigación.
Descripción:
Familias Lógicas.
Estos componentes están estandarizados, para que haya una compatibilidad entre
fabricantes, de forma que las características más importantes sean comunes. De
forma global los componentes lógicos se engloban dentro de una de las dos
familias siguientes:
Tensión De Alimentación.
Parámetros de puerta
Las puertas lógicas no son dispositivos ideales, por lo que vamos a tener una serie
de limitaciones impuestas por el propio diseño interno de los dispositivos lógicos.
Internamente la familia TTL emplea transistores bipolares (de aquí su alto
consumo), mientras que la familia CMOS emplea transistores MOS (a lo que debe
su bajo consumo).
3. Margen De Transición
Se corresponde con el rango de tensiones en que la entrada es
indeterminada y puede ser tomada como un uno o un cero. Esta zona no
debe ser empleada nunca, ya que la puerta se comporta de forma
incorrecta.
4. Amplitud Lógica.
Debido a que dos puertas de la misma familia no suelen tener las mismas
características debemos emplear los valores extremos que tengamos,
utilizando el valor de VIL máx más bajo y el valor de VIH mín más alto.
5. Ruido.
Al trabajar muy cerca de los límites impuestos por VIH y VIL puede que el
ruido impida el correcto funcionamiento del circuito. Por ello se debe
trabajar teniendo en cuenta un margen de ruido:
VOH y VOL son los niveles de tensión del uno y el cero respectivamente
para la salida de la puerta lógica.
Al suponer que se va a trabajar a un nivel bajo de VOL = 0'4 V con VIL máx
= 0'8 V. En estas condiciones se va a obtener un margen de ruido para nivel
bajo de: VML = 0'8 - 0'4 = 0'4 V
Circuitos Básicos.
MULTIPLEXORES.
Los multiplexores son circuitos combinacionales con varias entradas y una salida
de datos, y están dotados de entradas de control capaces de seleccionar una, y
sólo una, de las entradas de datos para permitir su transmisión desde la entrada
seleccionada a la salida que es única.
Figura 2. Dentro de un multiplexor hay que destacar tres tipos de señales: los datos de
entrada, las entradas de control y la salida.
Flip-Flop.
biestable RS.
El corazón de una memoria son los Flip Flops, este circuito es una combinación de
compuertas lógicas, A diferencia de las características de las compuertas solas, si
se unen de cierta manera, estas pueden almacenar datos que podemos manipular
con reglas preestablecidas por el circuito mismo.
Los FF pueden tener varias entradas, dependiendo del tipo de las funciones
internas que realice, y tiene dos salidas:
Las salidas de los FF sólo pueden tener dos estados (binario) y siempre tienen
valores contrarios, como podemos ver en la siguiente tabla:
La conexión del Registro Básico NOR es exactamente igual al del Registro NAND,
pero los cambios en sus salidas son completamente diferentes, A continuación se
ilustran las dos tablas de verdad para hacer el comparativo entre una y otra.
Agregando pulsadores u otras compuertas en las entradas, los usos más comunes
para el Registro Básico NAND o NOR son:
Biestable JK.
J K Q Qsiguiente
0 0 0 0
0 0 1 1
0 1 X 0
1 0 X 1
1 1 0 1
1 1 1 0
Una forma más compacta de la tabla de verdad es (Q representa el estado
siguiente de la salida en el próximo flanco de reloj y q el estado actual):
J K Q
0 0 q
0 1 0
1 0 1
1 1
Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya
misión es la de permitir el cambio de estado del biestable cuando se produce un
flanco de subida o de bajada, según sea su diseño. Su denominación en inglés es
J-K Flip-Flop Edge-Triggered.
De acuerdo con la tabla de verdad, cuando las entradas J y K están a nivel lógico
1, a cada flanco activo en la entrada de reloj, la salida del biestable cambia de
estado. A este modo de funcionamiento se le denomina modo de basculación
(toggle en inglés).
Biestable D.
Figura 7: Símbolos normalizados: Biestables D a) activo por nivel alto y b) activo por
flanco de subida.
• Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch
en inglés).
• Activo por flanco (de subida o de bajada).
y su tabla de verdad:
D Q Qsiguiente
0 X 0
1 X 1
X=no importa
Contadores asíncronos de rizos.
Este tipo de contadores donde cada salida del flip-flop sirve como señal de
entrada CLK para el siguiente flip-flop, estos contadores no cambian de estado
todos juntos por lo que se dice que no están en sincronía, solo el primer flip flop
responde a los pulsos del reloj ,luego para que al segundo flip-flop responda debe
esperar que el primer flip-flop cambie de estado, y para que el tercer flip-flop se
complemente debe esperar que el segundo flip-flop cambie de estado, y así
sucesivamente con los demás flip-flop.
Por lo tanto existe un leve retraso entre las respuestas de cada flip-flop, en los ff
modernos este retraso es relativamente corto va del orden de los 10-40nsg.
Q2 Q1 Q0 N° de pulsos del
reloj
0 0 0 0
0 0 1 1
0 1 0 2
0 1 1 3
1 0 0 4
1 0 1 5
1 1 0 6
1 1 1 7
Numero MOD.
El contador de la figura 8, tiene 8 estados diferentes del 000 al 111 por tanto se
trata de un contador de rizos MOD 8, recordamos que el numero MOD siempre es
igual al numero de estados por los cuales pasa el contador en cada ciclo completo
antes que se recicle hacia su estado inicial.
En la figura 8 podemos ver que en el contador básico cada flip-flop da una forma
de onda de salida que es exactamente la mitad de la frecuencia de la onda de su
entrada CLK. Supongamos que los pulsos de la señal del reloj es de 8Hz, así
podemos ver que en la salida del primer flip-flop es de 4 Hz, la del segundo flip-
flop es de 2Hz y él ultimo flip-flop 1 Hz.
Decodificación de un contador.
De esta manera, los estados de los flip-flops están representados por los led en
forma visible (encendido = 1, apagado = 0) y el conteo se puede determinar
mentalmente al decodificador los estados binarios de los LED.
Por ejemplo, suponga que este método se ocupa para un contador BCD y los
estados de las lámparas son apagados- encendido -encendido-apagado,
respectivamente. Esto representaría el numero binario 0110, que decodificaríamos
mentalmente como el 6 decimal. Otras combinaciones de estados de los LED
representarían los posibles conteos.
El método de LED indicador no es conveniente cuando aumenta el tamaño
(número de BIT) del contador, porque es muy difícil decodificar mentalmente los
resultados. Por esto es conveniente desarrollar un medio que decodifique
electrónicamente el contenido del contador y mostrar los resultados de inmediato y
que no requiera operaciones mentales
Las 10 salidas se pueden usar para controlar 10 indicadores eléctricos LED. Con
mayor frecuencia en vez de utilizar 10 lámparas por separado, se utiliza un solo
dispositivo para ver los números del 0 al 9, este se denomina tubo nixie, contiene
10 filamentos muy delgados que son la forma de cada uno de los números.
El decodificador BCD controla que filamento esta encendido. Las salidas del BCD
controlan que segmentos están encendidos para producir un patrón que
represente uno de los dígitos decimales.
También, el circuito Schmitt-Trigger puede ser usado para restaurar pulsos que
han sido deteriorados por interferencias durante su transmisión.
Figura 10: Compuerta schmitt trigger.
FORTALEZAS. OPORTUNIDADES.
DEBILIDADES. AMENAZAS.
ANÁLISIS FODA.
En este análisis comparamos fortalezas con amenazas y oportunidades con
debilidades.
ANÁLISIS ECONÓMICO.
Para este proyecto se necesita conocer las diferentes pautas de los análisis
financieros, tomando en cuenta todos los puntos específicos para su ejecución.
5. Flujo de efectivo.
6. El TIR y el VAN.
ACTIVOS. PASIVOS.
CORRIENTES. CORRIENTES.
MAQUINARIAS. $ 30
EQUIPOS. $ 130
ANÁLISIS DE COSTOS.
Se realiza un estudio minucioso de todos nuestros elementos que conforman
nuestro proyecto por ello se planteo de la siguiente forma:
Primer análisis para la materia prima cotizada en APM.
MATERIA PRIMA.
internet 40 40
Suministros Varios
material de oficina 9 25
impresiones 8
transporte 8
Cp = $ 641.
Tiempo de trabajo:
8 Horas al día.
6 Días a la semana.
4 Semanas.
1 Mes.
CIF = 0,55.
Costo de Fabricación.
Costo de Fabricación.
MPD. $ 100
CMOD. $ 2,27
CIF x Hora. $ 0,55
TOTAL $ 102,82
Para este proyecto se tiene que asignar el porcentaje de utilidad que va ser
nuestra ganancia:
% de utilidad = 45 %.
Luego se calcula los precios ya sea el precio unitario bruto y el precio unitario
neto.
Se tiene:
PVPN = Precio de venta neto (Este es el valor que se utiliza para el proyecto).
PVPB = Cp / (1-U).
PVPB = $ 1165,45.
PVPN = $
Se observa que existe una gran diferencia entre el precio bruto y neto por lo tanto
nos orienta que la venta de nuestro producto tendrá una aceptación en el
mercado, debido a su proporcionalidad en sus precios es decir del mayor precio al
menor que es el de venta, se tiene que:
U = $ 186,95 – $ 102,82.
U = $ 84,13
Análisis.
1.- Materiales Directos 100
2.- Mano de Obra Directa 436
3.- Costos generales de fabricación
(=)COSTOS DE PRODUCCION 536
(+) Inv. Inicial Prod, Proceso 0
(=)COSTO TOTAL PRODUC PROCESO 536
(-) Inv. Final Prod. Terminado 36
(=)COSTO PROD. TERMINADO 500
(+) Inv. Inicial Prod, Terminado 36
(=)COSTOS PRODUCTOS DISPONIBLES 536
VENTAS
(-) Inv. Final Prod. Terminado 36
(=)COSTO PRODUCCION Y VENTAS 500
Ventas 6730,2
(-)Costo Producción y Ventas 3472,56
(=)UTILIDAD BRUTA VENTAS 3257,64
(-)Gastos Operacionales
Administrativos
Ventas 500
(=)UTILIDAD OPERACIONAL 2757,64
(+)Otros ingresos
(-) Otros gastos 105
(=)UTILIDAD ANTES IMPUESTOS Y PAR. 2652,64
(-) 15% Participación Laboral 397,896
(-) 25% Impuesto Renta 663,16
(=) UTILIDAD NETA 1591,584
(-) 10% Reserva Legal 265,264
(=) UTILIDAD LIQUIDA ACCIONISTA 1724,216
ANÁLISIS PROYECTADO.
Q = Cantidad de productos a elaborar.
PE = Punto de equilibrio.
TABLA Q CF CT CVU
PROYECTADA PARA 5 500 100 100
LA ELEBORACIÓN
DE N PRODUCTOS. 10 1000 2000 100
Gananci
VTAS PVP Q
2804,25 186,95 15
3739 186,95 20
6543,25 186,95 35
8412,75 186,95 45
9347,5 186,95 50
10282,25 186,95 55
11217 186,95 60
ANÁLISIS PROYECTADO EN AÑOS.
Para realizar este análisis debemos tener en cuenta 2 aspectos importantes:
Todo esto puede variar, ya que si existe una gran demanda de usuarios se debe
realizar productos en menos tiempo.
Proyectando se tiene:
BALANCE GENERAL.
PASIVO CORRIENTE
Obligaciones Bancarias 0 550 0 0 0
Porción Corriente Deuda Largo
Plazo 0 0 0 0 0
Cuentas por pagar Proveedores 10,5 23,5 55,8 91,1 100,9
Gastos Acumulador por pagar 0 0 123 129 163
TOTAL PASIVOS CORRIENTES 10,5 573,5 178,8 220,1 263,9
PASIVO DE LARGO PLAZO 150 200 200 200 200
TOTAL PASIVO 160,5 773,5 378,8 420,1 463,9
PATRIMONIO
Capital Socios Pagado 1000 1000 1000 1000 1000
Reserva legal 0 0
Utilidad (pérdida) retenida
Utilidad (pérdida) neta 494,7 108,7 132,2
TOTAL PATRIMONIO 1224,5 1445,5 1940,2 2048,9 2181,1
TOTAL PASIVO Y PATRIMONIO 1385 2219 2319 2469 2645
EL VAN Y TIR.
VAN: Este indicador plantea que el proyecto debe aceptarse si du valor actual
neto (VAN) es igual o superior a cero.
N: Periodo.
TIR.
La tasa interna de retorno (TIR) refleja el valor rentabilidad de un proyecto, o
representa la tasa de interés más alta que un inversionista podría pagar sin perder
dinero.
TIEMPO 0 1 2 3 4 5
VALORES -295 186,95 186,95 186,95 186,95 186,95
TASA VAN
1% -265 185,09901 183,26634 181,45182 179,65527 177,87651 642,34897
6 8 5
2% -265 183,28431 179,69050 176,16716 172,71290 169,32637 616,181255
4 4 2 5
3% -265 181,50485 176,21830 171,08573 166,10265 161,26471 591,176259
4 5 3 4 2
4% -265 179,75961 172,84578 166,19786 159,80564 153,65927 567,268185
5 4 9 4 3
5% -265 178,04761 169,56916 161,49443 153,80422 146,48021 544,395664
9 1 9 8 7
6% -265 176,36792 166,38483 156,96682 148,08191 139,69991 522,50141
5 4 5 5
7% -265 174,71962 163,28937 152,60688 142,62326 133,29276 501,531911
6 8 6
8% -265 173,10185 160,27949 148,40693 137,41383 127,23502 481,437141
2 2 7 1 9
9% -265 171,51376 157,35207 144,35970 132,44009 121,50467 462,170304
1 5 2 3 3
10% -265 169,95454 154,50413 140,45830 127,68936 116,081241 443,687587
5 2 2 5
11% -265 168,42342 151,73281 136,69622 123,14975 110,945726 425,947947
3 4 9 6
12% -265 166,91964 149,03539 133,06731 118,810105 106,08045 408,912911
3 5 7 1
13% -265 165,44247 146,40927 129,56572 114,659936 101,46897 392,546384
8 2 8
14% -265 163,99122 143,85195 126,18592 110,689408 97,095971 376,814487
8 4 5 8
15% -265 162,56521 141,36105 122,92266 106,88926 92,947190 361,685396
7 9 9 7
16% -265 161,16379 138,93430 119,770952 103,25082 89,009328 347,129199
3 4 1 2
17% -265 159,78632 136,56950 116,726076 99,765876 85,269979 333,117765
5 8 5 9
18% -265 158,43220 134,26457 113,783542 96,426730 81,717568 319,624622
3 9 2
19% -265 157,10084 132,01751 110,939086 93,226123 78,341279 306,624843
3 1 9
20% -265 155,79166 129,82638 108,18865 90,157214 75,131012 294,09494
7 9 7 5 1
21% -265 154,50413 127,68936 105,52840 87,213554 72,077318 282,012772
2 5 1 7
22% -265 153,23770 125,60467 102,95465 84,389059 69,171360 270,357453
5 6 3 5 2
23% -265 151,99187 123,57062 100,46392 81,677986 66,404867 259,109273
6 4 6 2
24% -265 150,76612 121,58558 98,052893 79,074914 63,770092 248,249617
9 8 5 1
25% -265 149,56 119,648 95,7184 76,57472 61,259776 237,760896
26% -265 148,37301 117,756362 93,45743 74,172563 58,8671139 227,626485
6 5
27% -265 147,20472 115,909232 91,2671117 71,863867 56,585722 217,830658
4 5 4
28% -265 146,05468 114,105225 89,144706 69,644302 54,409611 208,358532
8 7 1
29% -265 144,92248 112,343008 87,087603 67,50977 52,333155 199,196017
1 3
30% -265 143,80769 110,621302 85,093309 65,456391 50,351070 190,329765
2 1 6 4
31% -265 142,70992 108,93887 83,159445 63,480492 48,458391 181,747125
4 3 1 4 2
32% -265 141,62878 107,29453 81,283739 61,578590 46,650447 173,436102
8 6 6 6 4
33% -265 140,56391 105,68715 79,464022 59,747385 44,922846 165,385314
7 5 2
34% -265 139,51492 104,115616 77,698220 57,983746 43,271452 157,583962
5 9 9 9
35% -265 138,48148 102,57887 75,984352 56,284705 41,692374 150,021788
1 5 2 2
36% -265 137,46323 101,07590 74,320520 54,647441 40,181942 142,689049
5 8 8 8 5
37% -265 136,45985 99,605732 72,704914 53,069280 38,736701 135,576483
4 9 5 7 2
38% -265 135,47101 98,167401 71,135798 51,54768 37,353391 128,675286
4 8 4 3
39% -265 134,49640 96,760002 69,6115123 50,080224 36,028938 121,97708
3 1 7 6
40% -265 133,53571 95,382653 68,130466 48,664618 34,760442 115,473895
4 1 5 9 1
41% -265 132,58865 94,034505 66,6911385 47,298679 33,545163 109,158139
2 3 8
42% -265 131,65493 92,714739 65,292069 45,980330 32,380514 103,022584
1 8 9 7
43% -265 130,73426 91,422563 63,931862 44,707596 31,264053 97,0603412
6 5 6 2 3
44% -265 129,82638 90,157214 62,609176 43,478595 30,193468 91,2648438
9 5 7 7
45% -265 128,93103 88,917954 61,322727 42,291536 29,166576 85,6298296
4 8 5 2 7
46% -265 128,04794 87,704072 60,071282 41,144713 28,181310 80,1493242
5 1 2 9 9
47% -265 127,17687 86,514878 58,853658 40,036502 27,235715 74,8176257
1 1 5 4 9
48% -265 126,31756 85,349707 57,668721 38,965352 26,327940 69,62929
8 8 5 4 8
49% -265 125,46979 84,207918 56,515381 37,929786 25,456232 64,5791175
9 6 6 3 4
50% -265 124,63333 83,088888 55,392592 36,928395 24,61893 59,6621399
3 9 6 1
51% -265 123,80794 81,992017 54,299349 35,959834 23,814459 54,8736084
7 9 6 2 7
52% -265 122,99342 80,916724 53,234687 35,022820 23,041329 50,2089822
1 4 1 5 2
53% -265 122,18954 79,862446 52,197677 34,1161289 22,298123 45,663918
2 1 2 4
54% -265 121,39610 78,828638 51,187427 33,238589 21,583499 41,2342598
4 9 9 5 7
55% -265 120,61290 77,814776 50,203081 32,389084 20,896183 36,9160295
3 3 5 8 8
56% -265 119,839744 76,820348 49,243813 31,566546 20,234965 32,705418
5 1 9 9
57% -265 119,076433 75,844861 48,308829 30,769954 19,598697 28,5987765
9 2 9 4
58% -265 118,322785 74,887838 47,397366 29,998333 18,986286 24,5926091
5 1 7
59% -265 117,578616 73,948815 46,508688 29,250747 18,396696 20,6835649
3 9 7 7
60% -265 116,84375 73,027343 45,642089 28,526306 17,828941 16,8684311
8 8 2 3
Descripción. Valor.
Total de materia prima. $ 100.
CIF. 0,55.
TABLA
TOTAL (Costo de Fabricación). $ 102,82.
% de utilidad. 45 %.
PVPN. $ 186,95.
Utilidad. $ 84.13
RESUMEN.
ESTADO DE RESULTADO.
flujo de caja
caja inicial 150
utilidad neta 2255,73
depreciación 0
invers. De 0
capital.
cambio 0
inventario
préstamo neto 0
caja final. 2405,73
DIAGRAMAS CIRCUITALES:
Cant. Descripción.
15 74LS76 Flip-Flop dual JK
5 74LS08-AND 2 INPUT
5 74LS32-OR 2 INPUT
5 74LS00-NAND 2 INPUT
5 74LS08-NOT
3 74LS85-Comparator 4 BIT
3 74LS86-Contador
5 Pulsadores Rojo NA
1 Integrado NE 555
1 LED Infrarrojo
10 Resistencias Varios
6 Condensadores Varios
1 Rele 6V
1 Baquelita 20x30
3 Transistor 2N 3904
digitales.
necesidad.
RECOMENDACIONES:
Poseer un cautín con una punta fina para poder soldar los circuitos
integrados.
Colocar zócalos en la placa para cambiarlos rápidamente si llega a dañarse
un integrado.
Usar una suelda apropiada que sea bien fina para soldar los elementos.
Alimentar con una fuente estable en nuestro caso se utilizo una conmutada
ATX (CPU).
genera.
PRUEBAS E INCONVENIENTES:
mencionado anteriormente.
todo si usan pulsos con NE555, compuertas con Smith trigger, pero para
estabilizar la alimentación.
Descripción:
escogemos el color que vamos a apostar tenemos (rojo, verde, naranja y blanco),
sino no aparecerá, luego de eso actúa el circuito de reinicio el cual resetea todos
Aplicación:
práctico de cualquier tipo de persona ya sea como diversión para cada uno de las
FOTOS DE LA MAQUETA.
UNIVERSIDAD “ISRAEL”
Proyecto integrador
Tema: Sistema de premiación para una Ruleta
Digital.
Integrantes:
Cristhian Bastidas
Alejandro Gallardo
Objetivo General
Demostrar experimentalmente el
funcionamiento de los elementos digitales
mediante el diseño de la ruleta.
Objetivo Específico
Alcance:
(Compuertas Apuesta
Lógicas.) (Teclado).
Etapa de ingreso
Ingreso de
monedas
Etapa de ingreso
Ingreso de
monedas
Etapa de estabilización y selección de color a
apostar
Selección de
color
Circuito de la ruleta
Etapa de oscilación
Estado Inicial
CONCLUSIONES Y RECOMENDACIONES.
Mediante una serie de pruebas se pudo determinar las características
de ejecución del circuito.
RECOMENDACIONES:
• http://comunidad.ciudad.com.ar/internacional/aruba/megat/nuevo3b.htm
• http://personal.telefonica.terra.es/web/autoxugamovil/Encendido/Encendido2.htm
• http://ohm.ingsala.unal.edu.co/gmun/electronica/unetronica/6.htm
• http://www.geocities.com/delicadob/tema0/tema0.htm#TOP
• http://www.depeca.alcala.es/wwwnueva/docencia/12ciclo/informat/tc/Documentos
/traspas-baja-tens.PDF.
• http://www.romalo.250x.com/contenido/famlog/fomlog1.htm
• http://eupt.unizar.es/asignaturas/ittse/sistemas_electronicos_digitales/Cuatrimestre
1/02tema/02teoria.pdf.
• http://usuarios.iponet.es/agusbo/uned/propios/apuntes/flog1.PDF.
• http://eca.redeya.com/cursos/edigital/tutord2.htm