PONTIFICIA UNIVERSIDAD CATLICA DEL PER

FACULTAD DE CIENCIAS E INGENIERA

Arquitectura de Computadoras
Especialidad rea Ciclo Semestre Profesores : : : : : Ingeniera Electrnica Electrnica Sexto 2010-2 Roco Callupe Hugo Carrillo Clave Crditos Teora Prctica Requisitos : : : : : IEE207 3.5 3 horas semanales 2 horas quincenales IEE256, [IEE208]

I.

DESCRIPCIN DEL CURSO Las computadoras son actualmente herramientas vitales para el desarrollo en todos los campos de actividad humana; estos complejos sistemas digitales, exigen de un profesional en electrnica el conocimiento no slo de sus partes componentes sino de las ideas de descripcin funcional y de organizacin, que dan origen a la llamada arquitectura de computadoras.

II. OBJETIVOS OBJETIVO GENERAL: Al finalizar el curso, los alumnos de Arquitectura de Computadoras, obtendrn una visin a nivel de sistema del conjunto de componentes que conforman un computador, sabrn establecer diferencias entre organizaciones y sus atributos, as como los principales conceptos para lograr un mejor rendimiento. OBJETIVOS ESPECFICOS: 1. Contar con los fundamentos necesarios para seleccionar un sistema digital computarizado adecuado para una aplicacin especfica as como evaluar su desempeo. 2. Conocer la interaccin entre el CPU, la memoria y los diferentes mdulos funcionales de un computador. 3. Obtener criterios para el diseo de interfaces de E/S as como para la utilizacin de dispositivos perifricos tales como controladores de interrupciones, temporizadores y dispositivos de comunicacin serial. Estos objetivos contribuyen significativamente al logro de los siguientes resultados del programa: (a) Habilidad de aplicar los conocimientos de las matemticas, ciencias e ingeniera (e) Habilidad para identificar, formular y resolver problemas de ingeniera (h) Tener la educacin general necesaria para comprender el impacto de la ingeniera en las soluciones de problemas globales, econmicos, medio ambientales, y de contexto social
-1-

(j) Conocer temas contemporneos (k) Habilidad para usar tcnicas, destrezas y herramientas de ingeniera moderna necesaria para la prctica ingenieril

III. PROGRAMA ANALTICO 1. Arquitectura de Computadores El CPU (9 horas) 1.1. Introduccin y Conceptos Generales 1.2. Arquitectura Von Neumann y Arquitectura Harvard 1.3. Perspectiva Histrica: 1.3.1. Generaciones en la Historia de los Computadores 1.3.2. Efectos del Desarrollo de la Tecnologa en la Arquitectura de los Computadores 1.4. Medidas del Rendimiento de un Procesador 1.4.1. Introduccin. El papel del rendimiento 1.4.2. Unidades de Rendimiento: Tiempo de CPU, CPI, MIPS, MFLOPS 1.4.3. Benchmarks 1.5. Pipeline o Segmentacin de Instrucciones 1.5.1. Concepto 1.5.2. Ventajas 1.6. Clasificacin de los Sistemas con Segmentacin de Instrucciones 1.6.1. Procesadores Supersegmentados 1.6.2. Procesadores Superescalares 1.7. Riesgos de Pipeline 1.7.1. Dependencia de datos 1.7.2. Problema de Saltos 1.7.3. Soluciones a los riesgos de Pipeline. 2. Aspectos generales de diseo de un CPU (6 horas) 2.1. Repertorio de instrucciones. 2.1.1. Clasificacin de arquitecturas a nivel de lenguaje de mquina 2.1.2. Tipo y tamao de operandos 2.2. Modos de direccionamiento 2.3. Rol de compiladores y lenguajes de alto nivel. 2.4. Organizacin de datos. 2.5. Manejo de pila 2.6. Procesadores CISC y RISC: 2.6.1. Caractersticas 2.6.2. Comparacin. 2.7. Tendencias Actuales 3. Buses (6 horas) 3.1. Definiciones. 3.2. Estructura del Bus. 3.3. Jerarqua de Buses 3.3.1. Clasificacin por Velocidad. 3.3.2. Clasificacin por su Ubicacin Fsica
-2-

3.4. Estrategia de control de Buses. 3.5. Modos de Transferencia 3.5.1. Sncrono 3.5.2. Asncrono 3.6. Niveles de Especificacin de un Bus. 3.7. Principales Estndares de Bus 3.7.1. Bus ISA 3.7.2. Bus EISA 3.7.3. Bus MCA 3.7.4. Bus PCI 3.7.5. Bus PCMCIA 3.8. Bus PCI 3.8.1. Descripcin General 3.8.2. Aplicaciones 3.9. Estndares de Bus Externos 3.9.1. SCSI 3.9.2. USB 3.9.3. IEEE 1394 4. Jerarqua de Memoria (9 horas) 4.1. Dispositivos de Memoria 4.1.1. Tipos 4.1.2. Caractersticas principales 4.1.3. Mtodos de Acceso 4.2. Requerimientos de un Sistema de Memoria. 4.3. Gestin de la Jerarqua de Memoria. 4.4. Memoria Principal 4.4.1. RAM Esttica (SRAM) 4.4.2. RAM Dinmica (DRAM) 4.4.3. Estado Actual de las Memorias: FPM DRAM, EDO DRAM, SDRAM y RAMBUS. 4.5. Memoria Cach 4.5.1. Principio de Operacin. 4.5.2. Estructuras de Cach 4.5.2.1.Asociativa Pura 4.5.2.2.Correspondencia Directa 4.5.2.3.Asociativa por Conjuntos 4.5.3. Polticas de Escritura 4.5.3.1.Write Trough 4.5.3.2.Write Back 4.5.4. Algoritmos de Sustitucin 4.5.4.1.LRU 4.5.4.2.FIFO 4.5.4.3.LFU 4.5.4.4.RANDOM 4.5.5. Jerarqua de Cach 4.5.6. Cach Unificada y Cach Partida 4.6. Memoria Auxiliar 4.6.1. Disco Duro
-3-

4.6.1.1.Principio de Operacin 4.6.1.2.Organizacin de los datos y formato 4.6.1.3.Principales parmetros: 4.6.1.3.1. Tiempo Promedio de Bsqueda 4.6.1.3.2. Latencia Promedio 4.6.1.3.3. Velocidad Interna 4.6.1.3.4. Velocidad Externa (BURST) 4.6.1.4.Mecanismos de Proteccin 4.6.1.4.1. Mirroring 4.6.1.4.2. RAID: Niveles 4.6.2. Medios pticos 4.6.2.1.CD-R 4.6.2.2.CD-RW 4.6.2.3.DVD RAM 4.6.3. Cintas Magnticas 4.6.4. Storage Area Network (SAN) 5. Operaciones de Entrada y Salida (E/S) (9 horas) 5.1. Mapa de E/S aislado y Mapeado en Memoria 5.2. Registros de Datos, de Control y de Estado 5.3. Control por Sondeo (Polling) 5.4. Interrupciones 5.4.1. Definicin. 5.4.2. Tipos de Interrupcin. 5.4.3. Niveles de prioridad. 5.4.4. Tabla de Vectores de Interrupcin. 5.4.5. Rutina de Servicio 5.5. Acceso Directo a Memoria (DMA) 5.6. Dispositivos Perifricos 5.6.1. Temporizador 5.6.2. Controlador de Comunicacin Serial 5.6.3. Controlador de Puerto Paralelo

IV. BIBLIOGRAFA 1. Stallings, William Organizacin y arquitectura de computadores diseo para optimizar prestaciones (Ed. Prentice Hall) Biblioteca de ingeniera: QA 76.9.C643 S78 ES

-4-

2. Hennessy, J. L., and D. A. Patterson. Computer Architecture: A Quantitative Approach, San Francisco, CA : Morgan Kaufmann Publishers, 2003 Biblioteca de ingeniera: QA 76.9.A73 H39 2003 EN 3. Null, Linda Lobur, Julia The essentials of computer organization and architecture (Ed. Sudbury, Mass.: Jones and Bartlett Publishers) Biblioteca de ingeniera: QA 76.9.C643 N91 4. Tanenbaum, Andrew S. Organizacin de Computadoras: Un Enfoque Estructurado (Ed. Prentice Hall) Biblioteca de ingeniera: QA 76.6 T19 5. Patterson, David Henessy, John Organizacin y Diseo de Computadores: La Interfaz Hardware / Software (Ed. Mc Graw Hill) Biblioteca de ingeniera: TK 7885 A6 H39 6. Patterson, David Henessy, John Arquitectura de Computadores, un enfoque cuantitativo (Ed. Mc Graw Hill) Biblioteca de ingeniera: QA 76.9 A73 H39 7. Brey, Barry Los microprocesadores Intel, 8086/8088, 80186, 80286, 80386 y 80486. Arquitectura, programacin e interfaces (Ed. Prentice Hall) Biblioteca de ingeniera: QA 76.8.1292 B82 8. Alexandridis, Nikitas Design of Microprocessor Based Systems (Ed. Prentice Hall) Biblioteca de ingeniera: TK 7895.M5 A37 IN 9. Intel Corp. IA-32 Intel Architecture Software Developers Manual Volumes 1,2 & 3 http://developer.intel.com/design/pentium4/manuals/245470.htm http://developer.intel.com/design/pentium4/manuals/245471.htm http://developer.intel.com/design/pentium4/manuals/245472.htm 10. PCI SIG. PCI Local Bus Specification. Revision 2.2 http://www.pcisig.com 11. Universal Serial Bus specification Rev. 2.0 April 27 2000. http://www.usb.org/developers/docs/usb_20.zip 12. Separatas del curso

-5-

V. METODOLOGIA La metodologa se basa en clases tericas en aula, donde se expondrn los conceptos. Se utilizar equipos multimedia para ilustrar de manera prctica los contenidos del curso, ayudndose de diversos programas que faciliten el tratamiento y discusin de los temas. Las clases se complementan adems con trabajos realizados en el Laboratorio de Arquitectura de Computadoras [IEE 208], en los que se pueden aplicar de manera prctica los fundamentos tericos. En las prcticas se evaluarn problemas a resolverse en lenguaje VHDL sobre cinco (5) puntos por prctica.

VI. SISTEMA DE EVALUACIN En este curso se aplica la modalidad de evaluacin 2, que establece que el promedio se calcula con la siguiente frmula: Nota Final = (3 Ex1 + 4 Ex2 + 3 Pa) / 10 Donde: Exi = Examen isimo Pa = Promedio de prcticas Tipo a, sin considerar la menor nota

San Miguel, agosto de 2010

-6-