PRCTICA 11 "Amplificador con JFET en configuracin Fuente Comn"

Silva Prez Edzna Claudia Shle Gngora Jessica Villa Aguirre Karen Susana Facultad de Ciencias, UNAM. Laboratorio de Electrnica, 2014-I

Resumen En esta prctica se analiz de un amplificador con un JFET canal-N en configuracin fuente comn con sus caracterizaciones en CD y AC. Al obtener experimentalmente Vp e IDSS se obtiene la curva de la ecuacin de Shockley, donde los valores de Vp e IDSS son 4.2 + 0.0046 V y 12.350 + 0.0617 mA respectivamente, con estos valores encontrados se hizo la grfica que describe la curva dicha curva. A su vez se midieron los voltajes VDD, VGS,VRD,VDS y VRS, junto con las corrientes IRD. Se obtiene tambin la ganancia de voltaje con un valor de 7.5 V, y un ancho de banda de 540000 + 5430 hz.

Introduccion Una de las aplicaciones importantes de los transistores de efecto de campo es la capacidad de amplificar pequeas seales de corriente y/o voltaje variantes en el tiempo. Por ejemplo, los amplificadores con JFET se emplean como amplificadores de bajo nivel en una primera etapa en receptores de radiocomunicacin; o en circuitos de alarma de contacto, por citar algunos ejemplos. Dada su polarizacin eficiente tambin son utilizados en amplificadores de potencia y en circuitos de conmutacin. En el caso de amplificacin de seales sin distorsin se requiere que el transistor opere en la regin activa. Existen tres configuraciones bsicas de amplificadores JFET de una sola etapa: amplificador en fuente comn, amplificador en drenador comn y amplificador en compuerta comn. En esta prctica estudiaremos el JFET en configuracin fuente comn. Objetivos Construir y analizar un amplificador con un JFET canal-N en configuracin fuente comn,

caracterizando su equivalente de c.d. y su equivalente de c.a. Determinar la ganancia de voltaje y su ancho de banda, y medir la resistencia de salida.

Marco terico 1. EL TRANSISTOR JFET. El transistor de unin de efecto campo JFET (Junction Field Effect Transistor)est formado por una unin p+n o n+p. El lado ms dopado corresponde a la puerta, mientras que el menos dopado es el canal. Segn el tipo de dopado del canal, distinguiremos dos tipos de transistores JFET: de canal n y de canal p. La figura 1representa esquemticamente la estructura de un transistor JFET de canal n. En la prctica, la estructura real de los transistores JFET difiere del esquema idealizado de la figura 1. Es habitual que haya dos zonas p+ o n+ cumpliendo el papel de puerta, que se polarizan a travs del mismo electrodo.

El funcionamiento del JFET, a grandes rasgos, es el siguiente: En los extremos del canal se colocan dos electrodos (fuente y drenador), de modo que al establecer una diferencia de potencial entre ellos circular una corriente a travs del canal. Por otro lado, en la unin p-n constituida por la puerta y el canal se formar una zona de vaciamiento. La anchura de esta zona de vaciamiento puede aumentarse al establecer una polarizacin inversa entre la puerta y el canal, con lo cual la anchura efectiva del canal se reducir. Esta reduccin de la anchura del canal supone un aumento de su resistencia que

resultar en una disminucin de la corriente que lo atraviesa. En definitiva, se consigue modular la corriente entre dos terminales (fuente y drenador) mediante la aplicacin de una seal en un tercer terminal (puerta).

Los JFETs o Transistores de efecto de campo de unin son dispositivos de tres terminales de baja potencia. La conduccin de corriente la llevan a cabo a travs de un solo tipo de portador por lo cual se le reconoce como transistores unipolares. El Principio de funcionamiento de los Transistores de efecto de campo (Field Effect Transistor) FETS se sustenta en controlar la cantidad de portadores de carga de una regin de semiconductor denominada canal por medio de un campo elctrico que se produce al aplicar un voltaje entre la terminal denominada compuerta (Gate) y la terminal denominada fuente (Source). Los Transistores de efecto de campo de unin (JFET) se clasifican en: 1.- JFETS canal N, en los cuales su canal se fabrica con material tipo N y la compuerta es de material tipo P 2.- JFET canal N en los que su canal es de material P y la compuerta de material N. PRINCIPIO DE FUNCIONAMIENTO DEL JFET En cada uno de los tipos de JFET la polarizacin entre la compuerta y la fuente debe ser tipo inverso permitindose como valores lmite 0 volts para disminuir la resistividad del canal al mnimo y un voltaje denominado voltaje de apagado para incrementar al mximo la resistividad del mismo Existe adems un voltaje mximo entre compuerta y fuente que de excederse daara dielctricamente al dispositivo. Para explicar el principio de funcionamiento de los JFET nos referiremos a un JFET canal N en el cual inicialmente se provoca mediante un corto circuito que el voltaje VGS = 0V. Bajo esta condicin se comienza a variar desde cero el voltaje VDS lo cual provocar que la tensin entre las terminales de drenaje y compuerta polaricen en forma inversa la unin entre dichas terminales crendose un campo elctrico que empobrece la cantidad de portadores de carga entre estas dos terminales como se muestra en la figura. Este empobrecimiento no ocurre hacia el terminal de fuente debido a que el VGS = 0V.

AMPLIFICADOR CON JFET. En la figura 12 se muestra un amplificador habitual de una etapa utilizando un JFET en configuracin de fuente comn, incluyendo la fuente de alimentacin, Vf con su impedancia de salida Rf y capacidades de acoplo C1y C2.

Los parmetros que caracterizan a un amplificador de tensin son la impedancia de entrada, la impedancia de salida, la ganancia en tensin y el ancho de banda. GANANCIA EN TENSIN. La ganancia en tensin se define como el cociente entre la tensin de salida y la de entrada. En el circuito de la figura 13, podemos distinguir dos ganancias, segn consideremos como entrada la tensin { } (tensin a la entrada del amplificador) o la tensin vf (tensin suministrada por la fuente):

La ganancia {

} es la que realmente mide la amplificacin producida. En la prctica, } , pues para poder medir la entrada { } es necesario medir la

es difcil medir {

tensin de la fuente de alimentacin en vaco, desconectndola del resto del circuito. CIRCUITOS DE POLARIZACIN DEL JFET. Entendemos por circuito de polarizacin el conjunto de elementos (fuentes y resistencias) que se utilizan para situar un dispositivo en su punto de trabajo. De los posibles circuitos que existen para el JFET, vamos a considerar nicamente aquellos que involucran una nica fuente de alimentacin, por ser los que normalmente se utilizan.

Amplificador en fuente comn Un amplificador en fuente comn es aquel en el que se aplica una seal de entrada de CA a la compuerta y la seal de salida de CA se toma de la terminal del drenador. La terminal de fuente es comn tanto para la seal de entrada como para la de salida. Las configuraciones bsicas para este amplificador pueden incluir un resistor de fuente RS; o dos resistores Rs en serie (RS=RS1+RS2), donde slo uno de ellos cuenta con un capacitor en derivacin (conectado en paralelo a este); o puede ser una configuracin donde RS=0. Un ejemplo de este tipo de amplificador que utiliza dos resistores RS. El circuito utiliza un JFET canal N polarizado mediante un divisor de voltaje. Si este circuito se modifica de tal forma que R1= (circuito abierto), entonces la polarizacin del amplificador cambia a la de un JFET autopolarizado. La resistencia de carga RL as como la fuente de PF4 Amplificacin de Voltaje con FETs seal de CA vs se encuentran acoplados a la red de polarizacin mediante capacitores (denominados capacitares de acoplamiento) Anlisis de CD. El circuito equivalente de CD para el amplificador fuente comn. En el anlisis de CD se considera la impedancia de los capacitares como infinita de tal forma que estos actan como circuitos abiertos. Tambin la red de polarizacin de la compuerta se ha simplificado mediante la aplicacin del teorema de Thevenin, las ecuaciones para la red de la compuerta se presentan enseguida. La resistencia de compuerta es dada por: RG = R1 || R2 . Generalmente IGSS es muy pequea por lo que para efectos prcticos se considera como IGSS=0, el resistor RG mantiene a la compuerta en aproximadamente VGG volts de CD. VGG se obtiene aplicando un divisor de voltaje:

En el caso de un red de auto polarizacin donde R1=, las ecuaciones son RG=R2 y VGG=0V. El anlisis de la malla compuerta-fuente arroja la ecuacin:

De esta relacin se despeja el voltaje VGS y se sustituye en la ecuacin de Shockley:

La ecuacin resultante es de tipo cuadrtica que se resuelve para ID, esta arroja dos soluciones: ID1 e ID2; cuando el circuito opera en la zona activa, generalmente una de ellas es descartada ya que no cumple con las condiciones para esta zona de operacin. El valor de la corriente drenador de operacin real debe encontrarse en el intervalo y el voltaje de compuerta-fuente, para esta corriente de operacin, debe cumplir con la condicin . Una vez determinada , se analiza la malla denador-fuente:

Anlisis de CA. Para obtener este circuito se consideran los capacitores en corto circuito al igual que la fuente de CD. Que equivale a un circuito de seal pequea para amplificador comn.

Desarrollo experimental EQUIPO 1 Osciloscopio digital (TEKTRONIX INC,BEAVERTON MODELO TDS1002 C036656) 1 Multmetro digital (DIGITAL MULTIMER DT9205A) 1 Generador de Funciones (TENMA SERIAL# 5090077) 1 Fuente de Poder (HEWLETT PACKARD E3611A) MATERIAL 1 'proto-board' 1 transistor: 2A245 (con hoja de datos) 3 resistencias 3 condensadores 1 trimpot

Procedimiento

1. Incrementar VDD desde 0 volts hasta que se sature ID, determinando as IDSS. En este circuito se conect el emisor con la base en serie y as el colector se encontrara en serie con el multmetro y la fuente de poder. Lo que haremos ser aumentar el voltaje de la fuente de poder desde cero hasta que se sature ID, que ser nuestro resultado. Se elabora el circuito siguiente

2. Agregamos una fuente de voltaje en serie con el colector y el emisor, con la fuente de poder (VDD) a 30v y la fuente de poder (VGG). Con esto queda determinado VP. Con VGS=0V, medir el valor del voltaje VRD a travs de la resistencia. Utilizamos la ecuacin IDSS=VRD/RD Lentamente aumentamos VGS de forma negativa hasta que VRD=0 V En este punto ID=0A, por lo que el valor de VGS donde ID=0A es VP

Observaciones: Pudimos notar que con voltaje de compuerta, i.e Fuente (VGS) en 0 VOLTS y midiendo el voltaje que pasa a travs de la resistencia, adems de emplear la ley de ohm se obtiene el IDSS Adems al Incrementar VGG desde 0 volts hasta que ID = 0, tambin se puede determinar VP.

3. Despus elaboramos el siguiente circuito, que es un circuito de polarizacin del JFET y determinamos los siguientes parmetros: (a) VDD, VGS, VRD, VDS, VRS. (b) IRD, IRS. Se agregan al circuito tres resistencias (2.7k, 1M y 820),conectadas con el emisor la de 1M, la base en serie con la resistencia en 2.7k y la fuente de poder que se encuentra 30v y a la tierra. Para el colector, estar conectado con la resistencia de 820. Ahora ya pueden medirse los voltajes con el multimetro en forma paralela y la corriente en serie.

4. Para la ltima parte medimos: (a) Av (b) ancho de banda (c) impedancia de salida

Agregamos dos resistencias (4.7 microfaradios y 470 microfaradios), junto con el generador de ondas y el osciloscopio para determinar el ancho de banda, es decir la diferencia d3el voltaje de entrada con el voltaje de salida. Para la impedancia, esta ser medida con el multimetro.

Conclusiones

Este amplificador realizado ha resultado ser mejor respecto a la ganancia, impedancias de entrada y de salida y el ancho de banda, es decir, comparado con otros amplificadores realizados en el curso observamos que este es ms eficiente en los parmetros ya mencionados. Adems; El JFET tiene una resistencia de entrada muy alta. El JFET encuentra un nmero limitado de aplicaciones en el diseo de circuitos discretos, principalmente como amplificador de elevada resistencia de entrada y como conmutador analgico.

Bibliografa Microelectronics; Circuit Analysis and Design (Chapter 5 and 6) Donal A. Neamen, McGraw Hill, 3rd Edition, 2007