AB - Controladores PLC 5

Allen-Bradley Controladores programables PLC-5 con nuevas caractersticas y Ethernet
(Cat. Nos. 1785-L11B, -L20B, -L30B, -L40B, -L40L, -L60B, -L60L, -L80B, -L20E, -L40E, -L80E, -L26B, -L46B, -L86B)
Manual del usuario
product icon
Informacin importante para el usuario
El equipo de estado slido tiene caractersticas de funcionamiento que difieren de las del equipo electromecnico. El manual Safety Guidelines for the Application, Installation and Maintenance of Solid State Controls (publicacin SGI-1.1) describe algunas diferencias importantes entre el equipo de estado slido y los dispositivos electromecnicos cableados. Debido a dicha diferencia y a la gran variedad de usos para el equipo de estado slido, todas las personals responsables de la aplicacin de este equipo deben estar satisfechas de que sea aceptable cada aplicacin destinada a este equipo. Bajo ningunas condiciones, Allen-Bradley Company no aceptar responsabilidad ni obligaci por los daos indirectos o consiguientes como resultado del uso o aplicacin de este equipo. Los ejemplos de ilustraciones, grficos, programas y esquemas mostrados en esta gua tienen la nica intencin de ilustrar el texto. Debido a las muchas variables y requisitos asociados con cualquier instalacin particular, Allen-Bradley no puede asumir responsabilidad u obligacin por el uso real basado en los ejemplos y los grficos. Allen-Bradley Company no asume ninguna responsabilidad de patente con respeto al uso de informacin, circuitos, equipo o software descritos en este manual. Est prohibida la reproduccin total o parcial del contenido de esta publicacin de propiedad exclusiva sin el permiso por escrito de Allen-Bradley Company. En este manual hacemos anotaciones para alertarle de las consideraciones de seguridad. ATENCION: Identifica informacin sobre prcticas o circunstancias que pueden conducir a lesiones personales o la muerte, o a daos materiales o prdidas econmicas.
Las notas de Atencin le ayudan a: Identificar un peligro Evitar el peligro Reconocer las consecuencias Importante: Identifica informacin especialmente importante para una aplicacin y un entendimiento correctos del producto.
Ethernet es una marca registrada de Intel Corporation, Xerox Corporation y Digital Equipment Corporation. PLC y PLC-5 son marcas registradas de Allen-Bradley Company, Inc. Data Highway Plus, DH+, PLC-5/11, -5/20, -5/26, -5/30, -5/40, -5/46, -5/40L, -5/60, -5/60L, -5/80, -5/86, -5/20E, -5/40E y -5/80E son marcas registradas de Allen-Bradley Company, Inc.
Tabla de contenido
Descripcin del procesador
Captulo 1
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Diseos de sistemas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Identificacin de los componentes del procesador PLC-5 . . . . . . . . . Caractersticas de programacin . . . . . . . . . . . . . . . . . . . . . . . . . . Uso de un canal de procesador PLC-5 como un escner de E/S remotas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uso del canal del procesador PLC-5 como un adaptador de E/S remotas . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uso de los procesadores PLC-5/40L y -5/60L como escneres de E/S locales extendidas . . . . . . . . . . . . . . . . . . . . 11 11 12 110 111 112 114
Seleccin y ubicacin de E/S
Captulo 2
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de mdulos de E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de la densidad de mdulo de E/S . . . . . . . . . . . . . . . . . . Ubicacin de los mdulos de E/S en un chasis . . . . . . . . . . . . . . . . 21 21 22 23
Ubicacin del hardware del sistemas
Captulo 3
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Determinacin del entorno apropiado . . . . . . . . . . . . . . . . . . . . . . . Proteccin del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cmo evitar dao electrosttico . . . . . . . . . . . . . . . . . . . . . . . . . . . Disposicin de la canalizacin del cable . . . . . . . . . . . . . . . . . . . . . Categorizacin de conductores . . . . . . . . . . . . . . . . . . . . . . . . . instalacin de conductores . . . . . . . . . . . . . . . . . . . . . . . . . . . . Disposicin del espacio del panel posterior . . . . . . . . . . . . . . . . . . . Conexin a tierra del sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31 31 33 33 33 34 34 35 36
Direccionamiento de E/S y Captulo 4 memoria del procesador Uso de este captulo
................................... El concepto de direccionamiento de E/S . . . . . . . . . . . . . . . . . . . . . Seleccin de un modo de direccionamiento . . . . . . . . . . . . . . . . . . . Direccionamiento de mdulos de transferencia en bloques . . . . . . . . Resumen del direccionamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . Asignacin de racks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Descripcin de la memoria del procesador PLC-5 . . . . . . . . . . . . . . Descripcin del almacenamiento de datos (archivos de tabla de datos) . . . . . . . . . . . . . . . . . . . . . . . . . Tipos de archivo de direccionamiento . . . . . . . . . . . . . . . . . . . . Descripcin del almacenamiento de archivo de programa . . . . . .
41 41 44 48 48 49 411 411 413 414
Octubre 1995
Publicacin 1785-6.5.12ES
ii
Direccionamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Especificacin de las direcciones de imagen de E/S . . . . . . . . . . Especificacin de la direccin lgica . . . . . . . . . . . . . . . . . . . . . Especificacin de direcciones indirectas . . . . . . . . . . . . . . . . . . . Especificacin de direcciones indexadas . . . . . . . . . . . . . . . . . . Especificacin de las direcciones simblicas . . . . . . . . . . . . . . . Optimizacin del tiempo de ejecucin de la instruccin y memoria del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . .
414 415 416 418 419 420 421
Comunicacin con E/S Captulo 5 residentes en el Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . procesador Introduccin del escaneo del procesador PLC-5 . . . . . . . . . . . . . . .
Escaneo de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transferencia de datos a E/S residentes en el procesador . . . . . . . . Transferencia de datos discretos a E/S residentes en el procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Tramsferencia de pedidos de E/S inmediatas . . . . . . . . . . . . . . . Transferencia de datos de transferencia en bloques a E/S residentes en el procesador . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin del sistema para E/S residentes en el procesador . . . .
51 51 52 53 53 53 54 55
Comunicacin con E/S remotas
Captulo 6
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de dispositivos que usted puede conectar . . . . . . . . . . . . Introduccin a E/S remotas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Diseo de un enlace de E/S remotas . . . . . . . . . . . . . . . . . . . . . . . Pautas para el diseo de enlaces . . . . . . . . . . . . . . . . . . . . . . . Pautas para el diseo de cables . . . . . . . . . . . . . . . . . . . . . . . . Configuracin de un canal de procesador como un escner . . . . . . . Defina un archivo de estado de E/S . . . . . . . . . . . . . . . . . . . . . . Especifique la informacin de configuracin del canal . . . . . . . . . Especifique la lista de escn . . . . . . . . . . . . . . . . . . . . . . . . . . . Comunicacin con un adaptador de nodo de E/S remotas . . . . . . . . Transferencia de datos en bloques . . . . . . . . . . . . . . . . . . . . . . . . . Transferencia en bloques de datos de E/S remotas . . . . . . . . . . . . . Secuencia de transferencia en bloques con bits de estado . . . . . . . . Consideracin de programacin de la transferencia en bloques . . . . Consideraciones generales . . . . . . . . . . . . . . . . . . . . . . . . . . . . Para racks locales residentes en el procesador . . . . . . . . . . . . . . Monitorizacin de los canales de escner de E/S remotas . . . . . . . . Direccionamiento del archivo de estado de E/S . . . . . . . . . . . . . . . . 61 61 63 64 64 65 66 67 67 68 610 611 613 614 618 618 618 619 621
Octubre 1995
iii
Comunicacin con el canal Captulo 7 adaptador PLC-5 Uso de este captulo
................................... Configuracin de comunicacin a uncanal adaptador PLC-5 . . . . . . . Especifique la velocidad de comunicacin, direccin y tamao de rack de un canal adaptador . . . . . . . . . . . . . . . . . Especifique los archivos de configuracin de transferencia discreta . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Monitorizacin del estado del canal adaptador . . . . . . . . . . . . . . . . Monitorizacin del estado del procesador supervisor . . . . . . . . . . . . Programacin de transferencia discreta en modo de adaptador . . . . Programacin de transferencias en bloques de datos a un canal adaptador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Configure pedidos de transferencia en bloques . . . . . . . . . . . . . . Ejemplo de lgica de escalera de transferencia en bloques . . . . . Efectos de la programacin de transferencias en bloques a un canal procesador en modo de adaptador en la transferencia de datos discretos . . . . . . . . . . . . . . . . . . . . . . Monitorizacin de canales adaptadores de E/S remotas . . . . . . . . . .
71 71 72 74 77 78 78 79 79 712
714 715
Comunicacin con E/S locales extendidas
Captulo 8
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de dispositivos que usted puede conectar . . . . . . . . . . . . Cableado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Direccionamiento y ubicacin de E/S . . . . . . . . . . . . . . . . . . . . . . . Transferencia de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transferencia de datos discretos . . . . . . . . . . . . . . . . . . . . . . . . Transferencia en bloques de datos . . . . . . . . . . . . . . . . . . . . . . Clculo del tiempo de terminacin de la transferencia en bloque . . . . . . . . . . . . . . . . . . . . . . . . . . . . Consideraciones para racks locales extendidas . . . . . . . . . . . . . Configuracin del procesador como un escner de E/S local extendida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Monitorizacin del estado de E/S locales extendidas . . . . . . . . . . . . 81 81 82 82 85 86 87 87 810 810 814
Maximizacin del rendimiento del sistema
Captulo 9
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Escn del programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos de lgica falsa versus lgica verdadera en el tiempo de escn lgico . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos de instrucciones diferentes en el tiempo de escn lgico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos de estados de entrada diferentes en el tiempo de escn lgico . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos del uso de interrupciones en el tiempo de escn lgico . . Efectos del tiempo de mantenimiento interno . . . . . . . . . . . . . . . Clculo del rendimiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Retardo de mdulos de entrada y salida . . . . . . . . . . . . . . . . . . . . . Transferencia de backplane de E/S . . . . . . . . . . . . . . . . . . . . . . . . 91 91 92 92 92 93 94 95 95 95
October 1995
iv
Tiempo de escn de E/S remotas . . . . . . . . . . . . . . . . . . . . . . . . . . Velocidad de comunicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . Nmero de entradas de rack . . . . . . . . . . . . . . . . . . . . . . . . . . . Transferencia en bloques . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Clculo de mayor tiempo posible de escn de E/S remotas . . . . . Optimizacin del tiempo de escn de E/S remotas . . . . . . . . . . . Tiempo de procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Ejemplo de clculo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Efectos de rendimiento de las operaciones en lnea . . . . . . . . . . . . . Efectos de insertar renglones de escalera cerca al lmite de 56 K palabras . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
96 96 97 97 98 98 910 911 911 912
Comunicacin con dispositivos en Data Highway Plus
Captulo 10
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de los dispositivos que usted puede conectar . . . . . . . . . . Diseo de red . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin del canal para comunicacin DH+ . . . . . . . . . . . . . . . Uso del archivo de indicadores de estado global . . . . . . . . . . . . . . . Monitorizacin de los datos de estado DH+ . . . . . . . . . . . . . . . . . . . Estimacin del rendimiento de la red DH+ . . . . . . . . . . . . . . . . . . . . Nodos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Tamao y nmero de mensajes . . . . . . . . . . . . . . . . . . . . . . . . . Destino del mensaje . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Tiempo de procesamiento interno . . . . . . . . . . . . . . . . . . . . . . . Resultados de la prueba de tiempo promedio de respuestas de la red DH+ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Pautas de aplicacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101 101 102 102 104 105 109 109 1010 1011 1012 1013 1014
Comunicacin con dispositivos en el enlace en serie
Captulo 11
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin entre RS-232C, RS-422A y RS-423 . . . . . . . . . . . . . . . . . Configuracin del puerto en serie del procesador . . . . . . . . . . . . . . Uso del canal 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Modo de usuario . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Modo de sistema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cableado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin del canal 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin del canal 0 para DF1 punto a punto . . . . . . . . . . . Configuracin del canal 0 como una estacin remota . . . . . . . . . Configuracin del canal 0 como una estacin maestra . . . . . . . . . Configuracin del canal 0 para modo de usario (protocolo ASCII) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Monitorizacin del estado del canal . . . . . . . . . . . . . . . . . . . . . . . . Uso de la pantalla de estado de modo del sistema . . . . . . . . . . . Uso de la pantalla de estado del modo de usuario (ASCII) . . . . . . 111 111 112 112 112 113 115 115 116 118 1110 1116 1119 1119 1122
Octubre 1995
Comunicacin con dispositivos en una red Ethernet
Captulo 12
Uos de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Medios y cableado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Asignacin de su direccin IP . . . . . . . . . . . . . . . . . . . . . . . . . . . . Direccionamiento de red . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Configuracin del canal 2 para comunicacin Ethernet . . . . . . . . . . . Configuracin manual del canal 2 . . . . . . . . . . . . . . . . . . . . . . . Configuracin dinmica del canal 2 usando BOOTP . . . . . . . . . . Uso de BOOTP DOS/Windows . . . . . . . . . . . . . . . . . . . . . . . . . . . Instalacin del servidor BOOTP DOS/Windows . . . . . . . . . . . . . . Edite el archivo de configuracin BOOTP DOS/Windows . . . . . . . Ejecute la utilidad del servidor Boot . . . . . . . . . . . . . . . . . . . . . . Uso de las funciones Ehternet avanzadas . . . . . . . . . . . . . . . . . . . . Uso de direccionamiento broadcast . . . . . . . . . . . . . . . . . . . . . . Uso de mscaras de subred y gateways . . . . . . . . . . . . . . . . . . Interpretacin de cdigos de error . . . . . . . . . . . . . . . . . . . . . . . . . Interpretacin de datos de estado Ethernet . . . . . . . . . . . . . . . . . . . Consideraciones respecto al rendimiento de Ethernet PLC-5 . . . . . . 121 121 122 122 123 123 125 127 127 128 1210 1212 1212 1213 1217 1218 1220
Proteccin de los programas
Captulo 13
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Acerca de contraseas y privilegios . . . . . . . . . . . . . . . . . . . . . . . . Definicin de clases de privilegio . . . . . . . . . . . . . . . . . . . . . . . . . . Asignacin de una clase de privilegio a un archivo de canal o fuera de lnea . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Asignacin de una clase de privilegio a un nodo . . . . . . . . . . . . . . . Asignacin de privilegios de lectura/escritura a un archivo de programa . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Asignacin de privilegios de lectura/escritura a un archivo de datos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uso de los procesadores protegidos . . . . . . . . . . . . . . . . . . . . . . . . 131 131 133 134 134 134 134 135
Consideraciones de programacin
Captulo 14
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uso de las caractersticas especiales de programacin . . . . . . . . . . Programa de prioridades para interrupciones y MCP . . . . . . . . . . . . Estdos de ejecucin de programa . . . . . . . . . . . . . . . . . . . . . . . Para influenciar la programacin de prioridad . . . . . . . . . . . . . . . Definicin y programacin de rutinas de interrupcin . . . . . . . . . . . . 141 141 142 143 144 144
Preparacin de las rutinas Captulo 15 de encendido Uso de este captulo
................................... Establecimiento de la proteccin del encendido . . . . . . . . . . . . . . . . Habilitacin o inhabilitacin del arranque . . . . . . . . . . . . . . . . . . . . Definicin del procedimiento de encendido del procesador . . . . . . . .
151 151 151 152
October 1995
vi
Preparacin de las rutinas de fallo
Captulo 16
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Descripcin del concepto de rutina de fallo . . . . . . . . . . . . . . . . . . . Respuestas a un fallo mayor . . . . . . . . . . . . . . . . . . . . . . . . . . . Descripcin de fallos mayores detectados por el procesador . . . . . . Fallo en un rack de E/S locales extendidas o residente del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Fallo en un chasis de E/S remotas . . . . . . . . . . . . . . . . . . . . . . . Definicin de una rutina de fallo . . . . . . . . . . . . . . . . . . . . . . . . . . . Definicin de un temporizador de control (watchdog) . . . . . . . . . . . . Cmo evitar fallos mltiples del temporizador de control (watchdog) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Programacin de una rutina de fallo . . . . . . . . . . . . . . . . . . . . . . . . Establecimiento de una alarma . . . . . . . . . . . . . . . . . . . . . . . . . Cmo borrar un fallo mayor . . . . . . . . . . . . . . . . . . . . . . . . . . . . Cambio de la rutina de fallo desde la lgica de escalera . . . . . . . Uso de la lgica de escalera para recuperarse de un fallo . . . . . . Transferencias de bloques en rutinas de fallo . . . . . . . . . . . . . . . Cmo probar una rutina de fallo . . . . . . . . . . . . . . . . . . . . . . . . . Monitorizacin de fallos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Monitorizacin de fallos mayores/menores y cdigos de fallo . . . . Interpretacin de fallos mayores . . . . . . . . . . . . . . . . . . . . . . . . Interpretacin de fallos menores . . . . . . . . . . . . . . . . . . . . . . . . Monitorizacin de los bits de estado . . . . . . . . . . . . . . . . . . . . . . 161 161 161 162 163 163 164 164 165 165 165 166 168 169 1610 1610 1610 1611 1611 1614 1616
Uso de programas de control principal
Captulo 17
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Seleccin de programas de control principal . . . . . . . . . . . . . . . . . . Descripcin de cmo el procesador interpreta los MCP . . . . . . . . . . Configuracin de MCP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Monitorizacin de MCP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171 171 171 173 174
Uso de las interrupciones temporizadas seleccionables
Captulo 18
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uso de una interrupcin de entrada seleccionable . . . . . . . . . . . . . . Para escribir una lgica de escalera . . . . . . . . . . . . . . . . . . . . . . Ejemplo de aplicacin STI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Transferencias en bloque en interrupcioines temporizadas seleccionables (STI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Definicin de una interrupcin temporizada seleccionable . . . . . . . . Monitorizacin de interrupciones temporizadas seleccionables . . . . . 181 181 181 182 182 183 184
Octubre 1995
vii
Uso de interrupciones de entrada de procesador
Captulo 19
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Uso de una interrupcin de entrada de procesador . . . . . . . . . . . . . Para escribir la lgica de escalera PII . . . . . . . . . . . . . . . . . . . . . Ejemplos de aplicacin de PII . . . . . . . . . . . . . . . . . . . . . . . . . . Transferencia en bloques de interrupciones de entrada de procesador (PII) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Consideraciones de diseo . . . . . . . . . . . . . . . . . . . . . . . . . . . . Definicin de una interrupcin de entrada de procesador . . . . . . . . . Monitorizacin de interrupciones de entrada de procesador . . . . . . . 191 191 192 192 193 194 195 196
Especificaciones del sistema
Captulo 20
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Especificaciones del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . Especificaciones del procesador (continuacin) . . . . . . . . . . . . . . . . Especificaciones de la batera (1770-XYC) . . . . . . . . . . . . . . . . . . . Software de programacin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Versin de software necesaria para el procesador . . . . . . . . . . . . 201 202 204 205 206 207
Archivo de estado del procesador
Captulo 21
S:0 - S:2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . S:3-10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . S:11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . S:12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . S:13-S:24 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . S:26-S:35 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . S:36-S:78 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . S:79-S:127 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211 212 213 214 216 217 218 219
Referencia del conjunto de instrucciones
Captulo 22
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de rel . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de temporizador . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de contador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de comparacin . . . . . . . . . . . . . . . . . . . . . . . . . . Compute instrucciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones lgicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de conversin . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de modificacin de bit y transferencia . . . . . . . . . . Instrucciones de archivo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de diagnsticos . . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de registro de desplazamiento . . . . . . . . . . . . . . . . Instrucciones de secuenciador . . . . . . . . . . . . . . . . . . . . . . . . . Instrucciones de control del programa . . . . . . . . . . . . . . . . . . . . Instrucciones de control de proceso, mensajes . . . . . . . . . . . . . . Instrucciones de transferencia en bloques . . . . . . . . . . . . . . . . . Instrucciones ASCII . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Requisitos de temporizacin y memoria . . . . . . . . . . . . . . . . . . . . . 221 222 223 224 225 227 2214 2215 2216 2217 2219 2220 2221 2221 2224 2225 2226 2229
October 1995
viii
Referencia para los posicionamientos de los interruptores
Captulo 23
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231 Interruptores de procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232 Interruptor 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232 Interruptor 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233 Backplane del chasis de E/S . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234 Procesador PLC-5 en el chasis de E/S . . . . . . . . . . . . . . . . . . . . 234 Adaptadores de E/S remotas 1771-ASB o adaptador de E/S locales extendidas 1771-ALX . . . . . . . . . . . . . . . . . . 235 Puente de configuracin de chasis de E/S . . . . . . . . . . . . . . . . . 236 Mdulo adaptador de E/S remotas . . . . . . . . . . . . . . . . . . . . . . . . . 237 (1771-ASB Serie C y D) sin E/S complementarias . . . . . . . . . . . . 237 (1771-ASB Serie C y D) nmero de rack de E/S sin E/S complementarias . . . . . . . . . . . . . . . . . . . . . . . . . . . 238 Mdulo adaptador de E/S locales extendidas . . . . . . . . . . . . . . . . . 239 (1771-ALX) Interruptor SW1 . . . . . . . . . . . . . . . . . . . . . . . . . . . 239 (1771-ALX) Puente de configuracin . . . . . . . . . . . . . . . . . . . . . 2310
Localizacin y correccin de fallos
Captulo 24
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241 Procesador PLC-5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242 Problemas generales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242 Localizacin y correccin de fallos del canal de comunicacin del procesador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243 Localizacin y correccin de fallos de E/S locales extendidas . . . 244 Indicador de estado Ethernet . . . . . . . . . . . . . . . . . . . . . . . . . . . 244 Indicador LED de transmisin Ethernet . . . . . . . . . . . . . . . . . . . 245 Sistema de E/S remotas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245 Gua para la localizacin y correccin de fallos del mdulo adaptador 1771-ASB Serie C y D . . . . . . . . . . . . . . . . . . . . . 245 247 Sistema de E/S local extendida . . . . . . . . . . . . . . . . . . . . . . . . . . . Gua para la localizacin y correccin de fallos del mdulo adaptador 1771-ALX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247 248 Operacin inesperada al entrar al modo de marcha . . . . . . . . . . . . . Instrucciones con operaciones de pre-escn nicas . . . . . . . . . . 248 Accin sugerida . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249 Prdida de la alimentacin elctrica durante edicin en lnea . . . . . . 2410
Referencia para los cables
Captulo 25
Uso de este captulo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Asignaciones de pines para el canal 0 . . . . . . . . . . . . . . . . . . . . . . Asignacin de pines para el cable en serie . . . . . . . . . . . . . . . . . . . Diagramas de conexin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Programacin de las especificaciones de cable . . . . . . . . . . . . . . . . Conexiones de cable Ethernet . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251 251 252 253 255 2510
Octubre 1995
Resumen de los cambios
Resumen de los cambios

Introduccin
Esta versin contiene informacin nueva y actualizada. Los cambios ms importantes son los siguientes. indicacin de cumplimiento con las Directivas de la Unin Europea especificaciones de choque, vibracin y peso explicacin del uso de funciones avanzadas de Ethernet
Nueva informacin
Para esta nueva informacin Efectos de insercin de renglones de escalera en el lmite de 56 K palabras Uso de funciones avanzadas de Ethernet Direccionamiento broadcast Mscaras y gateways de subred Uso de procesadores protegidos Para evitar fallos mltiples de control (watchdog) Especificaciones de choque y vibracin Especificaciones de peso Indicacin de cumplimiento con Directivas de la Unin Europea Tiempo de ejecucin para desviacin estndar Vea el captulo 9 12
13 16 20 20 20 22
Informacin actualizada
Para esta informacin actualizada Pautas para asignar nmeros de rack Archivos de configuracin de transferencia discreta Efectos de tiempo de mantenimiento interno Configuracin del canal 2 para comunicacin Ethernet Uso de BOOTP Acerca de contraseas y privilegios Para permitir o inhibir el arranque despus de un fallo (S:26/1 y S:11/5) Examen de los cdigos de fallo Cdigos de fallo mayor Pautas para planificar PII Localizacin y correccin de fallos Operacin de PLC5 inesperada cuando se ingresa al modo de marcha Prdida de alimentacin elctrica durante edicin en lnea Archivo de estado Diagrama de cable para 1784-PCM5 Vea el captulo 4 7 9 12 12 13 15 16 16 19 24
21 25
Octubre de 1995
Prefacio
Uso de este manual

Cmo usar la documentacin
La documentacin del controlador programable PLC-5 est organizada de acuerdo a las tareas que se ejecutan. Esta organizacin le permite encontrar la informacin necesaria sin leer la que no est relacionada con la tarea actual. La flecha en la Figura 1 indica el libro que actualmente se est leyendo.
Figura 1 Documentacin del controlador programable PLC-5 con nuevas caractersticas y Ethernet
Enhanced PLC-5 Programmable Controllers Installation Instructions Cmo instalar y posicionar interruptores para el chasis, procesador PLC-5; cmo cablear y conectar a tierra 1785-2.38
Ethernet PLC-5 Programmable Controllers Installation Instructions Cmo instalar y posicionar interruptores para el chasis, procesador PLC-5; cmo cablear y conectar a tierra 1785-2.30
Manual del usuario de los controladores progrmables PLC-5 con nuevas caractersticas y Ethernet Explicacin del diseo del sistema, programacin y operacin; material de referencia 1785-6.5.12ES
Controladores programables 1785 PLC-5 Referencia rpida Acceso rpido a interruptores, bits de estado, indicadores, instrucciones, pantallas SW 1785-7.1ES
Configuracin y mantenimiento del software Instalacin del software Definicin de los archivos de la tabla de datos Configuracin del procesador Estado del procesador/canal Borrado de fallos Impresin de informes 6200-6.4.6ES
Programacin Creacin/administracin archivos Guardar/restauracin de archivos Importacin/exportacin Creacin/edicin de SFC Creacin/edicin de escalera Documentacin de escalera 6200-6.4.7ES
Referencia del conjunto de instrucciones Ejecucin de instrucciones, parmetros, bits de estado y ejemplos
6200-6.4.11ES
Software de configuracin de ES Configuracin de mdulos de E/S inteligentes
Manual del usuario
Creacin/edicin de programas de texto estructurado (opcional) (6200-ST)
6200-6.4.12ES
6200-6.4.18ES
Octubre 1995
P2
Uso de este manual
Para obtener ms informacin acerca de los controladores programables PLC-5 o de las publicaciones mencionadas anteriormente o de otras publicaciones relacionadas, comunquese con su oficina de ventas local, distribuidor o integrador de sistemas. Para obtener informacin detallada acerca de TCP/IP en particular y de establecimiento de redes en general, vea las siguientes publicaciones: Comer, Douglas E. Internetworking with TCP-IP, Volume 1: Protocols and Architecture. Englewood Cliffs, N.J.: Prentice-Hall, 1990. ISBN 0-13-468505-9. Tanenbaum, Andrew S. Computer Networks, 2nd ed. Englewood Cliffs, N.J.: Prentice-Hall, 1989. ISBN 0-13-162959-X.
Propsito de este manual
El propsito de este manual es ayudarle a disear y operar un sistema de controlador programable PLC-5 con nuevas caractersticas y/o Ethernet. Use este manual como ayuda para: determinar las caractersticas de los procesadores y cmo usarlos seleccionar los elementos de hardware apropiados para su sistema planificar el sistema PLC-5 operar el sistema PLC-5
Octubre 1995
Uso de este manual
P3
Trminos usados en este manual

Trmino
Familiarcese con los siguientes trminos y definiciones.

Definicin datos transferidos, en bloques de datos de hasta 64 palabras, hacia/desde un mdulo de E/S de transferencia en bloques (por ejemplo, un mdulo analgico) datos (palabras) transferidos hacia/desde un mdulo de E/S discretas se refiere a procesadores PLC-5/11, -5/20, -5/26, -5/30, -5/40, -5/46, -5/40L, -5/60, -5/60L, -5/80 y -5/86 Los procesadores PLC-5/26, -5/46 y -5/86 son procesadores protegidos. Consulte el Suplemento de procesadores PLC-5 protegidos, publicacin 1785-6.5.13ES. Este trmino tambin se refiere a los procesadores PLC-5/V30B, -5/V40B, -5/V40L cuando es aplicable. Para obtener ms informacin, consulte el Manual del usuario de los controladores programables PLC-5/VME VMEbus, publicacin 1785-6.5.9ES.
Datos de tranferencia en bloques
Datos de transferencia discreta Procesadores PLC-5 con nuevas caractersticas
Ethernet
una red de rea local con una velocidad de comunicacin de banda de base de 10M bps diseado para intercambio de informacin a alta velocidad entre computadoras y dispositivos relacionados se refiere a los procesadores PLC-5/20E, -5/40E y -5/80E E/S conectadas a un procesador a travs de un enlace paralelo para obtener un rendimiento mayor, limitando as la distancia desde el procesador una red paralela que transporta datos entre un procesador PLC-5/40L -5/60L y adaptadores de E/S locales extendidas usado para referirse genricamente a los procesadores PLC-5 y PLC5 Ethernet en este manual solamente tambin se aplica al PLC-5/V30B tambin se aplica al PLC-5/V40B tambin se aplica al PLC-5/V40L el chasis de E/S en el cual est instalado el procesador PLC-5
Procesadores PLC-5 Ethernet E/S locales extendidas
Red extendida de E/S locales Procesador PLC-5 PLC-5/30 PLC-5/40 PLC-5/40L Chasis de E/S locales residentes en procesador
E/S locales residentes en procesador mdulos de E/S ubicados en el mismo chasis que el procesador PLC-5 Red de E/S remotas un enlace de comunicacin en serie entre un puerto de procesador PLC-5 en modo de escner y un adpatador as como tambin mdulos de E/S ubicados remotamente del procesador PLC-5 el alojamiento del hardware que contiene un adaptador y mdulos de E/S ubicados remotamente en un enlace de comunicacin en serie con un procesador PLC-5 en modo de escner
Chasis de E/S remotas
Octubre 1995
P4
Uso de este manual
Descripcin general del manual
Este manual tiene tres secciones principales: Diseo Operacin Referencia

Vea el: Captulo 1 2 3 4 5 6 Ttulo Descripcin del procesador Seleccin y ubicacin de E/S Ubicacin del hardware del sistema Direccionamiento de E/S y memoria del procesador Comunicacin con E/S residentes en el procesador Comunicacin con E/S remotas
Seccin: Diseo
Para obtener informacin acerca de: Una descripcin general de las capacidades e interruptor de llave de los procesadores PLC-5 Pautas para seleccionar y ubicar los mdulos de E/S El entorno apropiado para el sistema PLC-5 Seleccin del modo de direccionamiento, asignacin de nmeros de rack y descripcin de la memoria del PLC-5
Operacin
Configuracin del procesador para E/S residentes en el procesador, transferencia de datos y estado de monitorizacin Configuracin de un sistema para comunicacin de E/S remotas, diseo de una red de E/S remotas, transferencia de datos y estado de monitorizacin Configuracin de un canal adpatador PLC-5, transferencia de datos y estado de monitorizacin Para procesadores PLC-5/40L y -5/60L solamente: Configuracin de un sistema de E/S locales extendidas, transferencia de datos y estado de monitorizacin Consideraciones de rendimiento generales y especficas Configuracin de un sistema para Data Highway Plust y monitorizacin del estado de canal Configuracin de un sistema para comunicaciones en serie y monitorizacin del estado del canal Para procesadores PLC-5/20E, -5/40E y -5/80E solamente: Configuracin de un sistema para comunicaciones Ethernet y monitorizacin del estado del canal Asignacin de contraseas y privilegios Descripcin general de la caracterstica de programacin del PLC-5 Definicin del procedimiento de encendido Definicin, programacin y monitorizacin de las rutinas de fallo Configuracin y monitorizacin de los programas de control principales Uso, definicin y monitorizacin de las interrupciones temporizadas seleccionables Uso, definicin y monitorizacin de las interrupciones de entrada de procesador
7 8
Comunicacin con un canal adaptador PLC-5 Comunicacin con E/S locales extendidas
9 10 11 12
Maximizacin del rendimiento del sistema Comunicacin con dispositivos en Data Highway Plus Comunicacin con dispositivos en el enlace en serie Comunicacin con dispositivos en una red Ethernet Proteccin de los programas Consideraciones de programacin Preparacin de las rutinas de encendido Preparacin de las rutinas de fallo Uso de los programas de control principales Uso de las interrupciones temporizadas seleccionables Uso de las interrupciones de entrada de procesador Especificaciones del sistema Archivo de estado del procesador Referencia rpida del conjunto de instrucciones Referencia para los posicionamientos de interruptores Localizacin y solucin de problemas Referencia para cables
13 14 15 16 17 18 19 20 21 22 23 24 25
Referencia
Especificaciones del sistema Listado de las palabras de archivo de estado del procesador y su significado Gua para las instrucciones de escalera y tiempos de ejecucin Cmo posicionar los interruptores del sistema Problemas potenciales y soluciones recomendadas Pautas para seleccionar y hacer cables
Octubre 1995
Uso de este manual
P5
Convenciones
Este manual usa las siguientes convenciones:

Este icono:
Consejo de diseo
Indica: la informacin se refiere al diseo del sistema Tambin se hace referencia a estos consejos en el ndice. hay ms informacin acerca del tema en la publicacin a la que se hace referencia
cualquier pantalla de editor de escalera
un procedimiento de secuencia de teclas a seguir para llegar a la pantalla correcta o completar una tarea
Fx
Las palabras entre corchetes representan las teclas que usted

presiona. Por ejemplo: [Enter] o [F1] Online
Programming/Documentation
Las palabras que describen la informacin que ustetd tiene

que proporcionar se muestran en letra cursiva. Por ejemplo, si usted tiene que escribir un nombre de archivo, esto se muestra as: filename Los mensajes y comandos que muestra el terminal se muestran as: Press a function key
Soporte de AllenBradley
AllenBradley ofrece servicios de soporte en todo el mundo, con ms de 75 oficinas de ventas/soporte, 512 distribuidores autorizados y 260 integradores de sistemas autorizados ubicados a travs de los Estados Unidos solamente, adems de representantes Allen-Bradley en cada ciudad importante en el mundo.
Soporte local de producto

Comunquese con su representaante de Allen-Bradley local para: soporte de ventas y pedidos instruccin tcnica de productos soporte de garanta acuerdos de servicios de soporte
Octubre 1995
P6
Uso de este manual
Asistencia tcnica de producto

Si necesita comunicarse con Allen-Bradley para obtener asistencia tcnica, por favor revise la informacin en el captulo de Localizacin y correccin de fallos primero. Luego llame a su representante local Allen-Bradley.
Sus preguntas o comentarios sobre este manual

Si encuentra un problema con este manual, por favor notifquenos acerca del problema en el Informe de problemas de publicacin incluido.
Octubre 1995
DISEO
Para obtener informacin acerca de: Una descripcin general de las capacidades e interruptor de llave de los procesadores PLC-5 Pautas para seleccionar y ubicar los mdulos de E/S El entorno apropiado para el sistema PLC-5 Seleccin del modo de direccionamiento, asignacin de nmeros de rack y descripcin de la memoria del PLC-5 Vea el: Captulo 1 2 3 4 Ttulo Descripcin del procesador Seleccin y ubicacin de E/S Ubicacin del hardware del sistema Direccionamiento de E/S y memoria del procesador
Captulo 1

Uso de este captulo
Si desea leer acerca de: Diseo de sistemas Identificacin de los componentes del procesador PLC-5 Caractersticas de programacin Uso del procesador PLC-5 como un escner de E/S remotas Vaya a la pgina: 11 12 110 111
Uso del procesador PLC-5 como un adaptador de E/S remotas 112 Uso del procesador PLC-5 como un escner de E/S locales extendidas 114
Diseo de sistemas
Usted puede usar los procesadores PLC-5 en un sistema diseado para control centralizado o en un sistema diseado para control distribuido.
HP 9000 o computadora principal VAX Terminal de programacin
Control centralizado es un sistema jerrquico en donde el control sobre todo el proceso est concentrado en un procesador.
Red Data Highway Plus (DH+) o red Ethernet
Terminal de programacin con softwareControlView Red de E/S remotas Chasis con adaptador de E/S remotas 1771-ASB
Procesador PLC-5/40E
Chasis con adaptador de E/S remotas 1771-ASB 18084
Octubre 1995
12
Control distribuido es un sistema en el cual las funciones de control y administracin estn dispersas a travs de la planta. Mltiples procesadores efectan las funciones de administracin y control y usan una red Data Highway, una red Ethernet, o un sistema bus para comunicacin.
HP 9000 o computadora principal VAX
Software INTERCHANGE
Terminal de programacin Software INTERCHANGE
TCP/IP Ethernet Pyramid Integrator Software INTERCHANGE 6200 VMS Red DH+ Terminal de Procesador Operador PLC-5/25 PanelView Red de E/S remotas Terminal de programacin Software ControlView INTERCHANGE Software INTERCHANGE Procesador PLC-5/40E
Conexin RS-422
CNC serie 8600 con E/S remotas Procesador SLC 5/01 Sistema modular de 7 ranuras con mdulo 1747-DCM
Controlador de lazo 1771-LC
Procesador PLC-5/40 (1 canal configurado para modo de adaptador)
Identificacin de los componentes del procesador PLC-5
Para ayudarle a comprender los paneles frontales del procesador, use estas figuras:
Para el panel frontal de: Procesadores PLC-5/11, -5/20 y -5/26 Procesadores PLC-5/30 Procesadores PLC-5/40, -5/46, -5/60, -5/80 y -5/86 Procesadores PLC-5/20E Procesadores PLC-5/40E y -5/80E Procesadores PLC-5/40L y -5/60L Vea: Figura 1.1 Figura 1.2 Figura 1.3 Figura 1.4 Figura 1.5 Figura 1.6 Pgina: 13 14 15 16 17 18
Octubre 1995
13
Figura 1.1 Paneles frontales de los procesadores PLC-5/11, -5/20,y -5/26
Procesador PLC-5/11
Procesador PLC-5/20
indicador de batera (se enciende rojo cuando la carga de la batera est baja) indicador de MARCHA/FALLO del procesador (se enciende verde cuando est funcionando; rojo cuando hay un fallo) indicador de forzado (se enciende mbar cuando los forzados de E/S estn habilitados) indicador de estado de comunicacin del canal 0 (se enciende verde cuando el canal est comunicando) Instale el mdulo de memoria aqu.
interruptor de llave; selecciona el modo del procesador
canal 0puerto en serie tipo D de 25 pines; es compatible con EIA RS-232C estndar, RS-423 y RS-422A Use este puerto con protocolos ASCII o DF1 full-duplex, half-duplex maestro y half-duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro 2400 bps verificacin de error BCC sin paridad sin handshaking indicador de estado del canal 1A (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) mini DIN de 8 pines, conexin de terminal de programacin DH+ al canal 1A cuando el canal 1A est configurado para comunicaciones DH+ puerto de comunicacin del canal 1A; para el procesador PLC-5/11, la configuracin predeterminada es DH+ puerto de configuracin del canal 1A; este puerto de 3 pines es un puerto DH+ dedicado
El canal 0 est acoplado pticamente (proporciona inmunidad contra ruido elctrico elevado) y puede usarse con la mayora del equipo RS-422A siempre que: no se usen resistencias de terminacin la distancia y velocidad de transmisin se reduzcan para cumplir con los requisitos de RS-423
Instale la batera aqu.
indicador de estado del canal 1B (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas designacin de miembro de la familia PLC-5
Configure estos puertos de 3 pines para: escner de E/S remotas, adaptador de E/S remotas, comunicacin DH+ no usado
Octubre 1995
14
Figura 1.2 Panel frontal del procesador PLC-5/30
indicador de batera (se enciende rojo cuando la carga de la batera est baja) indicador de MARCHA/FALLO del procesador (se enciende verde cuando est funcionando; rojo cuando hay un fallo) indicador de forzado (se enciende mbar cuando los forzados de E/S estn habilitados) indicador de estado de comunicacin del canal 0 (se enciende verde cuando el canal est comunicando) canal 0puerto en serie tipo D de 25 pines; es compatible con EIA RS-232C estndar, RS-423 y RS-422A Use este puerto con protocolos ASCII o DF1 full-duplex, half-duplex maestro y half-duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro 2400 bps verificacin de error BCC sin paridad sin handshaking indicador de estado del canal 1B (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) Instale el mdulo de memoria aqu.
indicador de estado del canal 1A (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) mini DIN de 8 pines, conexin de terminal de programacin DH+ paralela al canal 1A cuando el canal 1A est configurado para comunicaciones DH+ puerto de comunicacin del canal 1A; su configuracin predeterminada es DH+ puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas Instale la batera aqu.
Use estas etiquetas para escribir informacin acerca del canal: modo de comunicacin, direcciones de estacin, etc.
designacin de miembro de la familia PLC-5
El canal 0 est acoplado pticamente (proporciona inmunidad

contra ruido elctrico elevado) y puede usarse con la mayora del equipo RS-422A siempre que: no se usen resistencias de terminacin la distancia y velocidad de transmisin se reduzcan para cumplir con los requisitos de RS-423
Octubre 1995
15
Figura 1.3 Paneles frontales del procesador PLC-5/40, -5/46, -5/60, -5/80 y -5/86 indicador de batera (se enciende rojo cuando la carga de la batera est baja) indicador de MARCHA/FALLO del procesador (se enciende verde cuando est funcionando; rojo cuando hay un fallo) indicador de forzado (se enciende mbar cuando los forzados de E/S estn habilitados) indicador de estado de comunicacin del canal 0 (se enciende verde cuando el canal est comunicando) indicador de estado del canal 2A (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) mini DIN de 8 pines, conexin de terminal de programacin DH+ paralela al canal 2A cuando el canal 2A est configurado para comunicaciones DH+ indicador de estado del canal 2B (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) canal 0puerto en serie tipo D de 25 pines; es compatible con EIA RS-232C estndar, RS-423 y RS-422A Use este puerto con protocolos ASCII o DF1 full-duplex, half-duplex maestro y half-duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro verificacin de 2400 bps error BCC sin paridad sin handshaking indicador de estado del canal 1B (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) Use estas etiquetas para escribir informacin acerca del canal: modo de comunicacin, direcciones de estacin, etc. Instale el mdulo de memoria aqu.
puerto de comunicacin del canal 2A; su configurracin predeterminada es no usada puerto de comunicacin del canal 2B; su configurracin predeterminada es no usada indicador de estado del canal 1A (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) conexin de terminal de programacin DH+, mini-DIN de 8 pines, paralela al canal 1A puerto de comunicacin del canal 1A; su configuracin predeterminada es DH+ puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas
designacin de miembro de la familia PLC-5 Instale la batera aqu.

Octubre 1995
16
Figura 1.4 Panel frontal del procesador PLC-5/20E
indicador de batera (se enciende rojo cuando la carga de la batera est baja) indicador de MARCHA/FALLO del procesador (se enciende verde cuando est funcionando; rojo cuando hay un fallo) indicador de forzado (se enciende mbar cuando los forzados de E/S estn habilitados) indicador de estado de comunicacin del canal 0 (se enciende verde cuando el canal est comunicando)
indicador de estado Ethernet del canal 2 (se enciende verde cuando funciona normalmente; rojo cuando no est funcionando; vea el captulo 24 para obtener ms informacin) puerto de comunicacin del canal 2; un puerto Ethernet de 15 pines canal 0puerto en serie tipo D de 25 pines; es compatible con EIA RS-232C estndar, RS-423 y RS-422A Use este puerto con protocolos ASCII o DF1 full-duplex, half-duplex maestro y half-duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro 2400 bps verificacin de error BCC sin paridad sin handshaking indicador de estado del canal 1A (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) conexin de terminal de programacin DH+, mini-DIN de 8 pines, paralela al canal 1A
canal 2, indicador de transmisin Ethernet (se enciende verde cuando el canal est comunicando; vea el captulo 24 para obtener ms informacin.) Instale el mdulo de memoria aqu.
Instale la batera aqu.
indicador de estado del canal 1B (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas
PLC-5/20E Programmable Controller
puerto de comunicacin del canal 1A; este puerto de 3 pines es un puerto DH+ dedicado
Octubre 1995
17
Figura 1.5 Paneles frontales de los procesadores PLC-5/40E y -5/80E indicador de batera (se enciende rojo cuando la carga de la batera est baja) indicador de MARCHA/FALLO del procesador (se enciende verde cuando est funcionando; rojo cuando hay un fallo) indicador de forzado (se enciende mbar cuando los forzados de E/S estn habilitados) interruptor de llave; selecciona el modo del procesador indicador de estado Ethernet del canal 2 (se enciende verde cuando funciona normalmente; rojo cuando no est funcionando; vea el captulo 24 para obtener ms informacin) puerto de comunicacin del canal 2; un puerto Ethernet de 15 pines indicador de estado de comunicacin del canal 0 (se enciende verde cuando el canal est comunicando) canal 2, indicador de transmisin Ethernet (se enciende verde cuando el canal est comunicando; vea el captulo 24 para obtener ms informacin.) canal 0puerto en serie tipo D de 25 pines; es compatible con EIA RS-232C estndar, RS-423 y RS-422A Use este puerto con protocolos ASCII o DF1 full-duplex, half-duplex maestro y half-duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro verificacin de 2400 bps error BCC sin paridad sin handshaking indicador de estado del canal 1B (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) Instale el mdulo de memoria aqu. Use estas etiquetas para escribir informacin acerca del canal: modo de comunicacin, direcciones de estacin, etc.
indicador de estado del canal 1A (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin)
conexin de terminal de programacin DH+, mini-DIN de 8 pines, paralela al canal 1A puerto de comunicacin del canal 1A; su configuracin predeterminada es DH+ puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas Instale la batera aqu.
PLC-5/40E Programmable Controller
Octubre 1995
18
Figura 1.6 Paneles frontales de los procesadores PLC-5/40L y -5/60L indicador de batera (se enciende rojo cuando la carga de la batera est baja) indicador de MARCHA/FALLO del procesador (se enciende verde cuando est funcionando; rojo cuando hay un fallo) indicador de forzado (se enciende mbar cuando los forzados de E/S estn habilitados) interruptor de llave; selecciona el modo del procesador indicador de estado de comunicacin del canal 0 (se enciende verde cuando el canal est comunicando)
indicador de estado de E/S locales extendidas del canal 2 (se enciende verde cuando funciona normalmente; rojo cuando cuando no funciona; vea el captulo 24 para obtener ms informacin.) puerto de comunicacin del canal 2; un puerto de 50 pines de E/S locales extendidas dedicadas
indicador de estado del canal 1A (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) conexin de terminal de programacin DH+, mini-DIN de 8 pines, paralela al canal 1A puerto de comunicacin del canal 1A; su configuracin predeterminada es DH+ puerto de comunicacin del canal 1B; su configuracin predeterminada es el escner de E/S remotas Instale la batera aqu
canal 0puerto en serie tipo D de 25 pines; es compatible con EIA RS-232C estndar, RS-423 y RS-422A Use este puerto con protocolos ASCII o DF1 full-duplex, half-duplex maestro y half-duplex esclavo. La configuracin predeterminada del puerto es compatible con programacin de procesador: DF1 punto a punto un bit de paro verificacin de 2400 bps error BCC sin paridad sin handshaking indicador de estado del canal 1B (se enciende verde y rojo; vea el captulo 24 para obtener ms informacin) Instale el mdulo de memoria aqu
Use estas etiquetas para escribir informacin acerca del canal: modo de comunicacin, direcciones de estacin, etc.
Octubre 1995
19
Use el interruptor de llave parra cambiar el modo en el que el procesador est operando.
Si usted desea: Ejecutar el programa. Las salidas estn habilitadas. (El equipo que est siendo controlado por las E/S direccionadas en el programa de escalera empieza a operar.) Forzar E/S. Guardar el programa en una unidad de disco. Habilitar salidas. Editar valores de la tabla de datos. Nota: Usted no puede crear ni borrar un archivo de programa, tampoco crear ni borrar archivos de datos, ni cambiar los modos de operacin a travs del software de programacin mientras est en el modo de marcha. Inhabilitar salidas. Crear, modificar y borrar archivos de escalera o archivos de datos. Descargar a un mdulo EEPROM. Guardar/restablecer programas. Notas: El procesador no escanea el programa. Usted no puede cambiar el modo de operacin a travs del software de programacin mientras est en el modo de programacin. Cambiar entre modos programa remoto, prueba remota y marcha remota a travs del software de programacin. Marcha remota Habilitar salidas. Guardar/restablecer programas. Editar en lnea. Programa remoto Vea la descripcin del modo de programacin ms adelante. Prueba remota Ejecutar programas de escalera sin las salidas inhabilitadas. No puede crear o borrar programas de escalera o archivos de datos. Guardar/restablecer programas. Editar en lnea. PROG (programacin) Gire el interruptor de llave a: RUN (marcha)
PROG R E M RUN
PROG R E M RUN
REM (remoto)
PROG R E M RUN
Octubre 1995
110
Caractersticas de programacin
Esta capacidad: Lgica de escalera Le permite:
Esta tabla resalta las caractersticas de programacin del procesador PLC-5.

Para obtener ms informacin, consulte: Referencia del conjunto de instrucciones del software de programacin PLC-5 publicacin 6200-6.4.11ES
programar usando un lenguaje que es representativo de la lgica de rel Seleccione este lenguaje si usted est: ms familiarizado con la lgica de escalera que con los lenguajes de programacin tal como BASIC Su personal de planta puede estar ms familiarizado con la lgica de escalera; considere tambin sus requisitos. ejecutando diagnsticos programando control discreto
Subrutinas
almacenar secciones recurrentes de lgica de programa a las que se puede obtener acceso desde mltiples archivos de programa Una subrutina guarda memoria porque se programa lgica repetitiva una vez solamente. La instruccin JSR dirige al procesador a que vaya a un archivo de subrutina separado dentro del procesador lgico, escanee ese archivo de subrutina una vez y regrese al punto de partida.
Referencia del conjunto de instrucciones del software de programacin PLC-5 publicacin 6200-6.4.11ES
Grficos de funcin secuencial (SFC)
usar el lenguaje de control secuencial para controlar y mostrar el estado de un proceso secuencial. En lugar de usar un programa de escalera largo para su aplicacin, divida la lgica en pasos y transiciones. Un paso corresponde a una tarea de control; una transicin corresponde a una condicin que debe ocurrir antes de que el controlador programable pueda ejecutar la siguiente tarea de control. El mostrar estos pasos y transiciones le permite ver el estado en el que est el proceso de la mquina en un momento dado a travs de un grfico de flujo. Los SFS ofrecen construcciones que permiten la ejecucin de mltiples caminos de lgica o un solo camino de lgica seleccionado, as como la habilidad de avanzar hacia adelante y hacia atrs. La localizacin y correccin de fallos se puede reducir a una lgica de rutina pequea en vez de un archivo de escalera completo. Los SFC se usan preferentemente para definir el orden de eventos en un proceso secuencial.
Manual de programacin del software de programacin PLC-5, publicacin 6200-6.4.7ES
Texto estructurado
programar usando lenguaje similar a BASIC Seleccione texto estructurado si usted est: ms familiarizado con lenguajes de programacin tal como BASIC que con lgica de escalera usando algoritmos matemticos complejos usando construcciones de programa que se repiten o forman lazos creando pantallas personalizadas de monitorizacin de tabla de datos
Manual del usuario de texto estructurado PLC-5, publicacin 6200-6.4.18ES
Programas de control principal (MCPs)
separar la lgica secuencial de la lgica de escalera y texto estructurado como una forma de modular el proceso y hacer ms fcil la localizacin y correccin de fallos Use varios programas de control principal (MCP) para definir un programa de control principal para cada mquina en particular o funcin del proceso. Los MCP son compatibles con actividades independientes o no secuenciales. Un programa de control principal puede ser un archivo SFC numerado entre 1-999 o un archivo de lgica de escalera o programa de texto estructurado numerado 2-999. Todos los MCP usan una sola tabla de datos (i.e., no hay una tabla de datos separada para cada MCP).
el captulo 17 de este manual
Octubre 1995
111
Uso de un canal de procesador PLC-5 como un escner de E/S remotas
Configure un canal de E/S remotas para el modo de escner para leer y escribir informacin de E/S entre un procesador PLC-5 y un dispositivo de E/S ubicado remotamente del procesador. Para obtener ms informacin, vea el captulo 6 Comunicacin con E/S remotas.
PLC-5/40
Un procesador con un canal configurado para el modo de escner acta como un procesador supervisor para otros procesadores que estn en el modo de adaptador as como para mdulos adaptadores de E/S remotas. El canal de PLC-5 en modo de escner puede: recolectar informacin desde dispositivos de adaptador de nodo en racks de E/S remotas procesar datos de E/S desde mdulos de E/S de 8, 16 32 puntos direccionar E/S en grupos de E/S de 2, 1 1/2 ranura dar soporte a configuracin de E/S complementaria dar soporte a transferencia en bloques en cualquier chasis de E/S
1771-ASB
Cable de enlace de E/S remotas: Belden 9463
PLC-5/20
El procesador PLC-5 en modo de escner: transfiere datos discretos y datos de transferencia en blqoues desde mdulos en racks de E/S remotas as como hacia y desde mdulos en racks de E/S en modo de adaptador escanea bfers de E/S rremotas asincrnicamente al escn de programa actualiza la tabla de datos de imagen de entrada/salida desde bfer(s) de E/S remotas sincrnicamente al escn de programa
La tabla de datos PLC-5 se actualiza sincrnicamente al escn de programa (con el mantenimiento interno). Los bfers de E/S remotas se actualizan asincrnicamente al escn de programa.
Tabla de datos PLC-5
E/S residentes en procesador
Salida
Entrada
Buffer de E/S remotas Salida Entrada
Enlace de E/S remotas
Octubre 1995
112
Un procesador PLC-5 transfiere datos de E/S y datos de estado usando:

transferencias discretas transferencias en bloques transferencias de datos de 8 palabras por rack ocurren automticamente en la red de E/S remotas transferencias de datos especiales que requieren instrucciones de lgica de escalera para efectuar la transferencia permiten una transferencia de un mximo de 64 palabras de datos tambin usadas para comunicar informacin entre un canal de escner y un canal de procesador en modo de adaptador
Para obtener ms informacin acerca del uso del procesador como un escner de E/S remotas, vea el captulo 6 Comunicacin con E/S remotas.
Uso del canal del procesador PLC-5 como un adaptador de E/S remotas
Configure un canal de procesador PLC-5 para modo de adaptador cuando se necesite intercambio de datos predecible y en tiempo real entre un canal de procesador PLC-5 en modo de adaptador de control distribuido y un procesador supervisor. El canal de adaptador de E/S remotas intercambia datos con el procesador supervisor.
PLC-5/40
En este ejemplo, un canal de procesador PLC-5/40 es el procesador supervisor (modo de escner) del mdulo 1771-ASB y del procesador PLC-5/20. Conecte los procesadores a travs de la red de E/S remotas.
1771-ASB Usted puede monitorizar el estado entre el procesador supervisor y el procesador PLC-5 en modo de adaptador a una velocidad consistente (i.e., la velocidad de transmisin de la red de E/S remotas no est afectada por los terminales de programacin y otras comunicaciones no relacionadas con control).
Cable de enlace de E/S remotas: Belden 9463
PLC-5/20
El procesador PLC-5 en modo de adaptador puede monitorizar y controlar sus E/S locales residentes en procesador mientras est comunicndose con el procesador supervisor a travs de la red de E/S remotas.
Octubre 1995
113
Para canales de procesador PLC-5 Ethernet en modo de adaptador, no se necesita lgica de escalera en el procesador adaptador para instrucciones de transferencia en bloques. Usted define las transferencias en bloques a travs de una pantalla de configuracin de adaptador y definiendo los archivos de transferencia en bloques.
Canal de procesador PLC-5 en modo de adaptador Red de E/S remotas
Procesador supervisor
1771 E/S Red de E/S remotas
PanelView
Los siguientes controladores programables pueden operar procesadores supervisores: procesadores PLC-2/20t y PLC-2/30t procesadores PLC-3 y PLC-3/10t PLC-5/15t y PLC-5/25 Todos los procesadores PLC-5 con nuevas caratersticas y Ethernet; se pueden configurar canales separados para un escner de E/S remotas y un adaptador. Procesadores PLC-5/VMEt, PLC-5/30Vt, PLC-5/40Vt y PLC-5/40LVt PLC-5/250t Todos los procesadores de la familia PLC-5, excepto el PLC-5/10t, pueden operar como mdulos adaptadores de E/S remotas.
Para obtener ms informacin acerca del uso del procesador como un adaptador de E/S remotas, vea el captulo 7, Comunicacin con un canal adaptador PLC-5.
Octubre 1995
114
Uso de los procesadores PLC-5/40L y -5/60L como escneres de E/S locales extendidas
Use el enlace de E/S locales extendidas cuando se necesite actualizar E/S ms rpidamente de lo que es posible desde el enlace de E/S remotas. Un enlace de E/S locales extendidas proporciona un escn y tiempo de actualizacin ms rpidos que un enlace de E/S remotas. El enlace de E/S locales extendidas est limitado a un cable de 30.5 m (100 pies de cable). Si un chasis de E/S est ubicado a ms de 30.5 m del procesador, usted debe usar un enlace de E/S remotas.
PLC-5/60L
Un procesador PLC-5/40L -5/60L (canal 2) y un mdulo adaptador de E/S locales extendidas (1771-ALX) forman un enlace de E/S locales extendidas. El enlace de E/S locales extendidas es un enlace paralelo que permite a un procesador PLC-5/40L -5/60L escanear un mximo de 16 chasis de E/S locales extendidas. Debido al diseo de cableado, usted puede retirar un mdulo adaptador del chasis en un enlace de E/S locales extendidas sin interrumpir la comunicacin con otro chasis en el enlace de E/S locales extendidas. Importante: Los procesadores PLC-5/40L y -5/60L no pueden usarse como adaptadores de E/S locales extendidas.
Cable de enlace de E/S locales extendidas: 1771-CXx
1771-ALX
Enlace de Entrada E/S locales Salida Extendidas
Tabla de datos PLC-5
Entrada E/S locales residentes Salida en procesador
La tabla de datos Entrada Salida PLC-5 se actualiza sincrnicamente al escn de programa (con Bfer de el mantenimiento E/S interno). remotas Los bfers de E/S remotas se Entrada Salida actualizan asincrnicamente al Enlace de escn de programa. E/S remotas
Para obtener ms informacin acerca del uso de E/S locales extendidas, vea el captulo 8 Comunicacin con E/S locales extendidas
Octubre 1995
Captulo 2

Uso de este captulo
Si desea leer acerca de: Seleccin de mdulos de E/S Seleccin de densidad de mdulo de E/S Ubicacin de mdulos de E/S en un chasis Vaya a la pgina: 21 22 23
Seleccin de mdulos de E/S
Seleccione los mdulos de E/S para que hagan interface entre el procesador PLC-5 y mquinas o procesos que usted determine mientras analiza la operacin de la planta. Use la siguiente lista y la Tabla 2.A como pautas para seleccionar los mdulos de E/S y el(los) interface(s) de control de operador. Cuntas E/S se necesitan para controlar el(los) proceso(s)? Dnde se van a concentrar los puntos de E/S para porciones de un proceso completo cuando el proceso completo est distribuido en una rea fsica de gran tamao? Qu tipo de E/S se requieren para control el(los) proceso(s)? Cul es el rango de voltaje requerido para cada mdulo de E/S? Cul es la corriente de backplane requerida para cada mdulo de E/S? Cules son las limitaciones de ruido y distancia para cada mdulo de E/S? Qu aislamiento se requiere para cada mdulo de E/S?
Tabla 2.A Pautas para la seleccin de mdulos de E/S
Seleccione este tipo de mdulo de E/S: Mdulo de entrada discreta y mdulo de bloque de E/S
Para estos tipos de dispositivos u operaciones de campo (ejemplos): Interruptores electores, botones pulsadores, clula fotoelctrica, interruptores de fin de carrera, interruptor automtico, interruptores de proximidad, interruptores de nivel, contactos de arrancador de motor, contactos de rel, interruptores rotatorios Alarmas, rels de contacto, ventiladores, luces, bocinas, vlvulas, arrancador de motor, solenoides
Explicacin: Los mdulos de entrada detectan seales de activado/desactivado o abierto/cerrado. Las seales discretas pueden ser CA o CC.
Mdulo de salida discreta y mdulo de bloque de E/S Mdulo de entrada analgica
El mdulo de salida indica interface con dispositivos de activado/desactivado o abierto/cerrado. Las seales discretas pueden ser CA o CC.
Transductores de temperatura, transductores de Convierte seales analgicas continuas presin, transductores de clula de carga, en valores de entrada para el transductores de humedad, transductores de procesador PLC. flujo y potencimetros.
Octubre 1995
22
Seleccione este tipo de mdulo de E/S: Mdulo de salida analgica
Para estos tipos de dispositivos u operaciones de campo (ejemplos): Vlvulas analgicas, accionadores, registros de diagramas, controladores de motores elctricos, medidores analgicos Encoders, medidores de flujo, comunicacin de E/S, ASCII, dispositivos tipo RF, balanzas, lectores de cdigos de barra, lectores de etiquetas, dispositivos de pantalla
Explicacin: Interpreta la salida de procesador PLC a seales analgicas (generalmente mediante transductores) para dispositivos de campo. Se usan generalmente para aplicaciones especficas tales como control de posicin, PID y comunicaciones con dispositivos externos.
Mdulos de E/S especiales
Seleccin de la densidad de mdulo de E/S
La densidad de un mdulo de E/S es el nmero de bits de la tabla de imagen de entrada o salida del procesador al que corresponde. Un mdulo bidireccional con 8 bits de entrada y 8 bits de salida tiene una densidad de 8. La densidad de mdulo de E/S ayuda a determinar el esquema de direccionamiento de E/S. Vea el captulo 4 para obtener ms informacin acerca de direccionamiento de E/S. Use las pautas siguientes para seleccionar la densidad de mdulo de E/S:
Tabla 2.B Pautas para seleccionar la densidad de mdulo de E/S Seleccione esta densidad de E/S: mdulo de E/S de 8 puntos Si usted: est usando mdulos de 8 puntos necesita salidas integrales con fusibles separados desea minimizar el costo por mdulo est usando mdulos de 16 puntos necesita salidas con fusibles separados con un brazo de cableado especial est usando mdulos de 32 puntos desea minimizar el nmero de mdulos desea minimizar el espacio requerido para el chasis de E/S desea minimizar el costo por punto de E/S
mdulo de E/S de 16 puntos mdulo de E/S de 32 puntos
Octubre 1995
23
Ubicacin de los mdulos de E/S en un chasis
Coloque los mdulos de E/S en un chasis dependiendo de las caractersticas elctricas del mdulo. La ubicacin se realiza de izquierda a derecha, con la ubicacin del extremo izquierdo en el chasis siendo la ms cercana al procesador PLC-5 o el mdulo adaptador de E/S. El orden de la ubicacin es el siguiente:
1 2 2 3 3 4 4 5 5
Prioridad: 1 Prioridad de ubicacin de mdulos: 1. mdulos de transferencia en bloques (todos los tipos) 2. mdulos de entrada CC 3. mdulos de salida CC 4. mdulos de entrada CA 5. mdulos de salida CA P L C / A S B
Transf en bloque
Transf en bloque
entr CC
entr CC
salida salida entr CC CC CA
entr CA
salida salida CA CA
vaco
bajo V Coloque los mdulos de transferencia en bloques de acuerdo a las siguiente pautas: Coloque todos los mdulos posibles para los cuales se necesita tiempos rpidos de transferencia en bloques en el chasis de E/S locales residentes en procesador. Coloque mdulos en los que la temporizacin de la transferencia en bloques no es tan crtica como en el chasis de E/S remotas. Los mdulos de salida CA deben ser siempre los mdulos ubicados ms lejos de cualquier mdulo de transferencia en bloque en el mismo chasis. Coloque los mdulos de entrada y salida de acuerdo a las siguientes pautas: de izquierda a derecha de ms bajo voltaje a ms alto voltaje
alto V
Para lograr velocidad ptima usando E/S discretas, use el siguiente esquema de prioridad de ubicacin de mdulos: 1. chasis de procesador 2. chasis de E/S locales extendidas 3. chasis de E/S remotas
Octubre 1995
Captulo 3
Ubicacin del hardware del sistema
Uso de este captulo

Si desea leer acerca de: Determinacin del entorno apropiado Proteccin del procesador Cmo evitar dao electrosttico Disposicin de la canalizacin del cable Disposicin del espacio del panel posterior Conexin a tierra del sistema Vaya a la pgina: 31 33 33 33 35 36
Determinacin del entorno apropiado
Coloque el procesador en un entorno con condiciones que satisfagan las siguientes pautas:
Condiciones ambientales Temperatura de operacin Temperatura de almacenamiento Humedad relativa Rango aceptable 0 a 60 C (32 a 140 F) -40 a 85 C (-40 a 185 F) 5 a 95% (sin condensacin)
Separe el sistema del controlador programable de los otros equipos y paredes de la planta para permitir enfriamiento por convexin. El enfriamiento por convexin produce una columna vertical de aire hacia arriba sobre el procesador. Este aire de enfriamiento no debe exceder 60 C (140 F) en ningn punto debajo del procesador. Si la temperatura del aire excede los 60 C, instale ventiladores que traigan aire filtrado o recirculen aire interno dentro del alojamiento, o instale unidades intercambiadoras de aire acondicionado y calefaccin. Para lograr un enfriamiento por convexin apropiado en los alojamientos que contienen un chasis residente en el procesador y un chasis de E/S remotas, siga las siguientes pautas.
Octubre 1995
32
Requisitos mnimos de espacio para un chasis residente en procesador: Instale el chasis de E/S horizontalmente. Deje un espacio de 153 mm (6 pulg) encima y debajo del chasis. Deje un espacio de 102 mm (4 pulg) en los lados de cada chasis. Deje un espacio de 51 mm (2 pulg) verticalmente y horizontalmente entre cualquier chasis y el ducto de cableado o lengetas terminales. Deje cualquier espacio excedente en la parte superior del alojamiento, donde la temperatura es la ms elevada. 102mm (4) 153mm (6) 51mm (2)
Area reservada para desconexin, transformador, rels de control, arrancadores de motor u otros dispositivos del usuario.
102mm (4)
51mm(2)
153mm (6)
Ducto de cableado
13081
Requisitos mnimos de espacio para chasis de E/S remotas y E/S locales extendidas: Instale el chasis de E/S horizontalmente. Deje un espacio de 153 mm (6 pulg) encima y debajo de todos los chasis. Cuando se usen ms de un chasis en la misma rea, deje un espacio de 152.4 mm (6 pulg) entre cada chasis. Deje un espacio de 102 mm (4 pulg) en los lados de cada chasis. Cuando se use ms de un chasis en la misma rea, deje un espacio de 101.6 mm (4 pulg) entre cada chasis. Deje un espacio de 51 mm (2 pulg) verticalmente y horizontalmente entre cualquier chasis y el ducto de cable o las lengetas de terminal. Deje cualquier espacio excedente en la parte superior del alojamiento, donde la temperatura es la ms elevada
Area reservada para desconexin, transformador, rels de control, arrancadores de motor u otros dispositivos del usuario.
102mm (4)
153mm (6 )
51mm (2) 153mm (6) 51mm (2) 102mm (4) 153mm (6) Ducto de cableado
18749
Ducto de cableado
102mm (4)
Octubre 1995
33
Proteccin del procesador
Usted proporciona el alojamiento para el sistema del procesador. Este alojamiento protege su procesador contra contaminantes atmosfricos tales como aceite, humedad, polvo, vapores corrosivos u otras substancias dainas que se encuentran en el aire. Para ayudarle a protegerse contra interferencia electromagntica (EMI) e interferencia de frecuencia radial (RFI), recomendamos el uso de un alojamiento de acero. Instale el alojamiento en una posicin en la que se puedan abrir las puertas completamente. Se necesita acceso fcil al cableado del procesador y componentes relacionadas de manera que se pueda localizar y corregir fallos convenientemente. Cuando seleccione el tamao del alojamiento, considere espacio extra para transformadores, fusibles, interruptores de desconexin, rels de control principal y lengetas de terminal.
Cmo evitar dao electrosttico
ATENCION: Bajo algunas condiciones, la descarga electrosttica puede reducir el rendimiento o daar el mdulo del procesador. Lea y observe las siguientes precauciones para protegerse contra dao electrosttico. Use una muequera conductiva aprobada cuando manipule el mdulo del procesador. Toque un objecto conectado a tierra para descargarse antes de manipular el mdulo del procesador. No toque el conector del backplane ni las patillas conectoras. Cuando no est en uso, mantenga el mdulo del procesador en su bolsa protectora.
Disposicin de la canalizacin del cable
La disposicin de la canalizacin de un sistema refleja dnde estn ubicados los diferentes tipos de mdulos de E/S en el chasis de E/S. Por lo tanto, se debe determinar la ubicacin de los mdulos de E/S antes que la disposicin e instalacin de los cables. Al planificar la ubicacin de los mdulos de E/S, sin embargo, separe los mdulos segn categoras de conductores publicadas para cada mdulo de E/S de manera que se sigan estas pautas. Las siguientes pautas coinciden con las pautas para la instalacin de equipo elctrico para minimizar entradas de ruido elctrico a los controladores desde fuentes externas de la norma IEEE 518-1982. Para planificar una disposicin de canalizacin, haga lo siguiente: categorice los cables conductores instale los cables conductores
Octubre 1995
34
Categorizacin de conductores
Separe todos los cables en categoras segn como se describe en Pautas sobre cableado y conexin a tierra de equipos de automatizacin industrial, publicacin 1770-4.1ES. Vea los datos de instalacin para cada mdulo de E/S que est usando para obtener informacin acerca de su clasificacin.
Instalacin de conductores
Para protegerse contra ruido de acoplamiento de un conductor a otro, siga las pautas generales para la instalacin de cables descritas en Pautas sobre cableado y conexin a tierra de equipos de automatizacin industrial, publicacin 1770-4.1ES. Debe seguir las prcticas de seguridad para la conexin a tierra y cableado indicadas en el Cdigo Elctrico Nacional (NEC, publicado por la Asociacin Nacional de Proteccin contra Incendios en Quincy, Massachusetts) y cdigos elctricos locales.
Octubre 1995
35
Disposicin del espacio del panel posterior
Use pernos de montaje de 6.35 mm (0.25 pulg) para instalar el chasis de E/S en el panel posterior del alojamiento.
Figura 3.1 Dimensiones del chasis (serie B)
1771-A1B 1771-A2B 1771-A3B1 1771-A4B
591mm (23.25) 193mm (7.60) 337mm (13.25)
464mm (18.25) 210mm (8.25)
1771 16 ranuras 12 ranuras 8 ranuras 4 ranuras
Lado
315mm (12.41)
254mm (10)
Conector de alimentacin elctrica
171mm (6.75)
483mm (19.01) 229mm (9.01)
610mm (24.01) 356mm (14.01)
1771-A4B 16 ranuras 1771-A3B1 12 ranuras 1771-A2B 8 ranuras 1771-A1B 4 ranuras
1771-A3B 217mm (8.54) 465mm (18.31) 484mm (19) 9mm (.34)
26mm (1.02) 178mm (7)
Lado
339mm (13.53)
Frente
130mm (5.10)
12450-I
La dimensin de la profundidad mxima total por instalacin depender del cableado y conectores del mdulo.
Octubre 1995
36
Figura 3.2 Dimensiones del chasis de E/S y de la fuente de alimentacin elctrica 1771-P2 591mm (23.25) Use pernos de montaje de .25 (en cuantro lugares) 337mm (13.25) 16 ranuras 464mm (18.25) 210mm (8.25) 12 ranuras 8 ranuras 4 ranuras
315mm (12.41)
Fuente de alimentacin 1771-P1 1771-P2 1771-P7 1771-PS7
254mm (10)
356mm 1771A2B 8 ranuras (14.01) 229mm 1771A1B 4 ranuras (9.01) La profundidad del espacio libre es 204 mm (8) para 8 puntos de conexin de E/S por mdulo. 12451-I
91mm (3.6)
483mm (19.01)
610mm (24.01)
1771A4B 16 ranuras 1771A3B1 12 ranuras
Conexin a tierra del sistema

Para esta configuracin de conexin a tierra: conexin a tierra del sistema de E/S remotas conexin a tierra de E/S locales extendidas Consulte la: Figura 3.3 Figura 3.4
Para obtener ms informacin acerca de las pautas apropiadas para conexin a tierra, consulte Pautas sobre cableado y conexin a tierra de equipos de automatizacin industrial, publicacin 1770-4.1ES.
Octubre 1995
37
Figura 3.3 Configuraciones de conexin a tierra recomendadas para sistemas de E/S remotas Alojamiento Conductor de electrodo de conexin a tierra Bus de tierra Al sistema de electrodo de conexin a tierra
Pared de chasis de E/S Lengeta de tierra Tuerca Arandela de estrella Lengeta de tierra
15561
Figura 3.4 Configuracin de conexin a tierra requerida para sistemas de E/S locales extendidas Alojamiento Bus de tierra Al sistema de electrodo de conexin a tierra (un punto solamente) Alojamiento Bus de tierra
Cables de E/S locales extendidas

Perno de conexin a tierra del chasis de E/S Pared de chasis de E/S Lengeta de tierra Tuerca Arandela estrella de
Lengeta de tierra
18585
Octubre 1995
Captulo 4
Direccionamiento de E/S y memoria del procesador

Uso de este captulo
Si desea leer acerca de: El concepto de direccionamiento de E/S Seleccin de un modo de direccionamiento Direccionamiento de mdulos de transferencia en bloques Resumen del direccionamiento Asignacin de racks Descripcin de la memoria del procesador PLC-5 Direccionamiento Vaya a la pgina: 41 44 48 48 49 411 414
El concepto de direccionamiento de E/S
Ya que el propsito principal de un controlador programable es controlar entradas y salidas de dispositivos de campo, tales como interruptores, vlvulas y termopares, estas entradas y salidas deben ocupar una ubicacin en la memoria del procesador de manera que puedan ser direccionadas en el programa de control. Cada terminal en un mdulo de entrada o salida que pueda ser cableado a un dispositivo de campo ocupa un bit dentro de la memoria del procesador. La parte de la memoria del procesador que aloja las direcciones de E/S es la tabla de imagen de entrada y la tabla de imagen de salida.
Octubre 1995
42
El direccionamiento de E/S ayuda a conectar la ubicacin fsica de un terminal de mdulo de E/S a una ubicacin de bit en la memoria del procesador. El direccionamiento de E/S es slo una manera de segmentar la memoria del procesador. La segmentacin es como sigue:
Clasificacin: Un terminal especfico en el mdulo de E/S que ocupa un espacio en la memoria del procesador. Trmino: terminal o punto Relacin con la memoria del procesador: La densidad de un mdulo de E/s, i.e., 8 puntos, 16 puntos, 32 puntos, se relaciona directamente a la cantidad de memoria (bits) que ocupa el mdulo en la memoria del procesador. Por ejemplo, un mdulo de entrada de 16 puntos ocupa 16 bits en la tabla de imagen de entrada del procesador. 16 bits de entrada = 1 palabra en la tabla de imagen de entrada del procesador 16 bits de salida = 1 palabra en la tabla de imagen de salida del procesador rack de E/S 128 bits de entrada y 128 bits de salida o bien 8 palabras de entrada y 8 palabras de salida o bien 8 grupos de E/S Cada procesador PLC-5 tiene una cantidad limitada de racks que puede aceptar. Por ejemplo, un PLC-5/30 puede aceptar 8 racks de E/S. El procesador siempre ocupa un rack de E/S. El rack predeterminado es el rack 0.
Los terminales de E/S que de manera combinada ocupan 1 palabra en la tabla de imagen de entrada del procesador y 1 palabra en la tabla de imagen de salida del procesador. La memoria del procesador necesita estar agrupada de manera que los grupos de E/S relacionados puedan ser considerados como una unidad.
grupo de E/S
Octubre 1995
43
La Figura 4.1 muestra la relacin entre un terminal de E/S y su ubicacin en la memoria del procesador.
Figura 4.1 Direccionamiento de E/S en relacin a un terminal de E/S nmero de rack 01 nmero de grupo de E/S 4 nmero de rack 01 nmero de grupo de E/S 5 direccin de palabra
17 16 15 14 13 12 11 10 07 06 05 04 03 02 01 00
Tabla de imagen de salida
00
A B C D 00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 E
17 16 15 14 13 12 11 10 07 06 05 04 03 02 01 00
05
[
Tabla de imagen de entrada 04
07 00
17 16 15 14 13 12 11 10 07 06 05 04 03 02 01 00
04
A B C D 00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 E
Mdulo de entrada (1771-IAD)
07
Mdulo de salida (1771-OAD)
I:014
O:015 12
| |
( )
07
I:014/12
Tome nota de cmo la direccin de archivo de imagen de entrada y salida corresponden al hardware. I para entrada u O para salida nmero de rack de E/S de dos dgitos nmero de grupo de E/S (0-7) nmero de entrada o salida (0-7,10-17) (bit) La tabla de imagen de E/S est direccionada octalmente.
Ahora que usted est familiarizado con cmo est segmentada la memoria del procesador para direccionar un terminal de E/S especfico, la siguiente seccin explica los modos de direccionamiento disponibles. Estos modos le permiten definir la relacin entre una ranura de chasis de E/S y un grupo de E/S (16 bits de entrada y 16 bits de salida).
Octubre 1995
44
Seleccin de un modo de direccionamiento
Para cada chasis de E/S en el sistema, usted debe definir cuntas ranuras del chasis de E/S completan un grupo de E/S (1 palabra por grupo en la tabla de imagen de entrada y tabla de imagen de salida); esta seleccin es el modo de direccionamiento del chasis. Seleccione entre los siguientes modos disponibles:
Direccionamiento a 2 slots 2 ranuras de chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.
memoria del procesador Rack x Tabla de imagen de salida

entrada de 16 bits salida de 16 bits
Palabra #
x x x x x x x x
direccionamiento a 1 slot 1 ranura de chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.
Palabra #
x x x x x x x x entrada de 16 bits y salida de 16 bits entrada de 16 bits y salida de 16 bits
Tabla de imagen de entrada
direccionamiento a 1/2 slot 1/2 ranura de un chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.
Cuando se colocan mdulos de E/S en las ranuras del chasis de E/S, la densidad del mdulo determina qu tan rpido se forman los grupos de E/S. Por ejemplo, seleccionemos el direccionamiento a 1 slot y veamos cmo los mdulos de 8, 16 y 32 puntos llenan la memoria del procesador.
Octubre 1995
45
Ejemplo de 8 y 16 puntos direccionamiento a 1 slot (1 slot de chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de salida y una palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.) memoria del procesador Rack x Palabra # Tabla de imagen de salida
0 1 2 3 4
01
23
Terminales de entrada 00 01 02 03 04 05 06 07
5
6
Palabra # Grupo 0 Un mdulo de E/S de 8 puntos ocupa 8 bits en una palabra. Vea Grupo 2 Grupo 3 Dos mdulos de 8 puntos ocupan 8 bits de cada grupo. Vea
0 1 2 3 4 5 6 7
45 67

17
00 bits
17
00 bits
Terminales de entrada Terminales de entrada 00 01 02 03 04 05 06 07 Terminales de salida 00 01 02 03 04 05 06 07

00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17
Terminales de salida
00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17
Si se fuera a direccionar este dispositivo conectado a este circuito de salida en el programa de control, la direccin sera O:xx7/17.
Grupo 4
Grupo 5
Grupo 6
Grupo 7
Un mdulo de entrada de 8 puntos en el grupo 4 ocupa los primeros ocho bits de la palabra de entrada 4. El mdulo de salida de 8 puntos ocupa los primeros 8 bits de salida de la palabra de salida 5. Vea
Los mdulos de E/S de 16 puntos ocupan 16 bits, una palabra completa, en la tabla de imagen. Vea
Octubre 1995
46
Ejemplo de 32 puntos direccionamiento a 1 slot (1 chasis de E/S = 1 grupo de E/S = 1 palabra de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.) memoria del procesador Rack x Palabra # Tabla de imagen de salida Los mdulos de E/S de 32 puntos usan la palabra completa de su grupo y toman prestado la palabra completa del grupo siguiente. Vea . Ya que el mdulo est en el grupo 0 y las entradas para el grupo 0 y grupo 1 estn usadas, usted debe: instalar un mdulo de salida en el grupo 1 o dejar la ranura vaca Grupo 0
0 1 2 3 4 5 6 7 17 00 bits
mdulo de entrada de 32 puntos
01
Palabra # 1
0 2 3
01
mdulo de entrada de 32 puntos mdulo de entrada de 32 puntos

17 00 bits
4 5 6 7
Ya que la tabla de imagen para el grupo 1 no est disponible porque est siendo usada por el mdulo de entrada del grupo 0, la instalacin de un mdulo de salida de 32 puntos utiliza de la tabla de imagen de salida del grupo 0 y 1. Vea . Tambin se pueden instalar mdulos de salida de 8 16 puntos. Pero no se puede instalar otro mdulo de entrada ya que todo el espacio de imagen de entrada para los grupos 0 y 1 est usado por el mdulo de entrada del grupo 0.
Grupo 0
Grupo 1
Octubre 1995
47
Al planificar el diseo del sistema, considere las densidades de los mdulos de E/S que est usando y seleccione un modo de direccionamiento que use ms eficientemente la memoria del procesador.
Un ejemplo de uso eficiente de la tabla de imagen de E/S. direccionamiento a 2 slots (2 ranuras de chasis de E/S = 1 grupo de E/S = 1 palabra de imagen de entrada y 1 palabra de imagen de salida = 16 bits de entrada y 16 bits de salida.) memoria del procesador Rack x Terminales de salida
00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17
Palabra # Terminales de entrada

00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 0 1 2 3 4 5 6 7

Tabla de imagen de salida
17 00 bits
Palabra #
0
Grupo 0 Los mdulos de E/S de 16 puntos ocupan 16 bits, una palabra completa, en la tabla de imagen. La instalacin como un par de un mdulo de entrada de 16 puntos y un mdulo de salida de 16 puntos, es una manera eficiente de usar la tabla de imagen.
1 2 3 4 5 6 7

17 00 bits
Defina el modo de direccionamiento para cada chasis de E/S estableciendo el ensamblaje de interruptor del backplane del chasis. Para obtener ms informacin, vea el captulo 23 Referencia para los posicionamientos de interruptores, o las instrucciones de instalacin de su procesador. Instrucciones de instalacin del controlador programable PLC-5 con nuevas caractersticas, publicacin 1785-2.38ES Instrucciones de instalacin del controlador programable PLC-5 Ethernet, publicacin 1785-2.30ES
Octubre 1995
48
Direccionamiento de mdulos de transferencia en bloques
Los mdulos de transferencia en bloques ocupan 8 bits en la tabla de imagen de E/S del procesador. Ya que los mdulos de transferencia en bloques son bidireccionales, ellos no pueden usarse para complementar los mdulos de entrada o salida.
Para direccionar: mdulos de una ranura Use el: rack de E/S asignado y un nmero de grupo de la ranura en la que el mdulo reside y 0 para el nmero del mdulo Al usar direccionamiento a 1/2 slot, use el nmero de rack asignado y el nmero de grupo ms bajo y 0 para el nmero de mdulo. mdulos de doble ranura nmero de rack asignado y el nmero de grupo ms bajo y 0 para el nmero de mdulo
Resumen del direccionamiento

Modo de direcciona miento 2-slot Pautas
Use esta tabla como referencia rpida para el direccionamiento.
Dos ranuras de mdulo de E/S = 1 grupo Cada grupo de E/S fsico de 2 ranuras corresponde a una palabra (16 bits) en la tabla de imagen de entrada y una palabra (16 bits) en la tabla de imagen de salida Cuando se usan mdulos de E/S de 16 puntos, se debe instalar como un par un mdulo de entrada y un mdulo de salida en un grupo de E/S; si se usa un mdulo de entrada en la ranura 0, se debe usar un mdulo de salida en la ranura 1 (o debe estar vaco). Esta configuracin ofrece el mximo uso de E/S. No se debe usar el mdulo de transferencia en bloques y un mdulo de 16 puntos en el mismo grupo de E/S porque los mdulos de transferencia en bloques usan 8 bits en ambas tablas de entrada y salida. Por lo tanto, 8 bits del mdulo de 16 puntos estaran en conflicto con el mdulo de transferencia en bloques. No se puede usar mdulo de E/S de 32 puntos. Asigne un nmero de rack de E/S a ocho grupos de E/S. Una ranura de mdulo de E/S = 1 grupo Cada ranura fsica en el chasis corresponde a una palabra (16 bits) en la tabla de imagen de entrada y una palabra (16 bits) en la tabla de imagen de salida Cuando se usan mdulos de E/S de 32 puntos, se debe instalar como un par un mdulo de entrada y un mdulo de salida en un par de grupos de E/S adyacentes pares/impares; si se usa un mdulo de entrada en la ranura 0, se debe usar un mdulo de salida en la ranura 1 (o debe estar vaca). Esta configuracin ofrece el mximo uso de E/S. Use cualquier combinacin de mdulos de E/S de 8 y 16 puntos, mdulos de transferencia en bloques o inteligentes en un solo chasis de E/S. El usar mdulos de 8 puntos resulta en un nmero menor de E/S. Asigne un nmero de rack de E/S a ocho grupos de E/S. La mitad de una ranura de mdulo de E/S = 1 grupo Cada ranura fsica en el chasis corresponde a dos palabras (32 bits) en la tabla de imagen de entrada y dos palabras (32 bits) en la tabla de imagen de salida Use cualquier combinacin de mdulos de E/S de 8, 16 y 32 puntos, mdulos de transferencia en bloques o inteligentes en un solo chasis de E/S. El usar mdulos de 8 y 16 puntos resulta en un nmero menor de E/S. Con el rack local residente en el procesador establecido para direccionamiento a 1/2 slot, no se puede forzar los bits de entrada para la palabra superior de cualquier ranura que est vaca o que tiene un mdulo de 8 16 puntos. Por ejemplo, si se tiene un mdulo de 8 16 puntos en la primera ranura del rack local (palabras 0 y 1 de la tabla de imagen de E/S, direccionamiento a 1/2 slot), no se puede forzar los bits de entrada para la palabra 1 (I:001) activado o desactivado. Asigne un nmero de rack de E/S a ocho grupos de E/S.
1-slot
1/2-slot
Octubre 1995
49
Asignacin de racks
El nmero de racks en un chasis depende del tamao del chasis y del modo de direccionamiento:
Si usa este tamao de chasis: 4 ranuras 8 ranuras 12 ranuras 16 ranuras direcciona direcciona direcciona miento a 2 slots miento a 1 slot miento a 1/2 resulta en: resulta en: slot resulta en: 1/4 rack 1/2 rack 3/4 rack 1 rack 1/2 rack 1 rack 1-1/2 racks 2 racks 1 rack 2 racks 3 racks 4 racks
Consejo de diseo
Al asignar nmeros de racks, siga las siguientes pautas: Un nmero de rack de E/S es igual a ocho grups de E/S, independientemente del modo de direccionamiento que usted seleccione. Usted puede asignar de uno a cuatro racks en el chasis local residente en procesador (128 entradas y 128 salidas) dependiendo del tamao del chasis y modo de direccionamiento. No puede partir un rack de E/S locales residente en procesador en dos o ms chasis o asignar grupos de E/S locales residentes en procesador no usados a racks de E/S remotas. La direccin predeterminada del rack local residente en procesador es 0. No puede partir racks a travs de E/S remotas y enlaces de E/S locales extendidas. Por ejemplo, si un chasis de E/S locales extendidas de 8 ranuras est configurado como un grupo de E/S 03 de racks de E/S 2, un chasis de E/S remotas de 8 ranuras no se puede configurar como grupos de E/S 47 del rack 2 de E/S. Para obtener ms informacin acerca del direccionamiento de E/S locales extendidas, vea el captulo 8, Comunicacin con E/S locales extendidas. Al usar direccionamiento de E/S complementarias, considere las direcciones de rack complementarias individualmente al agrupar racks; los nmeros de racks primarios estn separados de los nmeros de rack complementarios. Si no est usando una funcin de autoconfiguracin, agrupe los racks de 1/4 y de 1/2 juntos para cada rack lgico. No intercale estos racks con otros nmeros de rack.
Scanner Mode Channel 1B Status Messages sent: Messages received: Messages unable to receive: Rack Address 1 1 1 2 2 2 3 17 Starting Group 0 2 4 0 2 4 0 0 Rack Size 1/4 1/4 1/4 1/4 1/4 1/2 1/4 FULL 0 0 0 Range COUNTERS LOCKED Messages sent with error: 0 Messages received with error: 0
Fault
Inhibit
Reset
Retry
Agrupe los racks de 1/4 y de 1/2 juntos
010-011 012-013 014-015 020-021 022-023 024-027 030-031 170-177
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
Press a function key, page up or page down, or enter a value. Rem Prog Forces: NONE 5/40E File TEMP Clear Unlock Auto Chan 1B Counter Counter Config Config F1 F2 F5 F9
Octubre 1995
410
Consejo de diseo
Al asignar nmeros de rack de E/S remotas, siga las siguientes pautas: Un canal escaneador de E/S remotas puede aceptar hasta 32 dispositivos pero slo 16 nmeros de rack. Para obtener ms informacin vea el captulo 6 Comunicacin con E/S remotas. Usted puede asignar un rack de E/S remotas a una fraccin de un chasis, un chasis de E/S o mltiples chasis de E/S.
Rack de E/S No. 0 Rack de E/S No. 1 0 1 Rack de E/S No. 2 2 3 4 5 6 7
01 23 45 67 01 23 45 67
Un chasis de 16 ranuras, dos racks No se indica la fuente de alimentacin elctrica Rack de E/S No. 3 0 1 2 3 4 5
Un chasis de 16 ranuras, un rack No se indica la fuente de alimentacin elctrica 6 7
Un chasis de 8 ranuras, 1/2 rack No se indica la fuente de alimentacin elctrica
2 chasis de 4 ranuras, 1/4 de rack cada uno. No se indica fuente de alimentacin elctrica
16466
Limite el nmero de racks de E/S remotas a aqullos que su

procesador PLC-5 puede aceptar. El procesador PLC-5 y el mdulo adaptador 1771-ASB colocan automticamente el(los) nmero(s) de rack superior(es) siguiente(s) en los grupos de E/S restantes del chasis. Por ejemplo, si usted selecciona direccionamiento a 1/2 slot para el chasis local residente en procesador y est usando un chasis de 16 ranuras (1771-A4B), el procesador direccionar los racks 0, 1, 2 y 3 en el chasis.
Octubre 1995
411
Descripcin de la memoria del procesador PLC-5
La memoria PLC-5 est dividida en dos reas bsicas:

Areas de almacenamiento Descripcin Todos lo datos que el procesador examina o cambia se almacenan en archivos en reas de almacenamiento de datos de memoria. Estas reas de almacenamiento almacenan: Datos recibidos desde mdulos de entrada Datos que se van a enviar a mdulos de salida; estos datos representan decisiones efectuadas por la lgica Resultados intermedios efectuados por la lgica Datos precargados tales como preseleccionados y recetas Instrucciones de control Estado del sistema Usted crea archivos para la lgica de programa, dependiendo del mtodo que est usando: lgica de escalera, grficos de funciones secuenciales y/o texto estructurado. Estos archivos contienen instrucciones para examinar las entradas y salidas y devolver resultados.
Datos de entrada
ALMACENAMIENTO DE DATOS Archivos de imagen de E/S Archivos de transferencia en bloques Otros archivos de datos
Datos de salida
Datos
Examinar datos
Devolver datos
ARCHIVOS DE PROGRAMA
Archivos de programa
Descripcin del almacenamiento de datos (archivos de tabla de datos)

El procesador divide el almacenamiento de datos en:
Tipos que le permiten a usted especificar formatos y rangos

diferentes para acomodar diferentes tipos de datos. Para obtener ms informacin acerca de los diferentes tipos de archivos de datos, vea la Tabla 4.A en la pgina 413.
Archivos de tablas de datos enteros Archivo # Archivo entero 7
Usted puede crear archivos mltiples de un tipo dado. Los

archivos le permiten agrupar y organizar lgicamente datos relacionados. Cuando necesita obtener acceso a los datos, usted especifica el archivo en el que almacen los datos.
Archivo 999
Archivos de entero Archivo 7
Palabras (Datos de muestra) 1020 64 7779 2
Algunos tipos de archivos estn hechos de palabras hasta de

16 bits. Las palabras de punto (coma) flotante son 32 bits. Cuando usted necesita obtener acceso a estos datos, los especifica con una direccin formateada.
Octubre 1995
412
Archivo de entero 276
Cada palabra contiene mltiples bits. Esta es la divisin ms

Patrn de bit binario natural para 276 (formato decimal) 0 0 0 0 0 0 01 0 0 0 1 0 1 0 0
pequea de datos. Un bit contiene un valor de cero o uno. cuando usted necesita obtener acceso a estos datos, los especifica con una direccin formateada.
Algunos tipos de archivos estn dividos en estructuras

Archivo de temporizador # estructurar miembros 2760 presel .PRE acumulado .ACC 432 .EN .TT .DN
Temp #
usadas para controlar elementos de instruccin. Estas estructuras estn subdividas en miembros a nivel de bit o palabra. Cuando usted necesita obtener acceso a estos datos los especifica con una direccin formateada.
Archivo # Direcc. inicial (Longitud) Direcc. inicial (Longitud) Direcc. inicial (Longitud) datos receta A datos receta B cuenta de produccin
Tambin se pueden organizar los datos dentro de los archivos en bloques de datos para agrupar y organizar lgicamente datos relacionados. Cuando usted necesita obtener acceso a estos datos, los especifica slo en la direccin inicial dentro del archivo (y longitud) en vez de en cada direccin individual. Al organizar los datos, agrupe datos segn tipo similar, tales como: resultados de clculos recetas de lotes Debido a la estructura de las instrucciones de transferencia en bloques, usted debe agrupar datos tales como: entradas desde mdulos analgicos salidas a mdulos analgicos Es conveniente dejar espacio para expansin futura cuando agrupe datos. Haga esto dejando espacio entre: bloques de datos dentro de un archivo grupos de archivos numerados secuencialmente mdulos en un chasis de E/S Importante: Si usted planea programar en lnea, debe dejar espacios en los archivos de datos o sistema de numeracin de programa (ya que no puede crear memoria de usuario mientras se est en modo de marcha). Estos espacios, sin embargo, usan 6 palabras de memoria suplementaria para cada bloque de datos que se evita. Tenga cuidado al dejar espacios.
hasta 1000 palabras
Consejo de diseo
Consejo de diseo
Siga las siguientes pautas al organizar archivos de datos: Agrupe cantidades grandes de datos relacionados en archivos. Direccione los archivos de datos desde 3-999 segn sea necesario (Vea la Tabla 4.A en la pgina 413). Direccione consecutivamente las palabras necesarias en cada archivo de datos desde 0-999.
Octubre 1995
413
direccione las palabras de los datos de imagen de E/S segn a

cmo se configuraron las E/S:
0-37 (octal) para PLC-5/11, -5/20, -5/20E 0-77 (octal) para PLC-5/30 0-177 (octal) para PLC-5/40, -5/40L, -5/40E 0-277 (octal) para PLC-5/60, -5/60L, -5/80, -5/80E
Al direccionar bits de imagen de E/S, direccinelos 00-07

10-17 (octal). Al organizar datos de bit, direccione los bits en cada palabra 0-15 (decimal) para archivos de binario o entero.
Tipos de archivo de direccionamiento

La siguiente tabla muestra los tipos de archivos disponibles y la cantidad de memoria usada por cada uno.
Tabla 4.A Tipos de archivos de tabla de datos y uso de memoria Identificador ca or de tipo de archivo O I S B T C R N F A D BT MG PD SC ST -Nmero de archivo 0 1 2 3 4 5 6 7 8 3-999 3-999 3-999 3-999 3-999 3-999 3-999 9-999 Tamao mximo de archivo palabras de 16 bits y estructuras PLC-5/11, -5/20, -5/20E 32 32 128 PLC-5/3 0 64 64 128 PLC-5/40, -5/40E, -5/40L 128 128 128 PLC-5/60, -5/60L, -5/80, -5/80E 192 192 128 Memoria suplementaria usada por or ca cada a arc archivo ivo (en palabras de 16 bits) 6 6 6 6 6 6 6 6 6 6 6 6 6 6 6 6 6 Memoria usada (en palabras ala ras de 16 bits) is por or palabra, ala ra carc carcter r o estructura 1/palabra 1/palabra 1/palabra 1/palabra 3/estructura 3/estructura 3/estructura 1/palabra 2/estructura 1/2 por carcter 1/palabra 6/estructura 56/estructura 82/estructura 3/estructura 42/estructura 0
Tipo Ti o de archivo
Imagen de salida Imagen de entrada Estado Bit (binario) Temporizador Contador Control Entero Punto (coma) flotante ASCII BCD Transferencia en bloques Mensaje PID Estado SFC Cadena ASCII No usado
1000 palabras 3000 palabras/1000 estructuras 3000 palabras/1000 estructuras 3000 palabras/1000 estructuras 1000 palabras 2000 palabras/1000 estructuras 1000 palabras 1000palabras 6000 palabras/1000 estructuras 32760 palabras/585 estructuras 32718 palabras/399 estructuras 3000 palabras/1000 estructuras 32769 palabras/780 estructuras 6
Este es el nmero y tipo de archivo predeterminado. Para este tipo de archivo, usted puede asignar cualquier nmero de archivo desde 3 a 999. Estos archivos contienen slo el nmero de palabras correspondientes a la direccin ms elevada que usted asigne El tamao mximo de un archivo de tabla de datos es 32 K palabras. El tamao mximo de la tabla de datos completa es 64 K palabras.
Octubre 1995
414
Tabla 4.B Los tipos/valores de datos vlidos son: Este tipo/ valor de datos: Inmediatos (constante de programa) Enteros Flotante En bloques Mensaje PID Cadena Estado SFC Acepta cualquier: Valor entre -32768 y 32767 (Las constantes mayores que 1024 usan 2 palabras de almacenamiento de memoria; constantes de punto (coma flotante) usan 3 palabras de memoria.) Tipo de datos enteros: entero, temporizador, contador, estado, bit, entrada, salida, ASCII, BCD, control (por ejemplo, N7:0, C4:0, etc.) Tipo de datos de punto (coma) flotante (el rango vlido es + 1.1754944e-38 a +3.4028237e +38) Tipo de datos de transferencia en bloques (por ejemplo, BT14:0) o tipo de datos enteros (por ejemplo, N7:0) Tipo de datos de mensaje (por ejemplo, MG15:0) o tipo de datos enteros (por ejemplo, N7:0) Tipo de datos PID (por ejemplo, PD16:0) o tipo de datos enteros (por ejemplo, N7:0) Tipo de datos de cadena (por ejemplo, ST12:0) Tipo de datos de estado SFC (por ejemplo, SC17:0)
Descripcin del almacenamiento de archivo de programa

Cree archivos de programa con base en el mtodo de programacin que est usando. Esta tabla lista el nmero de palabras usadas por cada tipo de archivo de programa:
Archivo de programa Escalera SFC Texto estructurado Nmero de palabras usadas 6/archivo + 1/palabra 6/archivo 6/archivo + 1/palabra
Mientras ms archivos de programa cree, ms se demora el procesador para ejecutar ciertas tareas, por ejemplo, ir al modo de marcha, ejecutar edicin en lnea, guardar un programa.
Direccionamiento
Los formatos vlidos para direccionamiento de archivos de datos son:

Si desea obtener acceso a: Bit de entrada o salida en la tabla de imagen de E/S Bit, palabra, submiembro, bloque de datos, archivo o bit de imagen de E/S Un componente con una direccin lgica sustituyendo el valor en otra direccin Un offset de direccin mediante un nmero de elementos Un nombre subsituto para una direccin Use este formato de direccionamiento: Direccin de imagen de E/S Direccin lgica Direccin indirecta Direccin indexada Direccin simblica Y vea la pgina: 415 416 418 419 420
Para obtener ms informacin acerca de la introduccin de direcciones, consulte el Conjunto de documentos del software de programacin PLC-5, publicacin 6200-N8.001ES.
Publicacin 1785-6.5.12ES Octubre 1995
415
Especificacin de las direcciones de imagen de E/S

La direccin de imagen de E/S corresponde a la ubicacin fsica del circuito de E/S en el chasis de E/S:
a
identificador de direccin de E/S
Idispositivo de entrada Odispositivo de salida
a:bbc/dd
bb
Nmero de rack de E/S PLC-5/11, -5/20, -5/20E PLC-5/30 PLC-5/40, -5/40L, -5/40E PLC-5/60, -5/60L, -5/80, -5/80E Nmero de grupo de E/S Nmero de terminal (bit) Ejemplo:
00-03 (octal) 00-07 (octal) 00-17 (octal) 00-27 (octal) 0-7 (octal) 00-17 (octal)
c dd
Para especificar esta direccin: Bit de imagen de entrada
I : 0 1 7 / 0 1
I para entrada Nm. de rack de E/S de 2 dgitos Nm. de grupo de E/S (0-7) Nm. de entrada (0-7, 10-17) Bit de imagen de salida O para salida Nm. de rack de 2 dgitos Nm. de grupo de E/S (0-7) Nm. de salida (0-7, 10-17)
O : 0 1 7 / 0 1
Octubre 1995
416
Especificacin de la direccin lgica

El formato de una direccin lgica corresponde directamente a la ubicacin en el almacenamiento de datos:
# X F : e . s / b
Donde:
#
Es: La direccin de archivo. Omitir para direcciones de bit, palabra y estructura (tambin indica direccionamiento indexado, vea la siguiente pgina) El tipo de Bbinario archivo Ccontador Fpunto (coma) Ientrada El nmero de archivo: Nentero Osalida Rcontrol Sestado Ttemporizador AASCII DBCD BTtransferencia en bloques MGmensaje PDPID SCestado SFC STcadena ASCII
0salida 1entrada 2estado 3-999cualquier otro tipo
: e
El delimitador, dos puntos o punto y coma, que separa los nmeros de archivo y estructura/palabra El nm. de estructura/palabra: 0-277 hasta: 0-127 0-999 octal para archivos de entrada/salida decimal para archivo de estado para todos los tipos de archivo excepto MG, PD y ST
El punto delimitador usado slo con nemnicos de miembro de estructura en archivos de contador, temporizador y control El nemnico de estructura/miembro usado slo con archivos de temporizador, contador, control, BT MG, PD, SC y ST El delimitador de bit que separa el nmero de bit El nmero de bit: 00-07 10-17 para archivos de entrada/salida 00-15 para todos los otros archivos 00-15,999 para archivos binarios cuando se usa direccin de bit directa
/ b
Para especificar la direccin de: Un archivo
Uses estos parmetros:

F 8
Tipo de archivo Nmero de archivo Una palabra dentro de un archivo de entero

N 9 : 2
Tipo de archivo Nmero de archivo Delimitador de archivo Nmero de palabra

N 9 : 2 / 5
Un bit dentro de un archivo de entero Tipo de archivo Nmero de archivo Delimitador de archivo Nmero de palabra Nmero de bit
Octubre 1995
417
Un bit dentro de un archivo binario
B 3 / 2 4 5
Delimitador de bit Nmero de bit Los archivos binarios son archivos continuos de cadena de bits y, por lo tanto, puede direccionarlos de dos maneras: por palabra y bit o por bit solamente.
Un bit dentro de un archivo de estructura
R 6 : 7 . D N
Tipo de archivo Nmero de archivo Delimitador de archivo Nmero de estructura Delimitador de miembro Nemnico de miembro
Tambin puede usar nemnicos para direccionar miembros a nivel de palabra o bit. Los nemnicos disponibles dependen del tipo de datos (temporizador, contador o control) e instruccin de programa. Por ejemplo:
Tipo de instruccin Temporizador TON, TOF, RTO Nivel de palabra presel. acumulado .PRE .ACC Ejemplo T4:1.PRE Nivel de bit habilitar temporiz. efectuado .EN .TT .DN Ejemplo T4:0.EN
Para obtener ms informacin acerca de nemnicos para una instruccin especfica, consulte el captulo 22 Referencia rpida para el conjunto de instrucciones o la Referencia del conjunto de instrucciones del software de programacin PLC-5, publicacin 6200-6.4.11ES.
Octubre 1995
418
Especificacin de direcciones indirectas

El procesador utiliza el valor de la direccin indicadora para formar una direccin indirecta. Se puede usar lgica de escalera para cambiar el valor almacenado en esa direccin sustituta. Cuando se especifican direcciones indirectas, siga las siguientes pautas: Usted puede direccionar indirectamente el nmero de archivo, el nmero de palabra o el nmero de bit. La direccin sustituta debe ser una de los tipos siguientes: N, T, C, R, B, I, O S. Cualquier direccin T, C o R debe ser una direccin de longitud de una palabra y submiembro, tal como T4:0.ACC. Introduzca la direccin indicadora entre corchetes [ ].
Ejemplo N[N7:0]:0 Variable Nmero de archivo Explicacin El nmero de archivo est almacenado en la direccin de entero N7:0. El nmero de palabra es el valor acumulado del contador 7 en el archivo 5. El nmero de bit est almacenado en la palabra de entrada 17. El nmero de archivo est almacenado en la direccin de entero N7:0 y el nmero de palabra en la direccin de entero N9:1.
N7:[C5:7.ACC]
Nmero de estructura
B3/[I:017]
Nmero de bit
N[N7:0]:[N9:1]
Nmero de archivo y palabra
Octubre 1995
419
Especificacin de direcciones indexadas

El procesador inicia la operacin en la direccin base ms el offset. Almacene el valor offset en la palabra offset en el archivo de estado del procesador. Usted puede manipular la palabra offset en la lgica de escalera. El smbolo de direccin indexada es el carcter #. Coloque el carcter # inmediatamente antes del identificador de tipo de archivo en la direccin lgica. Introduzca el valor offset en el archivo de estado S:24. Todas las instrucciones indexadas usan S:24 para almacenar un offset. Al especificar la direccin indexada, siga las siguientes pautas:
Asegrese de que el valor del ndice (positivo o negativo) no

cause que la direccin indexada exceda el lmite del tipo de archivo. ATENCION: El procesador no examina las direcciones indexadas para asegurarse de que las direcciones no cruzan los lmites del archivo de la tabla de datos (por ejemplo, N7 a F8). Si las direcciones indexadas exceden el rea de memoria de la tabla de datos, el procesador inicia un error de tiempo de marcha y establece un fallo mayor.
Cuando una instruccin usa ms de dos direcciones

indexadas, el procesador usa el mismo valor de ndice para cada direccin indexada. Establezca la palabra offset al valor del ndice que desea inmediatamente antes de habilitar una instruccin que usa una direccin indexada. ATENCION: Las instrucciones como el signo # en direccin una manipulan el valor offset almacenado en S:24. Asegrese de monitorizar o cargar el valor offset que desea antes de usar una direccin indexada. Si no lo hace, podrn ocurrir operaciones inprevistas de la maquinaria con daos posibles al equipo y/o lesiones personales.
El siguiente ejemplo MVM usa una direccin indexada en las direcciones de fuente y destino. Si el valor offset es 10 (almacenado en S:24), el procesador manipula los datos almacenados en la direccin base ms el offset.
MVM MASKED MOVE Source #N7:10 Mask 00110011 Destination #N11:5 Valor Fuente Destino Direccin base N7:10 N11:5 Direccin offset N7:20 N11:15
Octubre 1995
420
Especificacin de las direcciones simblicas

Al especificar direcciones simblicas, siga las siguientes pautas:
Empiece el nombre con un carcter alfabtico (no con un

nmero). El smbolo debe empezar con una letra y puede contener hasta 10 de los siguientes caracteres: A-Z (maysculas y minsculas) 0-9 carcter de subrayado (_) La direccin simblica puede reemplazar direcciones de palabra o bit. Importante: Los smbolos son una caracterstica del software de programacin (no del procesador) y estn almacenados en la base de datos en el disco duro del terminal de programacin que se est usando. Si usa un terminal diferente a aqul en que se han definido los smbolos, no obtendr acceso a la base de datos de smbolos.
Ejemplo Imagen de entrada (bit) Imagen de salida (bit) Palabra Direccin lgica I:015/00 I:015/03 I:015/06 O:013/00 O:013/02 O:013/04 F10:0 F10:1 Direccin simblica LS1 AUTO1 SW1 M1 CL1 L1 Calc_1 Calc_2
Octubre 1995
421
Consejo de diseo
Optimizacin del tiempo de ejecucin de la instruccin y memoria del procesador

Para obtener el mejor rendimiento de ejecucin de instruccin, almacene la direccin usada ms frecuentemente como sigue:
Direccione las instrucciones de bit entre el final del archivo de imagen de entrada y la palabra fsica 256. Ya que, las direcciones de bit ubicadas en palabras mayores que 256 requieren una palabra extra en la memoria del procesador para almacenar y ejecutar 0.16ms ms despacio que las direcciones de bit almacenadas en las palabras 0-255. Direccione las instrucciones de elementos entre el final de la imagen de entrada y la palabra fsica 2048. Ya que, las direcciones almacenadas en palabras mayores que 2048 requieren ms palabras en la memoria del procesador para almacenamiento.
PLC-5/11, -5/20, -5/20E Palabra fsica # 0-31 dirreccio nes de bit frecuen temente utilizadas direcciones de elemento frecuentemente utilizadas
PLC-5/30 Palabra fsica #
PLC-5/40, -5/40L -5/40E Palabra fsica # 0-127
PLC-5/60, -5/60L -5/80, -5/80E Palabra fsica # 0-191
Tipo de archivo
Archivo predeterminado # 0
0-63
imagen de salida
32-63
32-127 palabra 256
32-255
32-383
imagen de entrada binario, temporizador, contador, control, entero, punto (coma) flotante transferencia en bloques, men saje, PID, estado SFC, cadena ASCII estado
palabra 2048
3999 segn su aplicacin
El tamao mnimo del archivo es 32 palabras. El archivo de estado siempre es el ltimo archivo fsico en la tabla de datos.
Octubre 1995
422
Los siguientes ejemplos ilustran estos conceptos:

Ejemplo de direccin de bit Si su mapa de tabla de datos es como sigue: O I B T C R N 32 32 64 32 32 32 32 256 La misma direccin almacenada aqu: ocupa dos palabras en la memoria del procesador ejecuta a una velocidad de 0.64ms 1 2 OTE XX
Una direccin usada en una instruccin OTE almacenada aqu: ocupa una palabra en la memoria del procesador ejecuta a una velocidad de 0.48ms
1 OTE
fin
Ejemplo de direccin de elemento Si su mapa de tabla de datos es como sigue: O I B T C N 64 64 1000 100 100 720 2048 La misma direccin almacenada aqu ocupa cinco palabras en la memoria del procesador. fin MOV N100:0 N100:1 1 2 3 MOV XX YY
Las direcciones usadas en la instruccin MOV almacenada aqu ocupan tres palabras en la memoria del procesador.
MOV N7:0 N7:1
1 2 3 4 5 MOV XX XX YY YY
Usted puede encontrar los datos presentados en estos ejemplos en las tablas de uso de temporizacin de instruccin y memoria en el captulo 22, Referencia rpida para el conjunto de instrucciones. Consulte estas tablas para obtener informacin acerca de otras instrucciones que usted usa en los programas.
Octubre 1995
OPERACION
Para obtener informacin acerca de: Configuracin del procesador para E/S residentes en el procesador, transferencia de datos y estado de monitorizacin Configuracin de un sistema para comunicacin de E/S remotas, diseo de una red de E/S remotas, transferencia de datos y estado de monitorizacin Configuracin de un canal adpatador PLC-5, transferencia de datos y estado de monitorizacin Para procesadores PLC-5/40L y -5/60L solamente: Configuracin de un sistema de E/S locales extendidas, transferencia de datos y estado de monitorizacin Consideraciones de rendimiento generales y especficas Configuracin de un sistema para Data Highway Plust y monitorizacin del estado del canal Configuracin de un sistema para comunicaciones en serie y monitorizacin del estado del canal Para procesadores PLC-5/20E, -5/40E y -5/80E solamente: Configuracin de un sistema para comunicaciones Ethernet y monitorizacin del estado del canal Asignacin de contraseas y privilegios Descripcin general de la caracterstica de programacin del PLC-5 Definicin del procedimiento de encendido Definicin, programacin y monitorizacin de las rutinas de fallo Configuracin y monitorizacin de los programas de control principales Uso, definicin y monitorizacin de las interrupciones temporizadas seleccionables Uso, definicin y monitorizacin de las interrupciones de entrada de procesador Vea el captulo: 5 6 Ttulo Comunicacin con E/S residentes en el procesador Comunicacin con E/S remotas
7 8
Comunicacin con un canal adaptador PLC-5 Comunicacin con E/S locales extendidas
9 10 11 12
Maximizacin del rendimiento del sistema Comunicacin con dispositivos en Data Highway Plus Comunicacin con dispositivos en el enlace en serie Comunicacin con dispositivos en una red Ethernet Proteccin de los programas Consideraciones de programacin Preparacin de las rutinas de encendido Preparacin de las rutinas de fallo Uso de los programas de control principales Uso de las interrupciones temporizadas seleccionables Uso de las interrupciones de entrada de procesador
13 14 15 16 17 18 19
Captulo 5
Comunicacin con E/S residentes en el procesador

Uso de este captulo
Si desea leer acerca de: Introduccin al escaneo del procesador PLC-5 Escaneo de programa Trasferencia de datos a los E/S residentes en el procesador Configuracin del sistema para E/S residentes en el procesador Vaya a la pgina: 51 52 53 55
Introduccin al escaneo del procesador PLC-5
La funcin bsica de un sistema de controlador programable es:
2.
3.
tomar decisiones mediante un
establecer el estado de
programa de control como la lgica de escalera con base en el estado de aquellos dispositivos
dispositivos de salida (tales como luces, motores y bobinas trmicas)
1.
leer el estado de los varios
dispositivos de entrada (tales como botones pulsadores e interruptores de fin de carrera)
20221
Octubre 1995
52
Bfer de E/S remotas
Durante el escn lgico, las entradas se leen desde la tabla de imagen de E/S y las salidas se escriben en dicha tabla. Durante el mantenimiento interno, el intercambio de datos ocurre entre la tabla de imagen de E/S y el bfer de E/S remotas, E/S locales extendidas y el rack residente en el procesador.
Intercambio de datos a b Escn de E/S Rack residente en procesador a escribir salidas b leer entradas
Escn lgico
Escn de programa
Escaneo de programa
El escn de programa es el tiempo que demora el procesador en ejecutar una vez el programa lgico, ejecutar las tareas de mantenimiento interno y luego ejecutar la lgica nuevamente. El procesador ejecuta continuamente el escn de programa lgico y el mantenimiento interno. Las actividades de mantenimiento interno para los procesadores PLC-5 incluyen: ejecucin de exmenes internos de procesador actualizacin de la tabla de imagen de entrada con: datos de mdulo de entrada residente en el procesador datos de mdulo de entrada remota como estn contenidos en el bfer de E/S remotas datos de mdulo de entrada de E/S locales extendidas
Escn lgico Mantenimiento interno
enviar datos de tabla de imagen de salida a: los mdulos de salida residentes en el procesador el bfer de E/S remotas los mdulos de salida de E/S locales extendidas
Mantenimiento interno
Octubre 1995
El procesador ejecuta dos operaciones primarias: escaneo de programaen donde - se ejecuta la lgica - se ejecuta el mantenimiento interno Escaneo de E/Sen donde se leen los datos de entrada y se establecen los niveles de salida
E/S locales extendidas Intercambio de datos Intercambio de datos Actualizar Tabla de tabla de imagen imagen de E/S de E/S
53
Transferencia de datos a E/S residentes en el procesador
Un procesador PLC-5 transfiere datos discretos y de transferencia en bloques con E/S residentes en el procesador.
Transferencia de datos discretos a E/S residentes en el procesador
a b El procesador escanea las E/S locales residentes en el procesador sincrnica y secuencialmente al escn de programa. Tabla de imagen de E/S El rack residente en el procesador intercambia informacin de E/S discretas con la tabla de imagen de E/S durante el mantenimiento interno. x y Actualizar imagen de E/S Intercambio de datos Mantenimiento interno E/S inmediatas IOT (x) IIN (y) Vea explicacin ms adelante.
Rack residente en el procesador a escribir salidas b leer entradas
Escn lgico
Escn de programa
Transferencia de pedidos de E/S inmediatas

El procesador responde a pedidos de entrada inmediata (IIN) y salida inmediata (IOT) durante el escn lgico. El escn lgico se suspende cuando se piden datos de entrada/salida inmediata. El escn lgico vuelve a iniciarse despus de obtener los datos y satisfacer el pedido. Los datos IIN se transfieren directamente a los mdulos de E/S y los datos IOT se transfieren directamente desde esos mdulos en las E/S residentes en el procesador y chasis de E/S locales extendidas. Con E/S remotas, slo se actualiza el bfer de E/S remotas. Para obtener ms informacin, vea la referencia rpida de instruccin en el captulo 22. Si su aplicacin no acepta esta configuracin, acondicione las instrucciones de E/S inmediatas con los bits de control del mdulo adyacente de transferencia en bloques. Esta tcnica ayuda a asegurar que un mdulo adyacente de transferencia en bloques no est ejecutando una transferencia en bloques mientras una instruccin de E/S inmediatas se est ejecutando en el mdulo de entrada adyacente.
Octubre 1995
54
Transferencia de datos de transferencia en bloques a E/S residentes en el procesador

El procesador ejecuta transferencias en bloques al mismo tiempo que escanea el programa. Las transferencias en bloques a E/S residentes en el procesador siguen estos procedimientos: Los pedidos de transferencia en bloques se colocan en cola para el rack de E/S locales residentes en el procesador direccionado. El bfer activo manipula continuamente todos los mdulos de transferencia en bloques cuyas instrucciones de transferencia en bloques fueron habilitadas en el escn de programa a travs del escn de cola en el orden que los pedidos fueron colocados en cola. Las transferencias en bloques de los datos de E/S pueden concluirse y el bit de efecutado puede establecerse en cualquier momento durante el escn de programa. El procesador ejecuta continuamente todas las transferencias en bloques habilitadas de los datos de E/S a E/S residentes en el procesador a medida que cada pedido de transferencia en bloques ingresa al bfer activo.
Interrupcin desde STI o rutina de fallo Transferencias en bloques mltiples Escn de programa
Rack 0 residente en el procesador
Q A
Datos BTR o BTW
Q = cola A = bfer activo (datos de transferencia en bloque colocados en bfer aqu)
Octubre 1995
55
Configuracin del sistema para E/S residentes en el procesador
Para configurar el sistema para E/S residentes en el procesador, usted necesita establecer el interruptor del chasis de E/S para indicar el modo de direccionamiento de rack. El modo de direccionamiento determina el nmero de nmeros de rack residentes en el procesador utilizados con base en el nmero de ranuras en el chasis. Para obtener ms informacin acerca de los modos de direccionamiento, consulte el captulo 23, Referencia para los posicionamientos de interruptores. El rack residente en el procesador direcciona los valores predeterminados al rack 0. Si se necesita, usted puede establecer el rack 1 estableciendo el bit 2 de control del usuario (S26:2) en la pantalla de configuracin del procesador. Si se selecciona el rack 1 como el rack residente en el procesador, el rack 0 deja de estar disponible para su sistema.
Octubre 1995
Captulo 6

Uso de este captulo
Si desea leer acerca de: Seleccin de dispositivos que usted puede conectar Introduccin a E/S remotas Diseo de enlace Configuracin de un canal de procesador como un escner Comunicacin con un adaptador de nodo de E/S remotas Transferencia de datos en bloques Transferencia en bloques de datos de E/S remotas Pedidos de transferencia en bloques con bits de estado Monitorizacin de canales de escner de E/S remotas Direccionamiento de archivo de estado de E/S Vaya a la pgina: 61 63 64 66 610 611 613 614 619 621
Consideraciones de programacin de transferencia en bloques 618
Seleccin de dispositivos que usted puede conectar
La siguiente tabla lista algunos de los dispositivos que usted puede usar en un enlace de E/S remotas:
Categora Producto PLC-5/11 PLC-5/12 PLC-5/15 PLC-5/20 PLC-5/20E PLC-5/25 PLC-5/30 PLC-5/V30B PLC-5/40 PLC-5/40E PLC-5/40L PLC-5/V40B PLC-5/V40L PLC-5/60 PLC-5/60L PLC-5/80 PLC-5/80E PLC-5/V80 Mdulo de comunicacin directa para procesadores SLC Cat. No. 1785-L11B 1785-LT3 1785-LT 1785-L20B 1785-L20E 1785-LT2 1785-L30B 1785-V30B 1785-L40B 1785-L40E 1785-L40L 1785-V40B 1785-V40L 1785-L60B 1785-L60L 1785-L80B 1785-L80E 1785-V80B 1747-DCM
Otros procesadores (en modo odo adaptador)
Octubre 1995
62
Categora
Producto Mdulo adaptador de E/S remotas SLC 500 E/S bloque 1791 Mdulo adaptador de E/S remotas Chasis de E/S de 1 ranura con fuente de alimentacin elctrica integral y adaptador Chasis de E/S de 2 ranuras con fuente de alimentacin elctrica integral y adaptador Mdulo de comunicacin directa Dataliner DL40 RediPANEL Terminal PanelView Adaptador de E/S remotas para controladores industriales CA 1336 Adaptador de E/S remotas para controladores industriales CA 1395
Cat. No. 1747-ASB serie 1791 1771-ASB 1771-AM1 1771-AM2 1771-DCM 2706-xxxx 2705-xxx 2711-xxx 1336-RIO 1395-NA
A E/S remotas
Interfaces de operador
Controladores
Octubre 1995
63
Introduccin a E/S remotas
Un sistema de E/S remotas le permite controlar E/S que no estn dentro del chasis del procesador. Un canal de procesador PLC-5, en modo escner, transfiere datos discretos y de transferencia en bloques con dispositivos de E/S remotas. A continuacin se presenta un ejemplo de sistema de E/S remotas:
PLC-5/40 Un canal de procesador PLC-5 acta como un escner El canal del escner mantiene una lista de todos los racks completos y parciales conectados a ese canal. Esa es la lista de escn.
Cable de enlace de E/S remotas: Belden 9463 Adaptadores de nodo de E/S remotas como los mdulos 1771-ASB o interfaces de operador PanelView direccionados como racks de E/S remotas.
1771-ASB
PLC-5/20
Canal PLC-5 o un procesador que opera como un adaptador de E/S remotas
Octubre 1995
64
El canal del escner de E/S remotas mantiene una lista de todos los dispositivos conectados a cada enlace de E/S remotas llamada lista de escn. A continuacin se presenta un ejemplo de lista de escn del canal:
PLC-5/40E Can 1A Can 1B Rack 1 Rack 2 Rack 3
Lista de escn del Can. 1B

Direccin de rack 1 2 3 Grupo inicial 0 0 0 Tamao de rack Completo 1/2 Completo Rango 010-017 020-023 030-037
En este ejemplo, el canal 1B escanea continuamente los tres racks en su lista de escn y coloca los datos en el bfer de E/S remotas en el procesador. El procesador actualiza su propio bfer y la tabla de imagen de E/S. Durante el mantenimiento interno, los dos bferes se actualizan intercambiando los datos de entrada y salida entre ellos. Para obtener ms informacin sobre las listas de escn, vea la pgina 68.
Siga estos pasos para instalar un sistema de E/S remotas:

Paso: 1. configure los dispositivos de adaptador de E/S remotas 2. disposicin y conexin del cable de enlace de E/S remotas Vea: el manual del usuario del dispositivo la pgina 64 para obtener informacin sobre diseo el captulo 3 para obtener informacin sobre instalacin de cables la informacin de instalacin del procesador (Para los procesadores PLC-5 con nuevas caractersticas, consulte la publicacin 1785-2.38 y para los procesadores PLC-5 Ethernet, la publicacin 1785-2.30) la pgina 66
3. configure el canal del escner
Diseo de un enlace de E/S remotas

Consejo de diseo
El diseo de un enlace de E/S remotas requiere la aplicacin de : pautas de diseo de enlace de E/S remotas pautas de diseo de cables
Pautas para el diseo de enlaces

Tenga presente estas reglas al disear los enlaces de E/S remotas: Todos los dispositivos conectados a un enlace de E/S remotas deben comunicarse usando la misma velocidad de comunicacin, 57.6, 115.2 230.4 kbps. Seleccione una velocidad compatible con todos los dispositivos. Dos o ms canales del mismo procesador operando en el modo de escner no pueden escanear la misma direccin de rack parcial o completa. Asigne racks especficos parciales o completos a cada canal usado en el modo de escner de E/S remotas. Se pueden separar las direcciones de rack entre canales de escner; sin embargo, se presentan problemas al ejecutar la transferencia de datos en bloques. Vea la seccin Transferencia en bloques para datos de E/S remotas en la pgina 613.
Octubre 1995
65
Una lista de escn puede tener un mximo de 16 nmeros de

rack o un mximo de 32 dispositivos fsicos conectados a lla usando resistencias de terminacin de 82- . Para obtener ms informacin acerca de las listas de escn, vea la pgina 68.
Consejo de diseo
Pautas para el diseo de cables

Especifique el cable 1770-CD (Belden 9463). Conecte una red de E/S remotas usando una configuracin en cadena o lnea troncal/lnea de derivacin. Verifique que los planes de diseo del sistema especifican las longitudes de cable dentro de medidas permisibles. Importante: La longitud de cable mxima para E/S remotas depende de la velocidad de transmisin. Configure todos los dispositivos en un enlace de E/S remotas para que se comuniquen a la misma velocidad de transmisin. Para configuraciones en cadena, use esta tabla para determinar la longitud de cable total que se puede usar.
Tabla 6.A Seleccione la longitud de cable correcta con base en la velocidad de comunicacin del enlace Un enlace de E/S remotas que usa esta velocidad de comunicacin: 57.6 kbps 115.2 kbps 230.4 kbps No puede exceder esta longitud de cable: 3,048 m (10,000 pies) 1,524 m (5,000 pies) 762 m (2,500 pies)
Consideraciones para lnea troncal/lnea de derivacin: Al usar la configuracin de lnea troncal/lnea de derivacin, use conectores de estacin 1770-SC y siga estas pautas de longitud de cable: longitud de cable de lnea troncaldepende de la velocidad de comunicacin en el enlace; vea la tabla en esta pgina longitud de cable de derivacin30.4 m (100 pies de cable) Para obtener ms informacin acerca del diseo de configuraciones de lnea troncal/ lnea de derivacin, consulte el Manual de instalacin de cables Data Highway/Data Highway Plus/Data Highway II/Data Highway-485, publicacin 1770-6.2.2ES.
Para una operacin apropiada, termine ambos extremos del enlace de E/S remotas usando las resistencias externas que se envan con el controlador programable. La seleccin de terminales de 150W 82W determina cuntos dispositivos se pueden conectar en un solo enlace de E/S remotas.
Si el enlace de E/S remotas: Use una capacidad nominal de resistencia de: 82W El nmero mximo de dispositivos fsicos que se pueden conectar al enlace 32 El nmero mximo de racks que se pueden escanear en el enlace 16
opera a 230.4 kbps opera a 57.6 kbps o 115.2 kbps y los dipositivos listados en la Tabla 6.B no estn en el enlace contiene dispositivos listados en la Tabla 6.B opera a 57.6 kbps o 115.2 kbps, y no se le requiere al enlace que acepte ms de 16 dispositivos fsicos.
150W
16
16
Octubre 1995
66
Tabla 6.B Dispositivos de enlace que requieren resistencias de terminacin de 150W Tipo de dispositivo Esc neres Escneres Nmero de catlogo 1771-SN 1772-SD, -SD2 1775-SR 1775-S4A, -S4B 6008-SQH1, -SQH2 1771-AS 1771-ASB 1771-DCM Diversos 1771-AF A Todas Serie Todas
Adaptadores
Configuracin de un canal de procesador como un escner
Use esta tabla como ayuda para determinar los canales del procesador que se pueden configurar como escner de E/S remotas:
Procesador: PLC-5/11 PLC-5/20 PLC-5/30 PLC-5/40L PLC-5/60L PLC-5/40 PLC-5/60 PLC-5/80 1A, 1B, 2A, 2B PLC-5/20E PLC-5/40E PLC-5/80E Canales que aceptan escner de E/S remotas: 1A 1B 1A, 1B
Para configurar un canal de procesador como un escner, usted: define un archivo de estado de E/S, que almacena informacin acerca de los racks conectados al procesador, usando una pantalla de configuracin de procesador especifica la velocidad de comunicacin del escner y archivo de diagnstico y define una lista de escn usando la pantalla de configuracin de canal de modo de escner
Octubre 1995
67
Defina un archivo de estado de E/S

El archivo de estado de E/S almacena datos para las tablas de configuracin del rack de E/S del procesador. El estado de E/S de cada rack de E/S remotas requiere dos palabras. Estas dos palabras almacenan los bits de reseteo, presente, inhibicin y fallo para cada rack. Para definir un archivo de estado de E/S, mueva el cursor al campo de archivo de estado de E/S (S:16) e introduzca un nmero de archivo de entero no usado (9-255). Si no desea utilizar las tablas de configuracin de rack de E/S, introduzca 0. Sin embargo, si desea utilizar la opcin de autoconfiguracin para crear la lista de escn, debe definir un archivo de estado de E/S.
Processor Configuration User Control Bits 00000000 00000000 RESTART LAST ACTIVE STEP
Men principal 6200
Online Prog
F1
Seleccione el archivo con teclas cursoras
General Utilities
F7
Fault routine prog file no.: 0 I/O status file: N12 VME Status File: N34
Watchdog (ms): 500 Communication time slice (ms):
Proc Config
F3
El software de programacin crea automticamente el tamao correcto de archivo de estado de E/S. Usted puede direccionar las palabras individuales dentro de este archivo en su programa de escalera para monitorizar el estado del rack. Para obtener ms informacin acerca del direccionamiento de archivo de estado de E/S, vea la pgina 621.
Especifique la informacin de configuracin del canal

Men principal de editor de escalera
Para configurar el canal para modo de escner, siga los pasos indicados a la izquierda:
Scanner Mode Channel 1B Configuration
General Utility
F7 Diag. file: N13
Baud rate: 57.6kB Complementary I/O: Enabled Range
Channel Overview
F4
Rack Address 2 C 2 3 3 3 C 7 1
Starting Group 4 4 0 4 6 0 0
Rack Size 1/4 1/4 1/2 1/4 1/4 FULL FULL
Mueva el cursor al canal que se desea configurar
024-027 020-021 030-033 034-035 036-037 170-177 010-007 *
Select Option
F10
(hasta que aparezca Scanner Mode )
Press a function key, page up or page down, or enter a value. > Rem Prog Forces:None PLC-5/40E File CHANNEL Accept Auto Clear Insert Delete Chan 1B Select Edits Config List to List fr List Status Option F1 F5 F6 F7 F8 F9 F10
Channel Config
F5
Octubre 1995
68
En este campo:
Diag. file
Defina: El archivo que contiene la informacin de estado del canal, incluyendo los reintentos de rack
Haciendo lo siguiente: Mueva el cursor al campo, escriba un nmero de archivo de entero (9-999) y presione
[Enter]
ATENCION: Asigne un archivo de diagnstico nico para cada canal. No asigne un archivo de diagnstico que es el archivo de estado de E/S que se asign o cualquier otro archivo de entero usado. Puede producirse un dao inesperado en la maquinaria. Importante: Usted debe definir un archivo de diagnstico para un canal configurado para todo menos para no usado (aun cuando no est usando el canal) si desea obtener informacin de estado para ese canal.
Baud rate
La velocidad de comunicacin para el enlace de modo de escner de E/S remotas Si desea complementar racks de E/S o no
Mueva el cursor al campo y presione [F10] - Select Option hasta que aparezca la velocidad deseada. Las velocidades disponibles son: 57.6, 115.2 y 230.4 kbps. Mueva el cursor al campo, escriba Enabled or Disabled y presione [Enter]
Complementary I/O
Especifique la lista de escn

Una lista de escn es un mapa de los dispositivos de E/S que estn siendo escaneados por el canal del escner. Para que el canal se comunique con los dispositivos de E/S conectados a l, usted debe crear una lista de escn.
Para: Crear automticamente una lista de escn de los racks conectados Haga lo siguiente: 1. Asegrese de que el procesador est en modo de programacin remota o programacin. 2. Asegrese de que se defini un archivo de estado de E/S en la pantalla de configuracin del procesador. (vea la pgina 67) 3. Acepte las ediciones efectuadas a la configuracin del canal. 4. Presione [F5] - Automatic Configuration. Si hay errores al aceptar las ediciones, presione [F6] - Clear List y acepte las ediciones nuevamente. Si aparece el mensaje de error Resource not Available(Recurso no disponible), usted no ha definido un archivo de estado de E/S. Defina el archivo de estado de E/S e intente la configuracin automtica nuevamente. Insertar una entrada en la lista de escn 1. Asegrese de que el procesador est en el modo de programacin remota, programacin o marcha remota. 2. Posicione el cursor en el lugar en la lista de escn en donde se desea insertar una entrada. 3. Presione [F7] - Insert to List. 4. Introduzca los valores apropiados para la entrada. 5. Presione [F10] - Select Option o escriba la entrada y presione [Enter]. Importante: Si se introduce informacin incorrecta para una entrada, el procesador no mostrar la nueva configuracin al guardar las ediciones. Borrar una entrada de la lista de escn 1. Asegrese de que el procesador est en el modo de programacin remota, programacin o marcha remota. 2. Posicione el cursor en el lugar en la llista de escn en donde se desea borrar una entrada. 3. Presione [F8] - Delete from List. Importante: Si se introduce informacin incorrecta para una entrada, el procesador no mostrar la nueva configuracin al guardar las ediciones.
Octubre 1995
69
Una lista de escn incluye lo siguiente:

Para este campo:
Rack Address
Una lista de escn contiene: 1-3 octal (procesadores PLC-5/11, -5/20, -5/20E) 1-7 octal (procesadores PLC-5/30) 1-17 octal (procesadores PLC-5/40, -5/40L, 5/40E -5/80E) 127 octal (procesadores PLC-5/60, -5/60L, -5/80) Si E/S complementarias estn habilitadas, aparece una C antes de la direccin del rack complementado.
Starting Group Rack Size Range
0, 2, 4 6 1/2, 1/4, 3/4 o COMPLETO Calculado automticamente con base en la direccin de rack, grupo de mdulo inicial y tamao de chasis. Un asterisco (*) despus de un rango indica la ltima entrada de rack vlida.
Consejo de diseo
Si se necesitan actualizaciones mltiples para un dispositivo de E/S durante un escn de E/S, se puede introducir una direccin lgica en la lista de escn ms de una vez. No asigne la direccin de rack parcial o completo a ms de un canal en el modo de escner. Cada canal debe escanear direcciones nicas de rack parciales y/o completos. Tenga presente estas limitaciones al crear/modificar una lista de escn:
La configuracin automtica siempre muestra la

configuracin de hardware actual, excepto para los racks que tienen su bit de inhibicin de rack global establecido. En este caso el bit de rack global cancela la configuracin automtica. Se debe primero restablecer la inhibicin de rack global y luego presionar [F5] - Automatic Configuration para que la pantalla de modo de escner muestre la configuracin correcta para ese rack. Restablezca los bits de inhibicin de rack global usando la pantalla de estado de modo de escner para el canal que escanea los racks para los que se desea reiniciar el escaneo. Si cambia una configuracin de canal desde modo adaptador o DH+ a modo de escner, use la tecla [F6] - Clear List para borrar la lista de escn. En cualquier otra situacin en la que se necesita borrar entradas de la lista de escn, use la tecla [F8] - Delete from List y borre las entradas una por una.
Octubre 1995
610
Comunicacin con un adaptador de nodo de E/S remotas
Un canal de escner intercambia datos discretos con adaptadores de nodo de E/S remotas como los mdulos 1771-ASB a travs del bfer de E/S remotas.
Figura 6.1 Escn de E/S remotas y lazos de escn de programa
Lazo de escn de E/S remotas
Lazo de escn de programa
Adaptador
x y Intercambio de datos
Rack 2
Bfer de E/S remotas
Tabla de imagen de E/S
Actualizar imagen de E/S Intercambio de datos
Rack 3
a b
Adaptador
E/S inmediatas IOT (x) IIN (y) a escribir salidas b leer entradas Escn lgico
Adaptador
Rack 1
x y
Rack residente en el procesador
El escn de E/S remotas es el tiempo que demora el procesador para comunicarse una vez con todas las entradas en su lista de escn de rack. El escn de E/S remotas es independiente y asncrono al escn de programa.
Durante el mantenimieno interno: Se produce el intercambio de datos entre la tabla de imagen de E/S, el rack residente en el procesador y el bfer de E/S remotas. Se actualiza el bfer de E/S remotas. Recuerde que el escner de E/S actualiza constantemente el bfer de E/S remotas asincrnicamente al escn de programa.
En racks remotos, las transferencias de datos de E/S inmediatas actualizan el bfer de E/S remotas.
Importante: El escn de E/S remotas para cada canal configurado para el modo de escner es independiente y asncrono al escn de E/S remotas para cualquier otro canal.
Para que el canal de escner se comunique con los mdulos adaptadores 1771-ASB, haga lo siguiente: 1. Establezca el interruptor de backplane del chasis de E/S para cada chasis que aloja un mdulo adaptador. 2. Establezca los interruptores en el mismo mdulo adaptador. 3. Conectar el cable de E/S remotas. las instrucciones de instalacin del procesador Para obtener ms informacin, vea: el captulo 23, Referencia para los posicionamientos de interruptores
Octubre 1995
611
Transferencia de datos en bloques
Adems de datos discretos, el procesador tambin puede intercambiar datos en bloques con E/S remotas. La transferencia en bloques instruye al procesador a que interrumpa el escaneo de normal de E/S y transfiera hasta 64 palabras de datos hacia/desde un mdulo de E/S seleccionado. La Figura 6.2 muestra cmo el procesador en modo de escner efecta una transferencia en bloques.
Figura 6.2 Transferencia de datos en bloques a E/S locales residentes en el procesador, locales extendidas y remotas
Escn de E/S remotas Escn de E/S locales extendidas Rack local 4 E/S remotas Rack 7 Adaptador Q = Cola A = Bfer activo Pedidos BT Q Datos BTR o BTW Una transferencia por A escn de E/S Pedidos BT Adaptador Racks locales 2y3 Adaptador Una transferencia por escn de E/S Una transferencia por escn de E/S Q Rack local 1 Adaptador Adaptador A Una transferencia por escn de E/S Q A Datos BTR o BTW
Adaptador
Pedidos BT Datos BTR o BTW
Rack 6
Pedidos BT
Q A
Datos BTR o BTW
Rack 5
Escn lgico Pedidos BT
Q Rack 0 residente Transferencias en el procesador en bloques mltiples por escn de E/S A
Datos BTR o BTW
Interrupcin desde STI o rutina de fallo
El adaptador usado en el escn de E/S remotas es el adaptador 1771-ASB. El adaptador usado en el escn de E/S locales extendidas es el adaptador 1771-ALX.
Escn de E/S
Escn de programa
15299
Octubre 1995
612
El procesador puede procesar un mximo de 64 transferencias en bloques remotas por par de canal (1A/1B, 2A/2B). Esta cantidad incluye: transferencias en bloques que actualmente estn en el bfer activo transferencias en bloques inicializadas que estn esperando ejecucin en la cola de espera Una vez que ocurre el mximo de 64 transferencias en bloques, el procesador no inicializar pedidos adicionales de transferencia en bloques remotos y no establecer sus bits de efecutado (.DN) o de error (.ER). Como se muestra en la Figura 6.2, el procesador tiene las siguientes reas de almacenamiento para transferencias en bloques:
Nmero mximo de bferes activos por canal de E/S remotas PLC-5/60, -5/60L, -5/80, -5/80E PLC-5/40, -5/40L, -5/40E PLC-5/30 PLC-5/20, -520E PLC-5/11 23 31 39 43 43
Area de almacena miento: bferes activos
Descripcin:
almacenan pedidos de transferencia en bloques inicializados para un canal La tabla adyacente lista los bferes activos mximos para cada procesador PLC-5 con nuevas caractersticas y Ethernet. El procesador coloca un pedido de transferencia en bloques directamente dentro del bfer activo solamente si: hay disponible un bfer y no hay transferencias de bloques a la ranura en la cola.
colas en espera
almacenan pedidos de transferencias en bloques que no se pueden colocar dentro del bfer activo porque: todos los bferes activos del canal estn siendo usados la ranura direccionada por la transferencia en bloques est procesando una transferencia en bloques
El colocar el procesador en el modo de programacin, cancela las transferencias en bloques en los bferes activos y en las colas de espera.
Una vez que se completa una transferencia en bloques a una ranura, el procesador examina la cola para ver si una transferencia en bloques direccionada a la ranura est esperando. Si hay una transferencia esperando, el procesador la mueve al bfer activo. Ya que un procesador puede pedir una transferencia en bloque desde todas las ranuras en un chasis concurrente, el dispositivo adaptador selecciona el orden en el cual se ejecutan las transferencias en bloques en el chasis. Los pedidos de transferencias en bloques se procesan diferentemente en rutinas de fallo, rutinas de interrupcin temporizadas seleccionables (STI) y rutinas de interrupcin de entrada de procesador (PII); para obtener ms informacin, vea los captulos 16, 18 y 19 respectivamente.
Octubre 1995
613
Transferencias en bloques de datos de E/S remotas
Las transferencias en bloques de datos de E/S a E/S remotas siguen las siguientes pautas: El intercambio de datos de transferencia en bloques y el escn de programa funcionan independiente y concurrentemente. Una vez que se inician transferencias en bloques, el procesador las ejecuta asincrnicamente al escn de programa. Durante los escns de E/S remotas, el procesador ejecuta un mximo de una transferencia en bloques por entrada en la lista de escn. Importante: Si divide las direcciones de rack remotos entre canales de escner, las transferencias en bloques a canales de escner de baja prioridad no funcionan correctamente. Los canales de escner tienen prioridad de acuerdo al siguiente orden: 1A, 1B, 2A, luego 2B. Por ejemplo: si usted configura los canales 1B y 2A como escneres remotos y divide el rack #2 entre ellos, las transferencias en bloques al canal 1B (el canal de ms alta prioridad) se completar, pero las transferencias en bloques a la segunda mitad del rack #2 (2A, el canal de ms baja prioridad) no se completar. Si bien el dividir los racks de E/S remotas entre canales de escner no afecta las transferencias discretas, los bits de estado de E/S tales como de fallo y presente pueden no indicar el estado correcto.
Octubre 1995
614
La Figura 6.3 muestra la secuencia de transferencia en bloques de E/S remotas.

Figura 6.3 Secuencia de transferencia en bloques
Lgica de escalera Escner dentro del procesador PLC Pedidos de trans- E/S discretas ferencias en bloques E/S remotas Adaptador
] [ ] [
( )
BT

12
11
BT
Adaptador
BT
El procesador ejecuta una instruccin de transferencia en bloques. en bloques a su escner de E/S. El escner coloca el byte de control del mdulo (MCB) dentro de la tabla de imagen de E/S. El escner enva el MCB al adaptador como parte de la actualizacin de E/S. transferencia en bloques al mdulo de transferencia en bloques.
El procesador enva el pedido de transferencia
Adaptador
BT
El mdulo adaptador enva el pedido de El mdulo de transferencia en bloques devuelve

de E/S del escaner. en bloques.
11
El escner enva el paquete de transferencia en bloques al adaptador para el mdulo de transferencia en bloques (el paquete incluye los datos si es una transferencia en bloques de escritura) El adaptador pasa el paquete de transferencia en bloques al mdulo de transferencia en bloques. El mdulo de transferencia en bloques enva el estado al adaptador (tambin enviar los datos si es una transferencia en bloques de lectura). El adaptador pasa el estado al escner de E/S; si el pedido es una transferencia en bloques de lectura, el adaptador enva los datos.
un byte de estado de mdulo (MSB) al adaptador.
El escner devolvi el MSB a la tabla de imagen

12
El escner forma un paquete de transferencia
Secuencia de transferencia en bloques con bits de estado
La Figura 6.4 describe los diferentes estados de los bits de estado de la transferencia en bloques.
Octubre 1995
615
Figura 6.4 Estados de bits de estado de transferencia en bloques Inicio
lgica de escalera
Detecta que un rengln que contiene una transferencia en bloques est habilitado y establece el bit de habilitar .EN y restablece los bits de estado .ST, .DN, .ER y .EW. El procesador enva un pedido de transferencia en bloques al escner de E/S, establece el bit .EW y reinicia el escn de programa.
Ejecuta transferencia en bloques asincrnicamente al escn de programa Escner de E/S A s Esta direccin de ranura tiene una BT en proceso? El escner coloca el pedido en la cola de espera.
no no Transfiere el pedido de transferencia de bloques hacia/desde el chasis de E/S. no El escner establece el bit de estado .ST e inicia el temporizador de control (watchdog).
Est disponible un bfer activo?
El pedido es una BTW?
no El mdulo responde? s B pgina 616 C pgina 617
s El escner obtiene acceso al archivo BTW en la tabla de datos y copia los datos al bfer activo.
Octubre 1995
616
Figura 6.4 (continuacin): El mdulo de transferencia en bloques responde
Se complet la transferencia en bloques sin errores?
no Establece el bit de error .ER (12).
s Establece el bit de efectuado .DN (13).
La transferencia en bloques es una BTR?
no
La transferencia en bloques es continua? (se establece el bit .CO) no Libera el bfer activo para el siguiente pedido vaya a Inicio
Reinicializa la transferencia en bloques. vaya a A
s Copia datos desde un bfer activo a un archivo de transfe rencia en bloques en la tabla de datos.
Octubre 1995
617
C La transferencia en bloques es para un mdulo de E/S locales?
Figura 6.4 (continuacin): El mdulo de transferencia en bloques NO responde no La transferencia en bloques es para un mdulo en un rack remoto.
s Establece el bit de no respuesta .NR (09) Est establecido el bit de tiempo lmite .TO (08)?
no Contina pidiendo la transferencia en bloques hasta que expira el temporizador de control (watchdog) (4 s).
s Contina pidiendo la transferencia en bloques durante 0-1 s antes de establecer el bit .ER (12).
Est establecido el bit de tiempo lmite .TO (08)?
no
Reinicializa el pedido hasta que expira el temporizador de control (watchdog) (4 s).
s Reintenta el pedido una vez ms antes de establecer el bit .ER (12)
Para obtener una lista con los cdigos de errores de transferencia en bloques, vea la Referencia del conjunto de instrucciones del software de programacin PLC-5, publicacin 6200-6.4.11ES.
Octubre 1995
618
Consideraciones de programacin de la transferenciaa en bloques

Consejo de diseo
Lea esta seccin para obtener informacin acerca de las consideraciones generales de programacin y consideraciones para racks locales residentes en el procesador.
Consideraciones Generales
Las siguientes son consideraciones generales de programacin para transferir bloques de datos de E/S. Al ejecutar transferencias en bloques (E/S locales residentes en el procesador o remotas) en cualquier procesador PLC-5, borre la tabla de imagen de salida correspondiente a la ubicacin del rack del mdulo de transferencia en bloques antes de cambiar al modo de marcha. Si no borra la tabla de imagen de salida, se producen errores de transferencia en bloques porque se estn enviando transferencias de bloques no solicitadas al mdulo de transferencia en bloques (i.e., si se instala un mdulo de transferencia en bloques en el rack 2. grupo 4, ponga la palabra de salida O:024 en 0; no use la palabra para almacenar datos). Si usa instrucciones de transferencia en bloques remotos y el bit de tiempo lmite (.TO) est establecido en 1, el procesador inhabilita el temporizador de 4 segundos y contina pidiendo una transferencia en bloques por 0-1 segundo antes de establecer el bit de error (.ER). Un procesador PLC-5 con por lo menos un canal configurado como adaptador puede incurrir en un fallo no recuperable cuando se le cambia de modo de marcha a de programacin. Para evitar esta posibilidad, programe el escner para que solicite slo dos o tres transferencias en bloques desde el adaptador PLC-5 a la vez condicionando las instrucciones de transferencia en bloques con los bits de efectuado/error.
Para racks locales residentes en el procesador

Las siguientes son consideraciones de programacin cuando se est transfiriendo bloques de datos en un rack local residente en el procesador. Dentro del rack local residente en el procesador, limite el nmero de transferencias en bloques de lectura contina a 16 transferencias de 4 palabras cada una u 8 transferencias de 64 palabras cada una. Si intenta exceder este lmite de transferencia en bloques, se produce un error de suma de verificacin (cdigo de error -5). Las instrucciones de transferencia en bloques a cualquiera de los siguientes mdulos residentes en un rack local residente en el procesador resulta en errores de suma de verificacin frecuentes. mdulos 1771-OFE1, -OFE2 y -OFE3; todas las versiones anteriores a la serie B, revisin B mdulo 2803-VIM, todas las versiones anteriores a la serie B,m revisin A IMC-120, todas las versiones
Octubre 1995
619
Para eliminar errores de suma de comprobacin, reemplace

los mdulos con los de la serie y revisin reciente. Si no los puede reemplazar: 1. Usando el software de programacin PLC-5 serie 6200 versin 4.4 o posterior, vaya a la pantalla de configuracin del procesador. 2. Con el procesador en el modo de programacin, establezca el bit de control del usuario 4 (S:26/4) en 1 (el bit de compatibilidad de transferencia en bloques local). 3. Cambie el modo del procesador de programacin a marcha.
No programe las instrucciones IIN ni IOT a un mdulo en el

mismo grupo de mdulos fsico como un mdulo BT a menos que usted sepa que no hay una transferencia en bloques en progreso. Si necesita hacer esto, use una instruccin XIO para examinar el bit. EN de la instruccin de transferencia en bloques para acondicionar el IIN y IOT.
Monitorizacin de los canales de escner de E/S remotas

Men principal editor de escalera
Para monitorizar canales configurados como escneres, use la pantalla de estado del modo de escner.
Scanner Mode Channel 1B Status 0 0 0 Range COUNTERS LOCKED Messages sent with error: 0 Messages received with error: 0
Messages sent: Messages received: Messages unable to receive: Rack Address 1 2 2 3 3 3 17 1 Starting Group 0 0 2 0 4 6 0 0 Rack Size FULL 1/4 3/4 1/2 1/4 1/4 FULL FULL
General Utility
F7
Fault
Inhibit
Reset
Retry
Channel Overview
F4
010-017 020-021 022-027 030-033 034-035 036-037 170-177 010-017 *
I 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
Reintenta informacin de bits y mensaje almacenada en el archivo de diagnstico definido para ese canal Bits de fallo, inhibicin y restablecimiento almacenados en el archivo de estado de E/S
Mover el cursor al canal configurado para el modo de escner
Press a function key, page up or page down, or enter a value. > Rem Prog Forces: NONE 5/40E File TEMP Clear Unlock Auto Chan 1B Counter Counter Config Config F1 F2 F5 F9
Channel Status
F7
Campo de estado Counters Locked
Ubicacin Descripcin Este campo se muestra en video inverso si los contadores estn bloqueados. El presionar [F2] - Lock (Unlock) Counter bloquea o desbloquea la pantalla de contador. Contadores bloqueados: la pantalla de los contadores deja de cambiar, pero los contadores continan funcionando en el fondo. Contadores desbloqueados: el sistema muestra el valor corriente Borre los contadores para todos los canales presionando [F1] - Clear Counter. Mensajes = mensajes SDA + mensajes SDN. palabra 1 palabra 3 palabra 0 Muestra el nmero de mensajes enviados por el canal. Muestra el nmero de mensajes que contienen errores enviados por el canal. Muestra el nmero de mensajes sin error recibidos por el canal.
Message Counters
sent sent with error received
Octubre 1995
620
Campo de estado
received with error unable to receive
Ubicacin Descripcin palabra 2 palabra 4 Muestra el nmero de mensajes que contienen errores recibidos por el canal. Muestra el nmero de mensajes que el canal no pudo recibir debido a insuficiencia de memoria o un problema relacionado con el protocolo. Muestra el nmero de reintentos para la entrada de rack correspondiente. palabra 5 Entrada 1 etc. etc. palabra 69 Entrada 64
Retry
Rack Address
Este campo indica el nmero de rack de los racks remotas que est siendo escaneado por el canal del escner: puede escanear el rack 3 solamente (procesador PLC-5/11) 1-3 octal (procesador PLC-5/20, -5/20E) 1-7 octal (procesadores PLC-5/30) 1-17 octal (procesadores PLC-5/40, -5/40L, 5/40E) 127 octal (procesadores PLC-5/60, -5/60L, -5/80, -5/80E) Si se habilitan las E/S complementarias (en la pantalla de configuracin del modo de escner), el complemento del rack se identifica con una C a la izquierda de la columna de direccin del rack en la pantalla de estado.
Starting Group Rack Size
Este campo indica el primer grupo de mdulo de E/S en el rack que el procesador escanea. Este campo muestra la porcin del rack de E/S direccionado por cada chasis. Las configuraciones pueden ser 1/4, 1/2, 3/4 o COMPLETA siempre que la suma total del rack no exceda de 8 grupos de E/S. Este campo muestra la direccin de rack y grupos de mdulos que estn siendo escaneados para un rack en la lista de escn. Un asterisco (*) despus del rango indica que es la ltima entrada de rack vlida. Una F mostrada en este campo indica que el chasis correspondiente tiene un fallo. Cuando aparece un indicador de fallo, el sistema establece el bit de fallo asociado en el estado de fallo del rack global en la pantalla de estado del procesador. Cuando se establece el bit de fallo de rack global, se pierde toda la informacin de configuracin comenzando en el cuarto con fallo. Cuando un rack presenta un fallo, aparece una F. Si los bits de fallo e inhibicin se establecen para un rack, no existe un rack en ese grupo de E/S.
Range
Fault
Inhibit
Inhiba un rack moviendo el cursor al campo Inhibit del rack que desea inihibir e introduzca: 1 Cuando se inhibe un chasis el procesador no sigue escanendolo. Se puede inhibir todo un rack estableciendo el bit de inhibicin de rack global para ese rack en la pantalla de estado del procesador. Todos los chasis dentro de ese rack se inhiben y aparece una I en el campo Inhibit, indicando que el rack fue inhibido globalmente.
Reset
Restablezca un rack moviendo el cursor al campo Reset del rack que desea resetear y escriba: 1 Cuando se resetea un chasis, el procesador desactiva las salidas del chasis independientemente del posicionamiento del interruptor de ltimo estado. Se puede restablecer un rack completo estableciendo el bit de restablecimiento de rack global en la pantalla de estado del procesador. Todos los chasis dentro de ese rack se restablecen, y aparece una R en el campo Reset , indicando que el rack fue restablecido globalmente. Este campo muestra el nmero de veces que el rack fue reescaneado. Se puede restablecer este contador presionando [F1] - Clear Counter.
Retry
Octubre 1995
621
Direccionamiento del archivo de estado de E/S
Durante la ejecucin del programa se puede direccionar palabras y bits de fallo dentro del archivo de estado de E/S. La Figura 6.5 muestra la disposicin de las palabras en el archivo de estado de E/S para un rack remoto o de E/S locales extendidas. El ejemplo de archivo de estado utilizado por las figuras en esta seccin es el archivo de entero 15.
Figura 6.5 Disposicin de las palabras en el archivo de estado de E/S
Archivo de estado de E/S definido
Palabra en el archivo de enteros
N15:0 N15:1
rack 0 rack 3 (Mximo para PLC-5/11, -5/20 y -5/20E) (Mximo para procesadores PLC-5/30)
N15:14 N15:15
rack 7
N15:30 N15:31
rack 17
(Mximo para procesadores PLC-5/40, 5/40L y -5/40E)
N15:46 N15:47
rack 27
(Mximo para procesadores PLC-5/60, -5/60L, -5/80 y -5/80E)
La primera palabra para un rack contiene los bits de presente y fallo, la segunda palabra contiene los bits de restablecimiento e inhibicin. La Figura 6.6 muestra los diagramas de los bits de presente, fallo, restablecimiento e inhibicin para el rack 7 en el archivo de estado de E/S.
Octubre 1995
622
Figura 6.6 Diagramas de bits para la primera palabra asignada a un rack de E/S remotas o a un rack de E/S locales extendidas
N15:14
Bits de presente
Bits de fallo 08 07 06 05 04 03 02 01 00
15
14
13
12
11
10
09
No usados
No usados
Este bit: Bits de fallo 00
Corresponde a : Cada cuarto de rack tiene un bit de fallo asignado a l. Un bit de fallo establecido en 1 indica que el rack tiene un fallo. Si el rack est configurado para completo, luego todos los 4 bits de fallo estn establecidos cuando sucede un fallo de rack.
primer 1/4 de rack comenzando con el grupo 0 de E/S segundo 1/4 de rack comenzando con el grupo 2 de E/S tercer 1/4 de rack comenzando con el grupo 4 de E/S cuanrto 1/4 de rack comenzando con el grupo 6 de E/S
01
02
03
Bits de presente 08 primer 1/4 de rack comenzando con el grupo 0 de E/S segundo 1/4 de rack comenzando con el grupo 2 de E/S tercer 1/4 de rack comenzando con el grupo 4 de E/S cuarto 1/4 de rack comenzando con el grupo 6 de E/S Cada cuarto de rack tiene un bit de presente. Un bit de presente establecido en 1 indica que el rack parcial est presente en el enlace de e/s remotas para ese canal.
09
10
11
Octubre 1995
623
Figura 6.7 Diagramas de bits para la segunda palabra asignada a un rack de E/S remotas o un rack de E/S locales extendidas
N15:15
Bits de restablecimiento
Bits de inhibicin 07 06 05 04 03 02 01 00
15
14
13
12
11
10
09
08
No usados
No usados
Este bit: Bits de inhibicin 00
Corresponde a: Cada cuarto de rack tiene un bit de inhibicin. Un bit de inhibicin establecido en 1 indica que el rack parcial ha sido inhibido. Importante: El procesador no escanea el chasis de un rack dado hasta que usted desactive el bit de inhibicin. Las salidas estn en su ltimo estado miestras estn inhibidas. Si un rack est configurado para completo, todos los 4 bits de inhibicin estn establecidos cuando un rack est globalmente inhibido.
primer 1/4 de rack comenzando con el grupo 0 de E/S segundo 1/4 de rack comenzando con el grupo 2 de E/S tercer 1/4 de rack comenzando con el grupo 4 de E/S cuanrto 1/4 de rack comenzando con el grupo 6 de E/S
01
02
03
Bits de restablecimiento 08 primer 1/4 de rack comenzando con el grupo 0 de E/S segundo 1/4 de rack comenzando con el grupo 2 de E/S tercer 1/4 de rack comenzando con el grupo 4 de E/S cuarto 1/4 de rack comenzando con el grupo 6 de E/S
Cada cuarto de rack tiene un bit de restablecimiento asignado. Un bit de restablecimiento establecido en 1 indica que el rack parcial ha sido restablecido. Las salidas se desactivan independientemente del ltimo estado del interruptor. Las entradas continan siendo actualizadas. El procesador se comunica con el rack de restablecimiento como si fuese en modo de programacin.
09
10
11
ATENCION: Cuando usted usa un programa de escalera o el software para inhibir y restablecer un rack de E/S, debe establecer o restablecer los bits de restablecimiento e inhibicin que corresponden a cada cuarto de rack en un chasis dado. El no establecer todos los bits apropiados puede causar una operacin inesperada debido a que slo se escanea una parte del chasis de E/S.
Octubre 1995
Captulo 7
Comunicacin con el canal adaptador PLC-5
Uso de este captulo

Si desea leer acerca de: Configuracin de comunicacin a un canal adaptador PLC-5 Monitorizacin del estado del canal adaptador Monitorizacin del estado del procesador supervisor Programacin de transferencia discreta Programacin de transferencias de datos en bloques Monitorizacin de canales adaptadores de E/S remotas Vaya a la pgina: 71 77 78 78 79 715
Configuracin de comunicacin a un canal adaptador PLC-5
Debido a que un canal adaptador de procesador PLC-5 es ms inteligente que un mdulo 1771-ASB, las tareas de comunicacin y configuracin de datos son manejadas diferentemente para los canales adaptadores. El procesador supervisor o canal de escner y el canal procesador de modo adaptador transfieren datos discretos y estado automticamente entre ellos a travs del escn de E/S remotas del procesador supervisor.
Procesador supervisor en modo de escner
Canal procesador PLC-5 en modo de adaptador Archivos de configuracin de transferencia discreta
Bfer de E/S remotas Mantenimiento interno
a escribe salidas b lee entradas
Intercambio de datos discretos y bit de estado
Intercambio de datos Bfer de E/S remotas Actualiza imagen de E/S
a escribe salidas b lee entradas Escn lgico
Actualiza imagen de E/S
a b Escn de E/S remotas Durante cada escn de E/S remotas, el procesador supervisor transfiere 2, 4, 6 8 palabrasdependiendo de si el procesador en modo de adaptador est configurado como un rack de 1/4, 1/2, 3/4 o completo.
a b Escn de programa
El procesador en modo de adaptador transfiere 2, 4, 6 8 palabrasdependiendo de si est configurado como un rack de 1/4, 1/2, 3/4 o completo.
Octubre 1995
72
Los bits de datos discretos y estado de transferencia en bloques se transfieren entre la tabla de imagen de E/S del escner de E/S remotas y el canal adaptador a travs de los archivos de configuracin de transferencia discreta del canal adaptador, los cuales usted define en la pantalla de configuracin del canal adaptador PLC-5.
Para que el canal de escner se comunique con el canal adaptador del procesador PLC-5, haga lo siguiente: 1. Defina la velocidad de comunicacin, su direccin y el tamao de rack (nmero de palabras a transferir). 2. Defina los archivos de configuracin de transferencia discreta, los cuales son los archivos desde los cuales el canal procesador del adaptador obtiene los datos enviados por el procesador supervisor y coloca los datos dentro del procesador supervisor. 3. Si planea transferir datos en bloques al canal adaptador, defina los archivos de transferencia en bloques y configure las transferencias en bloques. 4. Conecte el cable de E/S remotas. Para obtener ms informacin vea la: pgina 72 pgina 74
pgina 79
instrucciones de instalacin del procesador
Especifique la velocidad de comunicacin, direccin y tamao de rack de un canal adaptador

Use esta tabla para ayudarle a determinar los canales de procesador que se pueden configurar como un adaptador de E/S remotas:
Procesador: Canales que aceptan adaptador de E/S remotas: 1A PLC-5/20E PLC-5/40E PLC-5/80E PLC-5/80 1A, 2A, 1B, 2B 1B 1A, 1B
PLC-5/11 PLC-5/20 PLC-5/30 PLC-5/40L PLC-5/60L PLC-5/40 PLC-5/60
Octubre 1995
73
Para seleccionar un canal como un adaptador, siga las pasos indicados a la izquierda:
Adapter Mode Channel 1B Configuration
General Utility
F7 Diagnostics file: Baud rate: N12 57.6kB
Channel Overview
F4
Rack address: 3 Starting group: 0 Rack size: FULL Last Rack: YES Discrete Transfer Configuration: Input source: 001:024 Output source: 000:024 Group 0 0 Module 0 1 BTW control BT000:000 BT000:000
Vea la pgina 74
Mueva el cursor al canal que desea configurar
BTR control BT000:000 BT000:000
Vea la pgina 79
Select Option
F10
(hasta que aparezca

Adapter Mode)
Press a function key or enter a value. > Rem Prog Accept Edits F1
PLC-5/40E File CHANNEL Chan 1B Select Status Option F9 F10
Channel Config
F5
En este campo:
Diagnostics file
Defina: El archivo que contiene la informacin de estado del canal
Haciendo lo siguiente: Mueva el cursor al campo, escriba el nmero de archivo de entero (9999) y presione [Enter]. ATENCION: Asigne un archivo de diagnstico nico para cada canal. No asigne un archivo de diagnstico que sea el archivo de estado de E/S que usted asign o cualquier otro archivo de entero utilizado. Puede resultar dao inesperado a la maquinaria. Importante: Usted debe definir un archivo de diagnsticos para todos los canales configurados menos para no usado (an si no est usando el canal) si desea obtener informacin de estado para esos canales. Mueva el cursor al campo y presione [F10] - Select Option hasta que aparezca la velocidad deseada. Las velocidades disponibles son: 57.6, 115.2 230.4 kbps. Mueva el cursor al campo, escriba la direccin y presione [Enter]. Las direcciones vlidas son: 3 octal (procesadores PLC-5/11) 1-3 octal (procesadores PLC-5/20, -5/20E) 1-7 octal (procesadores PLC-5/30) 1-17 octal (procesadores PLC-5/40, -5/40L, 5/40E) 127 octal (procesadores PLC-5/60, -5/60L, -5/80 PLC-5/80E) El rack predeterminado es 3. Mueva el cursor al campo, escriba el nmero y presione [Enter]. Las entradas vlidas son: 0, 2, 4 6.
Baud rate
La velocidad de comunicacin para el enlace de E/S remotas La direccin de rack tal como se le presenta al escner
Rack address
Starting group
El nmero de grupo inicial del rack
Octubre 1995
74
En este campo:
Rack size
Defina: El nmero de palabras de E/S a intercambiar con el procesador supervisor
Haciendo lo siguiente: Mueva el cursor al campo y presione [F10] - Select Option hasta que aparezca el tamao deseado. Si desea comunicar usando: 2 palabrasseleccione 1/4 (grupo inicial es 6) 4 palabrasseleccione 1/2 (grupo inicial es 4) 6 palabrasseleccione 3/4 (grupo inicial es 2) 8 palabrasseleccione FULL (grupo inicial es 0) Mueva el cursor al campo, escriba SI o NO y presione [Enter].
Last rack
Notifica al procesador supervisor que ste es el ltimo chasis Esta informacin es importante cuando el procesador supervisor es un procesador PLC-2.
Especifique los archivos de configuracin de transferencia discreta

Discrete Transfer Configuration: Input source: 010:000 Output source: 011:000
Archivo de datos 11
comienza en la palabra 0 (decimal)
Los archivos de configuracin de transferencia discreta (archivo de fuente de salida y archivo de destino de entrada) son los principales vehculos para intercambio de bits de estado de datos discretos y transferencia en bloques entre el canal adaptador PLC-5 y el canal escner o un procesador supervisor (vea la Figura 7.1). Los archivos de configuracin de transferencia discreta pueden ser archivos de datos de tipo entero, BCD o binario. Asegrese de crear archivos especificados para la fuente de entrada y fuente de salida antes de especificarlos. Si no existen al momento de la configuracin, usted recibir un error cuando intente aceptar las ediciones.
Consejo de diseo
Configure el archivo de configuracin de transferencia discreta como un archivo de entero. Si bien el procesador PLC-5 le permite usar las reas de entrada o salida, reserve stas para E/S reales en canales de escner. Al hacer esto, usted est evitando un posible conflicto si despus intenta agregar un rack que utiliza el mismo espacio de imagen de E/S. Importante: No configure el archivo de destino de entrada de configuracin de transferencia discreta del canal para que sea la imagen de entrada de la tabla de datos. Se corre el riesgo de borrar entradas cuando se ejecuta una autoconfiguracin para un canal de escner en el mismo procesador. Las entradas de adaptador no se actualizarn hasta que se detecte un cambio en los datos de entrada que estn siendo enviados por el procesador.
Octubre 1995
75
Figura 7.1 Los estados de datos discretos y de transferencia en bloques se intercambian entre un escner y un canal adaptador de E/S remotas a travs de archivos de configuracin de transferencia discreta. Procesador supervisor en modo de escner datos desde la tabla de imagen de salida del escner enviados al archivo fuente de entrada Bfer de E/S datos desde el archivo remotas fuente de salida enviados a la tabla de imagen de entrada del escner Archivos de configuracin de transferencia discreta Canal de procesador PLC-5 en modo de adaptador
Intercambio de datos Mantenimiento interno
a escribe salidas Mantenimiento interno
Bfer de E/S remotas
b lee entradas
Actualiza imagen de E/S
a escribe salidas b lee entradas Escn lgico
Actuailza Tabla de imagen de imagen de E/S E/S
a b Escn de E/S remotas Tabla de imagen de salida del escner Palabra 17 Reservado para estado. 0 1 Procesador supervisor 2 3 PLC-2 0X00X7 4 PLC-3 OXX0OXX7 PLC-5 O:X0O:X7 5 6 7 14 13 10 07 04 03 00 Escn de programa Archivo de destino de entrada del canal adaptador Archivo de enteros 15 12 11 08 07 04 03 00
Archivo de salida
Archivo de entrada
Tabla de imagen de entrada del escner Palabra 17 Reservado para estado. 0 1 Procesador supervisor 2 3 PLC-2 1X01X7 PLC-3 IXX0IXX7 4 PLC-5 I:X0I:X7 5 6 7 14 13 10 07 04 03 00
Archivo fuente de salida del canal adaptador Archivo de enteros 15 12 11 08 07 04 03 00
Archivo de entrada
Archivo de salida
Se pueden transferir dos, cuatro, seis, u ocho palabras de datos entre el escner y el canal adaptador. El nmero de palabras est determinado por el tamao de rack especificado en la pantalla de configuracin del canal adaptador.
Octubre 1995
76
Si los datos desde el procesador supervisor estn diseados para controlar salidas del canal procesador en modo de adaptador, escriba la lgica de escalera en el procesador en modo de adaptador para mover los datos desde su archivo de destino de entrada a su imagen de salida. Use instrucciones XIC y OTE para datos de bit; use instrucciones de mover y copiar para datos de palabra. Si desea que el procesador supervisor lea datos desde un archivo de datos en el procesador en modo de adaptador, escriba la lgica de escalera en el procesador en modo de adaptador para mover estos datos a su archivo de fuente de salida para transferir a la tabla de imagen de entrada del procesador supervisor. Para crear archivos de configuracin de transferencia discreta:
General Utility
F7 Adapter Mode Channel 1B Configuration
Men principal editor de escalera
Channel Overview
F4
Diagnostics file: Baud rate:
0 57.6kB
Rack address: 0 Starting group: 0 Rack size: FULL Last rack: NO Discrete Transfer Configuration: Inputs destination: 000:000 Outputs source: 000:000 Group 0 0 Module 0 1 BTW control BT000:000 BT000:000
Introduzca un archivo y palabra de destino de entrada Introduzca un archivo y palabra de fuente de salida
BTR control BT000:000 BT000:000
Select Option
F10
Press a function key, page up or page down, or enter a value. > Rem Prog Forces:None 5/40E File CHANNEL Accept Chan 1B Select Edits Status Option F1 F9 F10
Channel Config
F5
El procesador determina el nmero de palabras usadas por el archivo segn el tamao de rack que usted ha especificado.
En este campo:
Input Destination
Defina: La ubicacin en donde el escner (dispositivo principal) coloca las palabras de salida dentro del archivo de entrada del adaptador La ubicacin donde el adaptador coloca las palabras de salida discreta dentro del archivo de entrada discreta del escner
Haciendo lo siguiente: 1. Mueva el cursor al lado izquierdo de los dos puntos, escriba el nmero del archivo (decimal) de los datos fuente y presione [Enter]. 2. Mueva el cursor al lado derecho de los dos puntos, escriba el nmero de la palabra (decimal) de los datos fuente y presione [Enter]. Especifique el archivo de imagen de entrada, imagen de salida, enteros, BCD o Hex. Por ejemplo: si usa el archivo N7:0 y el tamao del rack es COMPLETO, el escner coloca 8 palabras discretas en el archivo N7 palabras 0-7 (byte superior de la primera palabra reservada para estado). 1. Mueva el cursor al lado izquierdo de los dos puntos, escriba el nmero de archivo (decimal) de los datos fuente y presione [Enter]. 2. Mueva el cursor al lado derecho de los dos puntos, escriba el nmero de la palabra (decimal) de los datos fuente y presione [Enter]. Especifique el archivo de imagen de entrada, imagen de salida, enteros, BCD y Hex. Por ejemplo: si usa el archivo N7:10 y el tamao de rack es COMPLETO, el canal adaptador coloca 8 palabras discretas en el archivo N7 palabras 10-17 (el byte superior de la primera palabra reservada para estado).
Output source
Octubre 1995
77
Para obtener ms informacin acerca de la configuracin de este archivo, vea el captulo de configuracin del canal en el Manual de configuracin y mantenimiento del software de programacion PLC-5, publicacin 6200-6.4.6ES.
Monitorizacin del estado del canal adaptador
El procesador supervisor recibe los bits de estado desde el procesador en modo de adaptador en la palabra 0 de la tabla de imagen de entrada para el rack que el procesador en modo de adaptador est emulando.
Archivo de fuente de salida del canal adaptador Archivo de enteros Bits de estado enviados al escner 00 15
x
Tabla de imagen de entrada del escner (Octal) Palabra 17 14 13 x 0 10 07

x
04 03
12 11
08 07
x
04 03
00
Bits de estado recibidos desde el canal adaptador
Reservados
Cuando este bit se establece: Octal 10 15 Decimal 8 13
Indica esta condicin:
datos no vlidos procesador en modo de adaptador est en modo de programacin o prueba
Escriba la lgica de escalera en el procesador supervisor para monitorizar los bits de fallo de rack para el rack que el canal del procesador en modo de adaptador est emulando para determinar el estado del enlace de E/S remotas.
Octubre 1995
78
Monitorizacin del estado del procesador supervisor
El canal del procesador en modo de adaptador reserva los bits 10-17 de la primera palabra del archivo de destino de entrada para estado. Estos bits le indican al canal del procesador en modo de adaptador el estado del procesador supervisor y la integridad del enlace de comunicacin de E/S remotas.
Archivo de destino de entrada del canal adaptador Archivo de enteros 15
x
Tabla de imagen de salida del escner Palabra 17 0 14 13 10 07 04 03 00
12 11
x
08 07
xx
04 03
00
No usado por el canal adaptador.
Reservados
Cuando este bit se establece: Octal 10 11 13 15 Decimal 8 9 11 13
Indica que el canal del procesador en modo adaptador:
detecta una falla de comunicacin o recibe un comando de restablecimiento desde el procesador supervisor recibe un comando de restablecimiento desde el procesador supervisor (el procesador en modo de programacin o prueba) detecta que el procesador supervisor se ha encendido; este bit se restablece con la primera comunicacin desde el procesador supervisor detecta una falla de comunicacin (por ejemplo, no hay actividad de comunicacin en el enlace de comunicacin de E/S remotas dentro de los ltimos 100 ms)
Programacin de transferencia discreta en modo de adaptador

Procesador supervisor (PLC-5) 0:x7 17 I:x5 13 17 I:x5 16
Tpicamente, cada instruccin de salida en un procesador debera tener una instruccin de entrada correspondiente en el otro procesador. El nmero de rack del canal de procesador en modo de adaptador determina la direccin que se usa.
Canal del procesador en modo de adaptador N51:15 8 9 11 13 N51:05 14 N51:15 15
N51 es el archivo de configuracin de transferencia discreta del procesador en modo de adaptador. El destino de la entrada y las entradas de la fuente de salida determinan las palabras de entrada y salida. La lgica de escalera en el procesador supervisor usa el nmero de rack del canal de procesador en modo de adaptador. Condicione la lgica de escalera en el procesador adaptador con los bits de estado (pgina 77).
Octubre 1995
79
Programacin de transferencias en bloques de datos a un canal adaptador
Las transferencias en bloques en modo de adaptador son esencialmente continuas. Tan pronto como se completa una transferencia, otra transferencia en bloques ocurre inmediatamente en el canal adaptador del procesador; luego espera (con un snap-shot de datos en el bfer) para que el procesador supervisor ejecute otro pedido de transferencia en bloques. Por lo tanto, los datos que se transfieren despus del pedido son datos desde la transferencia previa. Si el procesador supervisor ejecuta un pedido de transferencia en bloques desde el procesador en modo de adaptador cada 500 ms, por ejemplo, los datos tienen por lo menos 500 ms de antigedad. El procesador supervisor contiene las instrucciones de transferencia codificada de la lgica de escalera y por lo tanto controla la transmisin de comunicacin actual. Sin embargo, el canal de procesador en modo de adaptador controla: el nmero real de palabras de datos que se transfiere la ubicacin de la tabla de datos desde donde se transfieren los datos No use instrucciones de transferencia en bloques de lgica de escalera para el canal procesador en modo de adaptador; usted configura las transferencias en bloques desde las pantallas de configuracin del canal y la pantalla de monitorizacin de datos.
Configure pedidos de transferencia en bloques

Para configurar transferencias en bloques para el canal procesador en modo de adaptador:
General Utility
F7 Adapter Mode Channel 1B Configuration
Channel Overview
F4
Diagnostics file: Baud rate:
0 57.6kB
Rack address: 0 Starting group: 0 Rack size: FULL Last rack: NO Discrete Transfer Configuration: Inputs destination: 000:000 Outputs source: 000:000 Group 0 0 Module 0 1 BTW control BT000:000 BT000:000 BTR control BT000:000 BT000:000
Select Option
F10
Press a function key, page up or page down, or enter a value. > Rem Prog Forces:None 5/40E File CHANNEL Accept Chan 1B Select Edits Status Option F1 F9 F10
Channel Config
F5
1. Defina los archivos de control BTW y control BTR que necesita. Cada palabra de control debe contener una direccin nica de control de transferencia en bloques para transmitir correctamente las transferencias en bloques. A. Mueva el cursor al lado izquierdo de los dos puntos, escriba el nmero de archivo de la transferencia en bloques y presione [Enter].
Octubre 1995
710
B. Mueva el cursor al lado derecho de los dos puntos, escriba el nmero de elemento y presione [Enter]. Para archivo de control BTW y BTR adicionales, presione[PageDown] o presione la flecha hacia abajo para ir a la pgina 2 de la pantalla del modo de adaptador. Importante: Considere el registrar en papel los archivos BT que usted ha definido, porque el segundo paso requiere que se carguen datos dentro de los archivos que usan la pantalla de monitorizacin de datos. 2. Ya que el canal en modo de adaptador controla la ubicacin desde donde se transfieren los datos as como la cantidad de datos, cargue los datos dentro de los archivos de transferencia en bloques usando monitorizacin de datos. A. En monitorizacin de datos, especifique el archivo de control BT que usted ha definido. Consulte la lista. B. Introduzca la longitud de transferencia en .RLEN. C. Introduzca el nmero de archivo y elemento desde donde los datos se van a transferir en .FILE y .ELEM respectivamente. Ejemplo:
Un bloque de transferencia de escritura de 10 palabras desde el archivo 24, elemento 10 con un archivo de control BT para el grupo 0, mdulo 0 de BT12:000 es como sigue: Pantalla de configuracin de modo de adaptador
Group 0 Module 0 BTW control BT012:000 BTR control BT000:000
Pantalla de monitorizacin de datos

Address BT012:000 EN 0 ST 0 DN 0 ER 0 CO 0 EW 0 NR 0 TO 0 RW 0 RLEN 10 DLEN 0 FILE 24 ELEM 10 R 0 G 0 M 0
Octubre 1995
711
Programe transferencias mltiples de bloques a un canal procesador en modo de adaptador igualando las instrucciones en el procesador supervisor con los archivos de control en el adaptador.
Programa supervisor En este ejemplo, la primera transferencia en bloques en el supervisor utiliza la palabra de control BTR listada en el grupo 0 mdulo 0, el cual es BT010:000. BTW RACK GROUP MODULE BTW RACK GROUP MODULE Configuracin de adaptador RACK GRUPO INICIAL TAMAO 4* 0 COMPLETO *Deben ser iguales
4* 0 0
4* 1 0
Grupo 0 0 1 1
Mdulo 0 1 0 1
Control BTW BT000:000 BT000:000 BT000:000 BT011:001
Control BTR BT010:000 BT000:000 BT011:000 BT011:040
BTW RACK GROUP MODULE
4* 1 1
BTR RACK GROUP MODULE
4* 1 1 La transferencia en bloques definida ms extensamente en el canal procesador en modo de adaptador a travs de monitorizacin de datos
El BT10:0 indica el archivo 24 y el elemento 10 y tiene una longitud de 64 palabras.
Direccin EN ST DN ER CO EW NR TO RW RLEN DLEN FILE ELEM R G M BT10:0 0 0 0 0 0 0 0 0 0 64 0 24 10 0 0 0
Suponiendo que el archivo 24 ha sido creado como un archivo de enteros, los datos escritos debajo de la primera transferencia en bloques se encontrarn en N24:10 a N24:73. La segunda transferencia en bloques en el supervisor escribe sus datos al archivo al cual BT11:0 indica, y la tercera transferencia en bloques escribe sus datos al archivo al cual BT11:40 indica.
Se pueden efectuar hasta 15 escrituras y 15 lecturas. Cada transferencia en bloques a una ubicacin de grupo/mdulo particular utilizar las direcciones de E/S para ese rack/grupo para los bits de estado. Estas ubicaciones se pierden en la transferencia discreta. Por lo tanto, si configura todos los pares disponibles de 15 transferencias en bloques, no habr bits disponibles para transferencia discreta. Para obtener ms informacin vea la pgina 714. Importante: La transferencia en bloques de lectura y transferencia en bloques de escritura en modo de adaptador en la misma ubicacin de grupo/mdulo deben tener la misma longitud.
Octubre 1995
712
Si desea transferir datos de E/S locales residentes en el procesador del canal procesador en modo de adaptador a un procesador supervisor o si desea transferir datos desde el procesador supervisor a E/S locales residentes en el procesador del canal procesador en modo de adaptador, debe usar instrucciones MOV o COP dentro del canal procesador en modo de adaptador para mover los datos hacia adentro o afuera del archivo de datos usado en el archivo de control de transferencia en bloques del adaptador.
Ejemplo de lgica de escalera de transferencia en bloques

Para lgica de escalera de transferencia en bloques en un: procesador supervisor PLC-5 procesador supervisor PLC-5/250 Vea la: Figura 7.2 Figura 7.3
Figura 7.2 Ejemplo de transferencia en bloques de repeticin bidireccional en un procesador supervisor PLC-5
Lee datos desde el procesador en modo de adaptador
BTR and BTW enable bits BT17:15 BT17:10 Introduzca los siguientes parmetros en las instrucciones de transferencia en bloques en el procesador supervisor. Establezca la longitud en 0. Use el nmero de rack de E/S remotas para el cual se configura el procesador en modo de adaptador. Use los nmeros de grupo y mdulo para los cuales se configura el procesador en modo de adaptador. Condicione el uso de datos BTR con el bit de datos vlidos. Todos los comentarios de direccin para los contactos mostrados en los siguientes ejemplos representan el estado establecido (1) del bit en el procesador PLC-5. EN EN
Enva datos al procesador en modo de adaptador
BTR BLOCK TRANSFER READ 2 RACK 0 GROUP 0 MODULE CONTROL BLOCK BT17:10 N7:100 DATA FILE 0 LENGTH N CONTINUOUS BTW BLOCK TRANSFER WRITE 2 RACK 0 GROUP 0 MODULE CONTROL BLOCK BT17:15 N7:200 DATA FILE 0 LENGTH N CONTINUOUS
EN DN ER
BTR and BTW enable bits BT17:15 BT17:10 EN EN
EN DN ER
Puede que se necesite ejecutar la BTR en el canal escner PLC-5 dos veces si el retardo de la BTR es mayor que 2-3 escns de programa. Si no se ejecuta dos veces la BTR, la BTR leer datos antiguos desde el procesador adaptador.
El bfer lee datos desde el procesador en modo de adaptador en rea de trabajo
BTR Done Bit BT17:10 DN
Data Not Valid Bit I:020 10
El canal procesador en modo de adaptador PLC-5 est configurado como rack 2
COP COPY FILE SOURCE DEST LENGTH
#N7:100 #N7:300 64
Octubre 1995
713
Figura 7.3 Ejemplo de transferencia en bloques de repeticin bidireccional en el procesador supervisor PLC-5/250
Lee datos desde el procesador en modo de adaptador
BR020:0 Introduzca los siguientes parmetros en las instrucciones de transferencia en bloques en el procesador supervisor. Establezca la longitud en 0. Use el nmero de rack de E/S remotas para el cual se configura el procesador en modo de adaptador. Use los nmeros de grupo y mdulo para los cuales se configura el procesador en modo de adaptador. Condicione el uso de datos BTR con el bit de datos vlidos. Todos los comentarios de direccin para los contactos mostrados en los siguientes ejemplos representan el estado establecido (1) del bit en el procesador PLC-5. EN
BWO20:0 EN
BTR BLOCK TRANSFER READ 002 RACK 0 GROUP 0 MODULE CONTROL BLOCK BR020:0 1BTD1:0 DATA FILE 0 BT LENGTH N CONTINUOUS BT TIMEOUT 3 BTW BLOCK TRANSFER WRITE 002 RACK 0 GROUP 0 MODULE CONTROL BLOCK BW020:0 1BTD2:0 DATA FILE 0 BT LENGTH N CONTINUOUS BT TIMEOUT 3 FAL FILE ARITH/LOGICAL CONTROL 1R0:0 LENGTH 64 POSITION 0 MODE ALL DEST #1N0:0 EXPRESSION 1BTD1:0
EN DN ER
Enva datos al procesador en modo de adaptador
BR020:0 EN
BWO20:0 EN
EN DN ER
El bfer lee datos desde el procesador en modo de adaptador al rea de trabajo
BTR Done Bit BR020:0 DN
Data Not Valid Bit I:020 10
EN DN ER
El canal procesador en modo de adaptador PLC-5 est configurado como rack 2
Octubre 1995
714
Efectos de la programacin de transferencias en bloques a un canal procesador en modo de adaptador en la transferencia de datos discretos
Debido a que los archivos de configuracin de transferencia discreta se usan para transferencia de datos discretos as como para intercambios de estado de transferencia en bloques entre un procesador supervisor y un canal procesador en modo de adaptador, la ejecucin de mltiples transferencias en bloque hacia y desde el canal procesador en modo de adaptador afecta la transferencia de datos discretos. Cada grupo/mdulo que est programado como una transferencia en bloques de canal adaptador utiliza un byte en el archivo de destino de entrada del canal adaptador. Por ejemplo:
Tabla de imagen de salida del escner Palabra 17 0 1 2 3 4 5 6 7 14 13 10 07 04 03 00 Archivo de destino de entrada del canal adaptador Archivo de enteros 15 12 11 08 07 04 03 00
Reservados para estado.
Archivo de salida
Archivo de entrada
mdulo 1 mdulo 0 ubicaciones del mdulo 0 y datos 1 Un pedido de transferencia en bloques para el grupo 3, mdulo 0 usa estos bytes en el archivo. Este byte est ahora disponible para transferencia de datos discretos.
Tenga cuidado al planificar la transferencia en bloques y transferencias discretas de datos a un canal procesador en modo de adaptador. ATENCION: Tenga cuidado al ejecutar transferencia de datos. Los datos de salida discreta estan sobreescritos por el control de transferencia en bloques con base en un grupo/mdulo. Si se escriben los dos tipos de transferencia en la misma ranura de grupo, puede ocurrir un funcionamiento inesperado de la maquinaria, daos al equipo y lesiones personales.
Octubre 1995
715
Consejo de diseo
No programe una transferencia en bloques al grupo 0, mdulo 1 ya que esta rea del archivo de configuracin de transferencia discreta se usa para intercambios de estado de comunicacin entre el procesador supervisor y el canal procesador en modo de adaptador. Por ejemplo:
Archivo de fuente de salida del canal adaptador Archivo de enteros Bits de estado enviados al escner 04 03 00
Tabla de imagen de entrada del escner
Palabra 17 14 13 x x 0
10 07

15 12 11
x x
08 07
04 03
00
Mdulo 1
Tabla de imagen de salida del escner Palabra 17 14 13 10 07 x x x x 0 04 03 00
Archivo de destino de entrada del canal adaptador Archivo de enteros
15 12 11
x x xx
08 07
04 03
00
mdulo 1
Monitorizacin de canales adaptadores de E/S remotas

Para monitorizar los canales que estn configurados para aceptar el modo de adaptador, use la pantalla de estado del modo de adaptador. Los datos mostrados se almacenan en el archivo de diagnstico definido en la pantalla de configuracin del modo de adaptador.
Adapter Mode Channel 1B Status
General Utility
F7
Messages sent: Messages received: Messages unable to receive: Link timeout: Mode changed: Missed turn-around time:
0 0 0 0 0 0
COUNTERS LOCKED Messages sent with error: Messages received with error:
0 0
Channel Overview
F4
No scans received: Protocol fault:
0 0
Mueva el cursor al canal configurado para modo de adaptador
Press a function key. Rem Prog Clear Unlock Counter Counter F1 F2 Forces: NONE 5/40E File CHANNEL Chan 1B Config F9
Channel Status
F7
Octubre 1995
716
Campo de estado
Counters Locked
Ubicacin Descripcin Este campo se meustra en video inverso si los contadores estn bloqueados. El presionar [F2] - Lock
(Unlock) Counter bloquea o desbloquea la pantalla de contador.
Contadores bloqueados: la pantalla de los contadores deja de cambiar, pero los contadores continan funcionando en el fondo. Contadores desbloqueados: el sistema muestra el valor actual Borre los contadores para todos los canales presionando [F1] - Clear Counter.
Message Counters sent sent with error received received with error unable to receive
Mensajes = mensajes SDA + mensajes SDN palabra 1 palabra 3 palabra 0 palabra 2 palabra 4 Muestra el nmero de mensajes enviados por el canal. Muestra el nmero de mensajes que contienen errores enviados por el canal. Muestra el nmero de mensajes sin error recibidos por el canal. Muestra el nmero mensajes que contienen errores recibidos por el canal. Muestra el nmero de mensajes que contienen errores de protocolo o paquetes que fueron mutilados por el adaptador. Muestra el nmero de veces que ocurri un tiempo lmite en el enlace de E/S remotas. Muestra el nmero de veces que un canal adaptador no recibi un paquete direccionado a s mismo. Muestra el nmero de veces que el canal adaptador cambi a en lnea. Muestra el nmero de mensajes de E/S no vlidos que recibi el canal adaptador. Muestra el nmero de veces que el canal adaptador demor ms de 2 ms en procesar un paquete de mensaje. El tiempo de respuesta para el procesamiento de paquete de mensaje es 2 ms.
Contadores de diagnstico de estado en modo de adaptador

Link timeout No scans received Mode changed Protocol fault Missed turn-around time
palabra 5 palabra 6 palabra 7 palabra 8 palabra 9
Octubre 1995
Captulo 8
Uso de este captulo

Si desea leer acerca de: Seleccin de dispositivos que usted puede conectar Cableado Direccionamiento y ubicacin de E/S Transferencia de datos Configuracin del procesador como un escner de E/S locales extendidas Monitorizacin del estado de E/S locales extendidas Vaya a la pgina: 81 82 82 85 810 814
Seleccin de dispositivos que usted puede conectar
Los nicos productos que pueden formar un enlace de E/S locales extendidas son los procesadores PLC-5/40L y -5/60L y el mdulo adaptador de E/S locales extendidas.
Procesador PLC-5/40L y -5/60L mdulo adaptador de E/S locales extendidas 1771-ALX
El procesador de E/S locales extendidas no puede ser un adaptador de E/S locales extendidas.
Enlace de E/S locales extendidas
Octubre 1995
82
Cableado
Consejo de diseo
La longitud mxima de cable para un sistema de E/S locales extendidas es 30.5 cable-m (100 pies de cable). Conecte los adaptadores de E/S locales extendidas usando cualquiera de estos cables:
Longitud de cable: 1 m (3.3 pies) 2 m (6.6 pies) 5 m (16.5 pies) Nmero de catlogo: 1771-CX1 1771-CX2 1771-CX5
Importante: No se puede conectar o cortar los cables de E/S locales extendidas para obtener una longitud de cable personalizada. Por ejemplo, si hay una distancia de 4 m entre dos adaptadores de E/S locales extendidas o entre un procesador y un adaptador de E/S locales extendidas, no se pueden conectar dos cables de 2 m juntos. Usted tendra que usar el cable de 5 m con 1 m de cable adicional. Termine el enlace instalando el terminador de E/S locales (1771-CXT) en el ltimo mdulo adaptador. El sistema no funcionar sin l. El terminado est incluido con el procesador.
Direccionamiento y ubicacin de E/S

Consejo de diseo
Cuando un procesador PLC-5/40L -5/60L se usa para escanear las E/S locales extendidas y los racks de E/S remotas, el total de racks de E/S remotas y E/S locales extendidas no debe exceder el nmero mximo de racks permitido para el procesador (16 racks para un PLC-5/40L 24 racks para un PLC-5/60L). La Figura 8.1 muestra un procesador PLC-5/40L controlando racks de E/S locales extendidas y E/S remotas.
Octubre 1995
83
Figura 8.1 Procesador PLC-5/40L con capacidad de direccionamiento de 16 racks (divididos entre E/S locales extendidas y E/S remotas) Racks de E/S locales residentes en el procesador
0 1 2 3 4 5
Racks de E/S locales extendidas

6 7 10 11
Racks de E/S remotas

12 13 14 15 16 17
18584
Nota: Los nmeros de racks no necesitan estar en orden consecutivo segn el canal. Por ejemplo, los racks de E/S remotas pueden estar numerados 6, 7, 14, 15, 16 y 17, mientras que los racks de E/S locales extendidas pueden estar numerados 4, 5, 10, 11, 12 y 13.
El procesador PLC-5 y el mdulo adaptador 1771-ALX asignan automticamente el(los) nmero(s) de rack(s) siguiente(s) ms alto(s) a el(los) grupo(s) de E/S restantes del chasis. Por ejemplo, si usted seleccion direccionamiento a 1/2 slot para el chasis local residente en el procesador y est usando un chasis de 16 ranuras (1771-A4B), el procesador direccionar los racks 0, 1, 2 y 3 en este chasis.
Consejo de diseo
Al asignar un nmero de rack a E/S locales extendidas, siga estas pautas: No divida el nmero de racks entre E/S locales extendidas y E/S remotas. Por ejemplo, si se usa un rack parcial para E/S remotas, no se puede usar el rack parcial restante para E/S locales extendidas. Vea la Figura 8.1. Se pueden distribuir racks de E/S locales extendidas a travs de mltiples chasis en el bus de E/S locales extendidas. Vea la Figura 8.2.
Octubre 1995
84
Figura 8.2 Nmero de racks de E/S locales extendidas asignados a mltiples chasis de E/S
0 1 2 3 4
Se puede seleccionar un mtodo de direccionamiento de

hardware diferente para cada chasis de E/S locales extendidas en el sistema PLC-5. No se puede configurar ms de un rack para que tenga el mismo nmero de rack inicial y grupo de mdulo; es decir, no se pueden usar E/S complementarias de chasis a chasis.
Consejo de diseo
Siga estas pautas cuando planifique el sistema de E/S locales extendidas. No configure las interrupciones de entrada del procesador (PII) para entradas en un chasis de E/S locales extendidas. Las entradas PII deben estar en el rack de E/S locales residentes en el procesador. Puede usar mdulos de E/S de 32 puntos y cualquier mtodo de direccionamiento, o usar mdulos 1771-IX -IY y cualquier mtodo de direccionamiento en los racks de E/S locales extendidas. Debe especificar el tipo de mdulos de E/S que est usando, estableciendo el puente de configuracin en el adaptador de E/S locales extendidas. Si necesita usar un mdulo de termopares y mdulos de E/S de 32 puntos en el mismo chasis de E/S, use el mdulo 1771-IXE.
Octubre 1995
85
Transferencia de datos
El procesador PLC-5/40L -5/60L puede escanear E/S residentes en el procesador, E/S locales extendidas y E/S remotas. La Figura 8.3 muestra cmo un procesador PLC-5/40L -5/60L efecta el escaneo y actualizacin de E/S.
Figura 8.3 Escaneo y actualizacin de E/S con PLC-5/40L y -5/60L E/S Entrada locales Salida extendidas Tabla de imagen de E/S E/S locales Entrada residentes en Salida el procesador
Actualizacin de la tabla de imagen de E/S Sncrona al escn de programa (durante el mantenimiento interno)
Bfer de E/S remotas Salida
Actualizacin de bfer de E/S remotas Sncrona al escn de programa
Entrada
Enlace de E/S remotas
Octubre 1995
Salida Entrada
86
Transferencia de datos discretos

Los procesadores escanean el chasis de E/S locales extendidas durante la porcin del mantenimiento interno del escn de programa. Los datos discretos de E/S locales extendidas se intercambian entre la imagen de la tabla de datos del procesador y las E/S en el chasis de E/S locales extendidas.
E/S inmediatas E/S locales extendidas Intercambio de datos Bfer de E/S remotas Intercambio de datos Tabla de imagen de E/S Actualiza imagen de E/S Intercambio de datos Mantenimiento interno x y IOT (x) IIN (y)
Rack 3
Rack 2
Adaptador
Adaptador
Adaptador
Rack 1
a b x y
Rack residente en el procesador a escribe salidas
Escn lgico
Escn de E/S remotas
b lee entradas Escn de programa
El intercambio de datos ocurre durante el mantenimiento interno. Las salidas se escriben a y las entradas se leen desde la tabla de imagen de E/S durante el escn lgico.
Los datos IIN y IOT se transfieren directamente hacia y desde los chasis de E/S locales extendidas de mdulos de E/S.
El tiempo que demora escanear el chasis de E/S locales extendidas se suma al tiempo de mantenimiento interno. Vea la Figura 8.4.
Figura 8.4 Tiempo de escn de E/S locales extendidas de PLC-5/40L y -5/60L
Escn lgico Comproba cin del procesador Actualizacin Actualizacin de del bfer de E/S residentes en E/S remotas el procesador + Escn de E/S locales extendidas Mantenimiento interno
Escn de programa
Octubre 1995
87
El tiempo en ms que toma escanear el chasis de E/S locales extendidas depende del nmero de mdulos adaptadores 1771-ALX y del nmero racks de E/S locales extendidas. La frmula usada para calcular el tiempo total para escanear el chasis de E/S locales extendidas es:
tiempo de escn de E/S locales extendidas = (0.32 ms x A) + (0.13 ms x L)
donde: A = el nmero de mdulos 1771-ALX y L = el nmero de racks en el sistema de E/S locales extendidas
Ejemplo: Si tiene tres mdulos 1771-ALX en tres chasis y un total de 4 racks, el tiempo total se calcula como sigue: tiempo de escn de E/S locales extendidas = (0.32 ms x 3) + (0.13 ms x 4) tiempo de escn de E/S locales extendidas = 1.48 ms tiempo de mantenimiento interno = 1.48 ms (E/S locales extendidas) + 4.50 ms(otro mantenimiento interno) tiempo de mantenimiento interno = 5.98 ms
Transferencia en bloques de datos

Las peticiones de transferencias en bloques de datos ocurren durante el escn lgico. De manera concurrente con la ejecucin de la lgica del programa, las peticiones de transferencias en bloques son enviadas al(los) mdulo(s) adaptador(es) 1771-ALX apropiado(s) y los datos son transferidos. Un mdulo adaptador 1771-ALX puede empezar operaciones de transferencias en bloques a ranuras mltiples y tener transacciones de transferencias en bloques continuas en paralelo con el chasis de E/S. La duracin de la transferencia en bloque mostrada anteriormente no afecta el tiempo del escn lgico. Esta transferencia de datos ocurre concurrentemente con la ejecucin de la lgica del programa. La duracin de la transferencia en bloque es el intervalo de tiempo entre la habilitacin de la instruccin de transferencia en bloque y la recepcin del bit de efectuado.
Clculo del tiempo de terminacin de la transferencia en bloque

Usted puede calcular dos tipos de tiempos de transferencia en bloque: el clculo ms pesimista para la terminacin de todas las transferencias en bloques del sistema el tiempo de realizacin de una transferencia en bloque para cualquier mdulo de transferencia en bloque del sistema
Octubre 1995
88
Esta frmula supone: que las instrucciones de transferencia en bloque son colocadas consecutivamente en el programa lgico que los mdulos de transferencia en bloque en el chasis de E/S estn listos para ejecutar cuando se soliciten las operaciones
Clculo del tiempo de terminacin ms pesimista

duracin de la transferencia en bloque (ms) = D R
escn lgico + tiempo de mantenim.
R = D = 2E L + (0.1W) y escn lgico o bien R = 1 (cuando D < tiempo de escn lgico)
donde:
E
nmero de chasis de E/S locales extendidas con mdulos de transferencia en bloque nmero ms grande de mdulos de transferencia en bloque en cualquier chasis de E/S locales extendidas nmero de palabras en la peticin de transferencia en bloque ms larga
Esta frmula supone: que las instrucciones de transferencia en bloque son colocadas consecutivamente en el programa lgico que los mdulos de transferencia en bloque en el chasis de E/S estn listos para ejecutar cuando se soliciten las operaciones
Clculo del tiempo de terminacin para una transferencia en bloque

duracin de la transferencia en bloque (ms) = D R
escn lgico + tiempo de mantenim.
R = D = [2E M + (0.1W)] o bien y
escn lgico
tiempo de escn lgico)
R = 1 (cuando D <
donde:
E
nmero de chasis de E/S locales extendidas con mdulos adaptadores 1771-ALX y mdulos de transferencia en bloques nmero de mdulos de transferencia en bloques en el chasis del mdulo que se est calculando nmero de palabras en peticin de transferencia en bloques que se est calculando
Octubre 1995
89
Ejemplo de clculos: El siguiente es un ejemplo que proporciona los clculos ms pesimistas del tiempo de terminacin de una transferencia en bloque y el tiempo de terminacin de los mdulos en el chasis 2. Chasis 1 de E/S local extend.
Procesador PLC-5/40L
E/S resistentes en el procesador
Chasis 2 de E/S local extend. Chasis 3 de E/S local extend.

Mdulo adaptador 1771-ALX
Canal 2
Sin mdu los BT
2 mdulos BT
1 mdulo BT
Sin mdulos BT
Enlace de E/S locales extendidas El escn lgico se completa en 15 ms. El mantenimiento interno se completa en 6 ms aproximadamente (segn lo calculado en la frmula que se proporciona en la pgina 87). La peticin de transferencia en bloque ms larga es de 20 palabras. Tiempo mas pesimista (T) = D R D = 2E L + (0.1W) y R = 1 D (ms) = (2 2) (2) + (0.1 20 )] D = 10 ms T = 10 1 T = 10 ms Tiempo de terminacin (T) para transferencia de mdulo en chasis 2: = D R Longitud de transferencia en bloque = 20 y R = 1 D = 2E M + (0.1W) D (ms) = (2 2) (1) + (0.1 20 )] D = 6 ms T = 6 1 T = 6 ms Porque 6 < 15 (que es el escn lgico) Porque 10 < 15 (que es el escn lgico)
Octubre 1995
810
Consejo de diseo
Consideraciones para racks locales extendidos

Las siguientes son consideraciones de programacin para cuando usted est transfiriendo bloques de datos en un rack local extendido:
Las instrucciones de transferencia en bloques a cualquiera de

los siguientes mdulos que residen en un rack local extendido resultarn en errores frecuentes de suma de comprobacin: mdulos 1771-OFE1, -OFE2 y -OFE3, todas las versiones anteriores a la serie B, revisin B IMC-120 y IMC-123, todas las versiones Si est usando transferencia en bloque a un mdulo 2760-RB ubicado en un rack local extendido, asegrese de no establecer el bit de tiempo lmite en el archivo de control de transferencias en bloque.
Configuracin del procesador como un escner de E/S local extendida

Para configurar el sistema de E/S local extendida (canal 2), siga los pasos que se indican a la izquierda:
Extended Local I/O Channel 2 Configuration
Diag. file:
N100 Chassis Backplane Size Addressing 16-SLOT 4-SLOT 12-SLOT 1-SLOT 2-SLOT 1-SLOT Range
General Utility
F7
Rack Address 1 3 3
Starting Group 0 0 2
010027 030031 032-045 *
Channel Overview
F4
Press a function key or enter a value.
Mueva el cursor al canal 2

Channel Config
F5
Rem Prog Accept Edits F1
Auto Config F5
Insert to List F7
Delete fr List F8
PLC5/60L Addr 31 Chan 2 Select Status Option F9 F10
Octubre 1995
811
Este campo:
Diag. file
Especifica: El archivo que contiene la informacin de estado del canal
Configurar haciendo lo siguiente: Lleve el cursor al campo, escriba un nmero de archivo de enteros (9-999), y presione [Enter] ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que es el archivo de estado de E/S que usted asign o cualquier otro archivo de enteros utilizado. Podra producirse un dao impredecible a la mquina. Importante: Usted debe definir un archivo de diagnsticos para un canal configurado para cualquier cosa pero no usado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal.
Scan list
La configuracin de E/S del canal
Vea la siguiente seccin para obtener informacin sobre la creacin y modificacin de una lista de escn.
La lista de escn para E/S locales extendidas es similar a la lista de escn para E/S remotas. Las diferencias son:
La lista de escn de E/S remotas muestra el tamao del rack.

El tamao del rack es determinado por el tamao del chasis (nmero de ranuras) y el direccionamiento de backplane usado por el chasis. La Tabla 8.A explica la relacin entre el tamao del chasis, el direccionamiento del backplane y el tamao del rack.
Tabla 8.A Cmo el tamao del chasis y el direccionamiento del backplane determinan la cantidad de racks de E/S Si est usando chasis de este tamao: 4 ranuras 8 ranuras 12 ranuras 16 ranuras Y direccionamieto a 2 slots (densidad simple) 1/4 de rack lgico 1/2 rack lgico 3/4 de rack lgico 1 rack lgico O direccionamieto a 1 slot (densidad doble) 1/2 rack lgico 1 rack lgico 11/2 rack lgico 2 racks lgicos O direccionamieto a 1/2 slot (densidad cudruple) 1 rack lgico 2 racks lgicos 3 racks lgicos 4 racks lgicos
En la lista de escn de E/S locales extendidas, aparece el tamao del chasis y el direccionamiento del backplane, no el tamao del rack.
La lista de escn para E/S locales extendidas tiene una entrada

para cada chasis fsico en el canal de E/S locales extendidas. Si un adaptador en un canal de E/S remoto reside en un chasis fsico que contiene ms de un rack de E/S, aparece ms de una entrada en la lista de escn de E/S para ese chasis. La Figura 8.5 muestra la lista de escn para las E/S remotas y las E/S locales extendidas. Cada canal muestra un chasis de 16 ranuras usando direccionamiento a 1 slot con una direccin inicial de rack 4, grupo de mdulos 0. Este chasis contiene los racks lgicos 4-5.
Octubre 1995
812
Figura 8.5 Lista de escn de E/S remotas vs lista de escn de E/S locales extendidas Remotas Rack ## 4 5 Starting Group 0 0 Rack Size FULL FULL Range 040-047 4 050-057 0 16-SLOT 1-SLOT 040-057 Extendidas Rack Address Starting Chassis Backplane Group Size Addressing Range
Una lista de escn incluye lo siguiente:

Para este campo: Scan rack address (Direccin de rack de escn) Starting group number (Nmero de grupo inicial) Chassis size (Tamao de chasis) Backplane addressing (Direccionamiento de backplane) Range (Rango) Una lista de escn contiene: 1-17 octal (procesadores PLC-5/40L) 1-27 octal (procesadores PLC-5/60L) 0, 2, 4, 6 4-slot, 8-slot, 12-slot, 16-slot 1-slot, 2-slot, 1/2-slot
Calculado automticamente en base a la direccin de rack, grupo inicial de mdulos y tamao del chasis. Un asterisco (*) despus de un rango indica la ltima entrada de rack vlida.
Consejo de diseo
Tenga en cuenta las siguientes limitaciones al crear/modificar su lista de escn: Una lista de escn slo puede tener 16 entradas porque slo pueden haber 16 adaptadores en el canal 2. La configuracin automtica siempre muestra la configuracin del hardware, excepto por los chasis que tienen su bit de inhibicin global establecido. En este caso, ese bit global anula la configuracin automtica. Primero usted debe resetear los bits de inhibicin globales para todo el chasis en el canal, y luego presionar [F5] Automatic Configuration para que la pantalla de E/S local extendida muestre la configuracin correcta para ese canal. Resetee los bits de inhibicin global usando la pantalla de estado del procesador.
Una lista de escn puede tener un mximo de 16 chasis. Las

entradas no pueden ser repetidas en la lista de escn.
Octubre 1995
813
Use la siguiente tabla para obtener informacin sobre la creacin y modificacin de su lista de escn:
Para: Crear una lista de escn Haga lo siguiente: Asegrese de que el procesador est en el modo de Programacin remota o Programacin. 1. Asegrese de haber definido un archivo de estado de E/S en la pantalla de configuracin del procesador. 2. Acepte las ediciones hechas a la configuracin de canal. 3. Presione [F5] Automatic Configuration Si tiene errores cuando acepta las ediciones, presione [F6] Clear List y luego acepte las ediciones otra vez. Si algunos o todos los adaptadores no estn en la lista de escn y deberan estar, verifique que estn activados y que los canales estn conectados correctamente. Tambin verifique que todos las posiciones de los interruptores en los adaptadores estn establecidas correctamente. Insertar una entrada en la lista de escn Asegrese de que el procesador est en el modo de Programacin remota, Programacin o Marcha remota. 1. Coloque el cursor en el lugar de la lista de escn donde usted desea insertar una entrada. 2. Presione [F7] Insert to List. Una entrada en blanco es insertada en la lista de escn. 3. Introduzca los valores apropiados para la entrada. Presione [F10] Select Option o escriba la entrada y presione [Enter] Importante: Si se introduce informacin incorrecta para una entrada, el procesador no mostrar la nueva configuracin cuando guarde las ediciones. Borrar una entrada para la lista de escn Asegrese de que el procesador est en el modo de Programacin remota, Programacin o Marcha remota. 1. Coloque el cursor en el lugar de la lista de escn donde usted desea borrar una entrada. 2. Presione [F8] Delete from List. Se borra la entrada. Importante: Si se introduce informacin incorrecta para una entrada, el procesador no mostrar la nueva configuracin cuando guarde las ediciones.
Octubre 1995
814
Monitorizacin del estado de E/S locales extendidas

Para monitorizar E/S locales extendidas de los procesadores PLC-5/40L y PLC-5/60L, use la pantalla estado del canal 2 de E/S locales extendidas. Siga los pasos que se indican a la izquierda:
Extended Local I/O Channel 2 Status COUNTERS LOCKED
General Utility
F7 Channel retry counter:
999
Rack Address
Starting Group 2
Chassis Backplane Range Size Addressing 4-SLOT 1-SLOT 032035 * 000000 000000 000000 000000 000000
Fault
Inhibit
Reset
Retry
Channel Overview
F4
3 0 0 0 0 0
1 0 0 0 0 0
1 0 0 0 0 0
10000 0 0 0 0 0
datos de contador almacenados en el archivo de diagnsticos definido para ese canal tablas de racks de E/S almacenadas en el archivo de estado de E/S
Mueva el cursor al canal 2 o

Channel Status
F7
Channel Config
F5
Press a function key, page up or page down or enter a value. Rem Prog Clear Unlock Counter Counter F1 F2 Forces: NONE Auto Config F5 PLC5/60L Addr 31 Chan 2 Config F9
Channel Status
F9
Campo de estado
Counters Locked
Ubicacin
Descripcin Este campo se muestra en video inverso si los contadores estn bloqueados. El presionar [F2] Lock (Unlock) Counter bloquea o desbloquea la pantalla de contadores. Contadores bloqueados: la pantalla de contadores deja de cambiar, pero los contadores ocntinan funcionando en el fondo. Contadores desbloqueados: El sistema muestra el valor actual Resetee los contadores para todos los canales presionando [F1] Clear Counter.
Channel retry
palab. 0
Muestra el nmero de veces que el escner de E/S locales extendidas intent sin xito comunicarse con todos los adaptadores en el canal. Este valor es la suma de todos los conteos de reintentos de adaptador. Muestra el nmero de reintentos para la entrada de rack correspondiente (los nmeros de palabras estn en mltiples de 10). Entrada 1 Entrada 2 Entrada 3 etc. Entrada 16
Retry
palab. 10 palab. 20 palab. 30 etc. palab. 160
Octubre 1995
815
Campo de estado
Rack Address Starting Group Chassis Size Backplane Addressing Range
Ubicacin
Descripcin Este campo muestra las direcciones de rack de las E/S locales extendidas en la lista de escn. Este campo indica el primer grupo de mdulos de E/S en el rack que escanea el prosesador. Este campo muestra el tamao del chasis de E/S de la primera entrada en la lista de escn. Este campo muestra los posicionamientos para los interruptores 5 y 6 del backplane del chasis de E/S, los cuales especifican la seleccin de direccionamiento para el chasis Este campo muestra la direccin de rack y los grupos de mdulos que estn siendo escaneados para un rack en la lista de escn. Un asterisco (*) despus de un rango indica que sta es la ltima entrada de rack vlida. Una F en este campo indica que el chasis correspondiente est con fallo. Cuando aparece un indicador de fallo, el sistema establece el bit de fallo asociado en el estado de fallo del rack global en la pantalla de estado del procesador. Cuando se establece el bit de fallo de rack global, toda la informacin de configuracin que empieza en el cuarto con fallo se pierde. Cuando un rack est en fallo, aparece una F en la pantalla. Si se establecen los bits de fallo y de inhibicin para un rack, no existe ningn rack en ese grupo de E/S.
Fault
Inhibit
Inhiba un rack llevando el cursor al campo Inhibit del rack que desea inhibir y escriba: 1 Cuando un chasis est inhibido, el procesador deja de escanearlo. Usted puede inhibir un rack completo estableciendo el bit de inhibicin de rack global para ese rack en la pantalla de estado del procesador. Todos los chasis dentro de ese rack son inhibidos, y aparece una I en el campo Inhibit indicando que el rack fue inhibido globalmente.
Reset
Restablezca un rack llevando el cursor al campo Reset del rack que desea restablecer y escriba: 1 Cuando se restablece un chasis, el procesador desactiva las salidas del chasis independientemente del posicionamiento del interruptor de ltimo estado. Usted puede restablecer un rack completo estableciendo el bit de restablecimiento de rack global en la pantalla de estado del procesador. Todos los chasis dentro de ese rack se restablecen y aparece una R en el campo Reset indicando que el rack fue restablecido globalmente.
Retry
Este campo muestra el nmero de veces que el rack fue re-escaneado. Usted puede restablecer este contador presionando [F1] - Clear Counter.
Octubre 1995
Captulo 9

Uso de este captulo
Si desea leer acerca de: Escn del programa Calculo del rendimiento Retardo de mdulos de entrada y salida Transferencia del backplane de E/S Tiempo de escn de E/S remotas Tiempo del procesador Ejemplo de clculo Efectos en el rendimiento de operaciones en lnea Cmo insertar renglones de escalera en el lmite de 56 K palabras Vaya a la pgina: 91 95 95 95 96 910 911 911 912
Para obtener informacin sobre el tiempo que le toma al procesador ejecutar una instruccin especfica, vea el captulo 22, Referencia rpida del conjunto de instrucciones.
Escn del programa
Debido a que el escn del programa incluye el escn lgico y el mantenimiento interno, cualquier evento que afecte el tiempo de un segmento afecta el escn del programa. Usted puede monitorizar el tiempo de escn usando la pantalla de estado del procesador. Si no ocurre ningn cambio en el estado de entrada y el procesador contina ejecutando las mismas instrucciones de lgica de escalera, el ciclo de escn del programa es coherente. En sistemas reales, sin embargo, el ciclo del escn del programa flucta debido a los siguientes factores: la lgica falsa se ejecuta ms rpido que la lgica verdadera instrucciones diferentes se ejecutan a velocidades diferentes los estados de entradas diferentes hacen que se ejecuten secciones diferentes de lgica los programas de interrupciones afectan los tiempos de escn del programa el editar programas en lnea afecta los tiempos de mantenimiento interno
Octubre 1995
92
Efectos de lgica falsa versus lgica verdadera en el tiempo de escn lgico

El siguiente renglnel cual cambia estados de un escn del programa al siguientecambiar su tiempo de escn en aproximadamente 400 ms.
I:000 00 LN NATURAL LOG Source Dest
N7:0 5 F8:20 1.609438
Si I:000/00 est: On
Entonces el rengln es: Verdadero, y el procesador calcula el registro natural. Una instruccin de registro natural requiere 409 ms para ser ejecutada. (Vea el captulo 22, Referencia rpida del conjunto de instrucciones). Falso, y el procesador escanea el rengln pero no lo ejecuta. Slo se requiere 1.4 ms para escanear el rengln.
Off
Otras instrucciones pueden tener un efecto mayor o menor.
Efectos de instrucciones diferentes en el tiempo de escn lgico

Algunas instrucciones tienen un efecto mucho mayor en el tiempo de escn lgico que otras en base al tiempo que toma ejecutar cada instruccin. El tiempo de escn del programa tambin es afectado por la construccin de sus renglones de escalera. El tamao del rengln y el nmero de bifurcaciones puede causar que el tiempo de escn flucte considerablemente.
Efectos de estados de entrada diferentes en el tiempo de escn lgico

Usted puede escribir la lgica de manera que ejecute renglones diferentes en tiempos diferentes, en base a las condiciones de entrada. La cantidad de lgica ejecutada en escns lgicos causa diferencias en los tiempos de escn del programa. Por ejemplo, las diferencias simples en la ejecucin del rengln en el siguiente ejemplo hacen que vare el escn del programa.
I:000 02 rung 1 rung 2 rung 3 MVM 20 JMP
B3:0 00 20 LBL
MVM
rung 4
O:013 JMP 02
Octubre 1995
93
Si I:000/02 est: On Off
Los rengones 2 y 3 son: Saltados Ejecutados
Si usa subrutinas, los tiempos de escn del programa pueden variar por el tiempo de escn de los archivos lgicos completos.
Efectos del uso de interrupciones en el tiempo de escn lgico

El tiempo de escn del programa tambin es afectado por programas de interrupcin. Una interrupcin es una situacin especial que causa que un programa separado se ejecute independientemente del escn del programa normal. Usted define el evento especial y el tipo de interrupcin que va a ocurrir. Para obtener ms informacin sobre programas de interrupcin, vea los captulos 18 y 19. Por ejemplo, una interrupcin temporizada seleccionable (STI) es un archivo del programa que usted define para ejecutarse una vez cada cierto perodo de tiempo. El siguiente ejemplo tiene estos parmetros: usted configura una STI para que se ejecute cada 20 ms usted configura una STI para que se ejecute cada 20 ms El programa STI toma 3 ms para ejecutarse el escn lgico es 21.8 ms El mantenimiento interno toma 3.2 ms Por lo tanto, el primer escn del programa en este ejemplo dura un total de 28 ms. El escn del programa es como sigue:
Escn de programa 1 Tiempo = 20 ms STI 3.2 + 21.8 + 3 = 28 ms Manten. Escn Escn interno lgico STI Escn lgico Mantenim. interno Tiempo = 0 La STI ocurri cada 20 ms en el primer escn del programa. Mantenim. interno Tiempo = 0 Escn de programa 2 Tiempo = 40 ms (20 ms + 20 ms) Tiempo = 40 ms pero escn de programa 1 = STI 28 ms, lo cual significa que la STI interrumpe a los 12 ms del Escn lgico segundo escn del programa.
Debido a que el primer escn del programa toma 28 ms, la STI realmente ocurre a los 12 ms del segundo escn del programa (28 + 12 = 40, que es el tiempo para que ocurra la segunda STI). Este ejemplo indica que cuando el perodo de tiempo STI es diferente que el tiempo de escn del programa, la STI ocurre en diferentes lugares en el escn del programa. Tambin tome nota de que, debido a fluctuaciones en los tiempos de escn del programa, pueden ejecutarse mltiples STI durante un escn y ninguna STI durante otros escns.
Octubre 1995
94
Efectos del tiempo de mantenimiento interno

En los procesadores PLC-5, el mantenimiento interno bsico toma 3.5 ms. Si el procesador toma 21.8 ms para ejecutar un programa de escalera el tiempo de escn total del programa es 25.3 ms. Cualquier aumento en el mantenimiento interno afecta su escn del programa. Las siguientes actividades pueden aumentar el tiempo de mantenimiento interno: editar en el modo de marcha remota colocar mdulos de transferencia en bloques en el chasis residente en el procesador. Edicin en el modo de marcha remota Los tiempos de edicin en lnea para los programas de escalera son los siguientes:
Para esta operacin de edicin: Aceptar rengln (despus de insertar, modificar odificar o borrar una edicin de rengln) Y este tipo de programa: cualquiera excepto el archivo editado sin etiquetas con etiquetas Probar ediciones del programa (afecta un escn del programa) Ensamblar ediciones sin ediciones pendientes ediciones pendientes, sin etiquetas ediciones pendientes, con etiquetas Los tiempos son: 0.35 ms por 1000 palabras 3 ms + 0.35 ms por 1000 palabras 3.5 ms + 0.35 ms por 1000 palabras 0.2 ms para cambiar el estado de ediciones de TEST a UNTEST o de UNTEST a TEST. 0.35 ms por 1000 palabras 2.0 ms + 1.5 ms por 1000 palabras 2.0 ms + 1.9 ms por 1000 palabras
Importante: El editar programas en lnea tambin retarda la ejecucin de PII y STI. Colocacin de mdulos de transferencia en bloques en el chasis residente en el procesador Puesto que los racks residentes en el procesador no pueden ser actualizados hasta despus que se completen las transferencias activas en bloques, el colocar mdulos de transferencia en bloques en el chasis residente en el procesador puede afectar el mantenimiento interno en un tiempo mximo de aproximadamente 100 s por una palabra de transferencia en bloques de datos. Note que este clculo se basa en el escenario ms pesimista. Normalmente, el efecto en el mantenimiento interno, si existiera, sera mnimo.
Octubre 1995
95
Calculo del rendimiento
El rendimiento es el tiempo que toma para que una salida sea energizada despus que su entrada asociada ha sido energizada. Usted necesita considerar los siguientes componentes cuando evale el rendimiento: retardo del mdulo de entrada y salida transferencia de backplane de E/S tiempo de escn de E/S tiempo del procesador Para calcular el rendimiento, use la siguiente ecuacin:
Retardo de tarjeta de + entrada
Backplane E/S +
Tiempo escn E/S remotas ms pesimista
Tiempo de procesador ms largo posible
Tiempo escn E/S remotas ms largo posible
Backplane E/S
Retardo de tarjeta de salida
Retardo de mdulos de entrada y salida
Todos los mdulos de entrada y salida tienen un tiempo de retardo, o sea el tiempo que le toma al mdulo transferir informacin hacia/desde el backplane a travs del mdulo de E/S hacia/desde el dispositivo de campo. Dependiendo del tipo de mdulos que est usando, estos tiempos de retardo varan; pero los tiempos deben tenerse en cuenta al calcular el rendimiento del sistema. Seleccione mdulos que realicen la funcin que usted necesita con los menores tiempos de retardo posibles.
Transferencia de backplane de E/S
El tiempo de transferencia de backplane de E/S es el tiempo que le toma al mdulo adaptador1771-ASB intercambiar datos con los mdulos de E/S en el mismo chasis, generalmente 12 ms para un rack de E/S completo. Este tiempo es insignificante comparado con el rendimiento total del sistema, pero puede optimizarse en situaciones en las que existen ranuras o mdulos vacos que slo usan alimentacin elctrica de backplane en el chasis. Por ejemplo, si las ltimas cuatro ranuras de un rack contienen un mdulo y fuente de alimentacin elctrica 1785-KA (con dos ranuras vacas), el 1771-ASB se puede configurar para que ignore esas cuatro ltimas ranuras. Para obtener ms informacin acerca de la configuracin de mdulos adaptadores, consulte el Manual del usuario del mdulo adaptador de E/S remotas, publicacin 1771-6.5.83ES.
Octubre 1995
96
Tiempo de escn de E/S remotas
El tiempo de escn de E/S remotas es el tiempo que le toma al escner comunicarse con cada dispositivo en el sistema de E/S remotas.
Adaptador
Rack 3
x y
a b Mantenimiento interno
Adaptador
Rack 2
Bfer de E/S remotas
Intercambio de datos
Actualiza imagen de E/S Intercambio de datos
E/S inmediatas IOT (x) IIN (y) a escribe salidas b lee entradas Escn lgico
Adaptador
Rack 1
x y
Estos tres factores afectan el tiempo de escn de E/S remotas: velocidad de comunicacin nmero de entradas de rack transferencias en bloques
Velocidad de comunicacin
La velocidad de comunicacin determina el tiempo que le toma al escner comunicarse con cada entrada individual en la lista de escn. La Tabla 9.A lista la cantidad de tiempo requerida para comunicarse a un dispositivo para cada velocidad de comunicacin.
Tabla 9.A Tiempos de comunicacin a diferentes velocidades de comunicacin Velocidad de Tiempo comunicacin (kbps) (ms) 57.6 115.2 230.4 10 7 3
Tome nota de que estos son tiempos para racks completos. Racks de menor tamao requieren menos tiempo.
Si cuatro entradas de rack completo estn en la lista de escn, el escn de E/S para ese canal a 57.6 kbps es 4 x 10 = 40 ms. Si se cambia la velocidad de comunicacin a 230.4 kbps, el escn de E/S disminuye a 4 x 3 = 12 ms.
Octubre 1995
97
Nmero de entradas de rack

Usted determina el total del tiempo de escn de E/S remotas en el sistema de E/S remotas con esta frmula:
tiempo total de escn de E/S remotas = # de entradas de rack X tiempo por entradas de rack en la lista de escn (vea la Tabla 9.A en la pgina 96)
Si un canal tiene dos veces ms racks que otro, por ejemplo, el tiempo de escn para el primer canal es dos veces ms largo. Para optimizar el tiempo de escn, divida los racks de E/S entre mltiples canales. Coloque las E/S ms importantes en trminos de tiempo en un canal y las E/S que no son tan importantes en trminos de tiempo en otro canal. Ya que todos los canales de E/S son independientes, un escn largo de E/S remotas en un canal no afectar el escn de E/S remotas en otro canal.
Transferencia en bloques
Una transferencia en bloques es una interrupcin del escn normal de E/S remotas para transferir un bloque de datos a un mdulo de E/S especfico. La mayor parte del tiempo que el procesador ocupa en ejecutar la transferencia en bloques es para el handshaking que ocurre entre el procesador y el mdulo de transferencia en bloques. Este handshaking est incorporado en la transferencia de E/S discretas y no tiene efecto en el escn de E/S remotas. El escn de E/S remotas se afecta cuando ocurre la transferencia efectiva de datos. La cantidad de tiempo que la transferencia en bloques interrumpe el escn de E/S remotas depende del nmero de palabras que est siendo transferida, la velocidad de comunicacin y las tareas diversas asociadas: Use esta frmula y la tabla a continuacin para calcular el tiempo de transferencia en bloques:
tiempo de transferencia en bloques = (nmero de palabras que estn siendo transferidas ms/palabra con base en la velocidad de comunicacin) ) tareas diversas para la velocidad de comunicacin Velocidad de comunicacin (kbps) 57.6 115.2 230.4
ms/palabra Tareas diversas (ms) .28 .14 .07 3 2.5 2
Por ejemplo, si la velocidad de comunicacin es 115.2 kbps y usted desea transferir en bloque 10 palabras, la interrupcin del escn de E/S remotas es: (10 x .14) + 2.5 = 1.4 + 2.5 = 3.9 ms Para el escn de E/S remotas particular en el cual la transferencia en bloques se efecta, los 3.9 ms se aadirn al tiempo de escn de E/S remotas.
Octubre 1995
98
Clculo del mayor tiempo posible de escn de E/S remotas

Ya que es imposible predecir dentro de qu escn de E/S remotas ocurrir una transferencia en bloques, usted slo puede calcular el mayor tiempo posible de escn de E/S remotas. Para calcular el mayor tiempo posible: 1. Determine el tiempo de E/S normal (sin transferencias en bloques) 2. Aada el tiempo de la transferencia en bloques ms larga a cada entrada en la lista de escn. (El procesador slo puede ejecutar una transferencia en bloque por entrada en la lista de escn por escn de E/S.) Por ejemplo, si su sistema es:
Rack 1 BT BT 10 20 palab. palab. Rack 2 No hay BT Rack 3 BT 30 palab. Escn de E/S ms largo posible: (3 x 6) + (20 x .14) + 2.5 + 0 + (30 x .14) + 2.5 3 racks a 115.2 kbpsescn de E/S normal BT ms larga en el rack 1 no hay BT en el rack 2 BT ms larga en el rack 3
PLC
115.2 kbps
18 + 5.3 + 0 + 6.7 = 30 ms
Optimizacin del tiempo de escn de E/S remotas

La mejor forma de optimizar el tiempo de escn es colocar las E/S ms importantes en trminos de tiempo en un canal separado de las E/S que no son importantes en trminos de tiempo. Si slo hay un canal disponible para E/S, sin embargo, an se puede optimizar el escaneo utilizando la lista de escn configurable del procesador. En un sistema de 4 racks normal, la lista de escn sera: rack 1
rack 2 rack 3 rack 4
Si est usando 57.6 kbps,el escn normal de E/S es 4 racks x 10 ms = 40 ms. Cada entrada tiene la misma prioridad, por lo tanto cada rack es escaneado cada 40 ms. Sin embargo, si el rack 2 tiene las E/S ms importantes en trminos de tiempo, use la lista de escn configurable para rack 1 especificar:
rack 2 rack 3 rack 2 rack 4 rack 2
99
Usando esta lista de escn, el rack 2 es escaneado despus de cada rack. La lista tiene 6 entradas, entonces el tiempo normal de escn de E/S es 6 x 10 ms = 60 ms. Sin embargo, ya que el rack 2 es escaneado despus de cada rack, el tiempo de escn efectivo del rack 2 es 2 x 10 ms = 20 ms. Los racks restantes son escaneados cada 60 ms. Por lo tanto, el costo de un escaneo ms frecuente del rack 2 (cada 20 ms) significa que los otros racks sern escaneados slo cada 60 ms. Tambin se puede optimizar la transferencia en bloques dentro del canal. Se efecta una transferencia en bloques slo a un mdulo de transferencia en bloques por entrada en la lista de escn por escn de E/S. Si hay tres mdulos de transferencia en bloques en un rack de E/S, toma un mnimo de tres escns de E/S para completar la transferencia en bloques a todos los mdulos:
Sistema optimizar para transferencia de datos discretos
Con esta disposicin, slo puede ocurrir una transferencia en bloques a cada mdulo BT por cada 3 escns de E/S discretas.
PLC Adaptador BT BT BT
Tiempo de escn mximo = 3 escns discretos + 1 transferencia en bloques = 3D + 1BT
Adaptador
Adaptador
Tiempo mnimo para completar una transferencia en bloques a todos los mdulos = 3 (3D + 1BT) = 9D + 3BT
Si coloca los tres mdulos de transferencia en bloques en racks diferentes, sin embargo, se puede transferir en bloques a los tres mdulos en un escn de E/S. Para optimizar la disposicin del sistema para transferencias de datos en bloques, use una disposicin similar a la siguiente:
Sistema optimizado para transferencia de datos en bloques
Con esta disposicin, puede ocurrir una transferencia en bloques a cada mdulo BT en una escn de E/S discretas.
PLC Adaptador Adaptador BT
Tiempo de escn mximo = 3 escns discretos + 3 transferencias en bloques = 3D + 3BT
BT
Adaptador
Tiempo mnimo para completar una transferencia en bloques a todos los mdulos = 1 (3D + 3BT)
BT
= 3D + 3BT
Octubre 1995
910
Tiempo de procesador
El tiempo de procesador es el tiempo necesario para procesar las entradas y establecer las salidas correspondientes. Este tiempo de procesador vara segn los diferentes procesadores y est basado en el bfer de entrada, escn de programa, etc.
En un sistema PLC-5, las entradas se colocan en bferes entre la tabla de imagen de E/S y el bfer de E/S remotas. El movimiento de entradas desde el bfer de E/S remotas al bfer de entradas es asncrono al movimiento de datos desde el bfer de entrada a la tabla de imagen de entrada.
Adaptador
Rack 3
a b Bfer de entrada
Intercambio de datos
Rack 2
Bfer de E/S remotas
Actualiza imagen de E/S desde el bfer de entrada Intercambio de datos
Adaptador
E/S inmediatas IOT (x) IIN (y) a escribe salidas b lee entradas Escn lgico
Adaptador
Rack 1
x y
El tiempo ms largo posible de procesador es:

Actualizacin peridica del bfer de entrada desde un bfer de E/S remotas Un escn de programa para garantizar recepcin de entradas Un escn de programa para garantizar recepcin de salidas .18 ms multiplicado por el nmero de racks = 10 ms
= xx ms = xx ms = xx ms
Para un sistema de 3 racks con un escn de programa de 20 ms, el tiempo de procesador ms largo posible es: 10 + 20 + 20 + (.18 3 ) = 50.54 ms.
Octubre 1995
911
Ejemplo de clculo
Con base en los resultados del clculo de cada componente del proceso presentado en este captulo, un ejemplo del clculo del tiempo de actualizacin ms largo posible es:
Retardo de tarjeta de entrada Backplane de E/S Tiempo de escn de E/S remotas ms largo posible Tiempo de procesador ms largo posible Tiempo de escn de E/S remotas ms largo posible Backplane de E/S Retardo de tarjeta de salida Total = 10 ms (tpico) = 1 ms = 30 ms = 50.54 ms = 30 ms = 1 ms = 1 ms (tpico) 123.54 ms
Efectos en el rendimiento de las operaciones en lnea
El rendimiento del procesador PLC-5 se afecta cuando se ejecutan operaciones en lnea a travs de un enlace DH+ a los archivos de programa mientras se est en el modo de marcha. Las actividades afectadas son: mensajes DH+ mensajes de puerto en serie mensajes del canal 3A transferencias en bloques remotas La cantidad de tiempo que se puede retardar el envo de mensajes y las transferencias en bloques es proporcional al tamao (K palabras) del archivo de escalera. La Tabla 9.B lista los efectos en el rendimiento (cuando se usa cualquiera de las versiones del Software de programacin PLC-5 serie 6200 que son compatibles con el procesador que usted est usando).
Tabla 9.B Los peores efectos en el rendimiento cuando se ejecutan operaciones en lnea mientras se est en el modo de marcha Operaciones en lnea a travs de cualquier canal DH+: Transferencias de datos afectadas: Ejecucin de pgina hacia arriba/pgina hacia abajo al final de un archivo de programa: 20 ms/K palabras 20 ms/K palabras 200 ms/K palabras sin impacto Insercin/borrado de renglones de escalera:
Transferencia de bloques remota Mensajes DH+ Mensajes de puerto en serie Mensajes del canal 3A
50 ms/K palabras 50 ms/K palabras 50 ms/K palabras 50 ms/K palabras
Octubre 1995
912
Usted debera redisear los programas para evitar posibles paros de comunicacin si actualmente: usa archivos de programa de lgica de escalera tiene transferencias en bloques remotas importantes en trminos de tiempo y/o mensajes en serie, DH+ y de canal 3A debe editar el programa en lnea durante el modo de marcha Para un mejor rendimiento del procesador, divida los archivos de programa usando las prcticas de diseo de programacin modular, tales como programas de control principal (MCP), grficos de funcin secuencial (SFC) e instruccin de salto a subrutina (JSR).
Efectos de insertar renglones de escalera cerca al lmite de 56 K palabras
El ejecutar la edicin del tiempo de marcha o modo de programacin de archivos de escalera cerca al tamao mximo de archivo de programa de 57,344 palabras podra:1. evitar que el rengln sea insertado causar la suspensin de la operacin por el Software de programacin PLC-5 serie 6200 (versin 4.3 y posteriores) Para evitar o corregir este problema, divida el archivo de programa usando prcticas de diseo de programacin modular tales como programas de control principal (MCP), grficos de funcin secuencial (SFC) e instruccin de salto a subrutina (JSR). Si no puede dividir el archivo de programa, guarde el archivo regularmente mientras lo est editando. Si aparece el error No hay memoria disponible para esta operacin, borre la memoria del procesador siguiendo estos pasos desde la pantalla de funciones del procesador:
Esta consideracin se aplica a los procesadores PLC-5/60, -5/60L, -5/80 y -5/80E cuando se est editando un archivo de programa que se aproxima al mximo del lmite de archivo de 57,344 palabras.
Pantalla de funciones del procesador
Clear Memory F4
Yes F8
Restore Program F6
Mueva el cursor al programa apropiado
Begin Restore F1
Octubre 1995
Captulo 10

Uso de este captulo
Si desea leer acerca de: Vaya a la pgina: Seleccin de dispositivos que usted puede conectar 101 Diseo de la red Configuracin del canal para comunicacin DH+ Uso del archivo indicador de estado global Monitorizacin de los datos de estado DH+ Estimacin del rendimiento de la red DH+ Pautas de aplicacin 102 102 104 105 109 1014
Seleccin de los dispositivos que usted puede conectar
Se puede usar la red DH+ para transferir datos a otros procesadores PLC-5 o computadoras de mayor nivel y como un enlace para programacin de mltiples procesadores PLC-5. Un procesador PLC-5 puede comunicarse a travs de la red DH+ con otros procesadores y con un terminal de programacin. Se pueden conectar un mximo de 64 estaciones en una sola red DH+.
Tabla 10.A Dispositivos que usted puede conectar
Producto Mdulo de interface Data Highway o Data Highway Plus (RS-232C o RS-422-A) Data Highway / Data Highway Plus en Broadband Tarjeta de interface de comunicacin Mdulo de interface Data Highway Plus XT/AT Mdulo de interface Data Highway Plus PS/2 Mdulo de interface Data Highway Plus a Data Highway Mdulo de interface DH+ a DH-485
Nmero de Aplicacin catlogo 1770-KF2 1771-KRF Conecta un dispositivo asncrono (RS-232C) a una red Data Highway or DH+ network. Puente de medios que conecta hasta 18 redes Data Highway para comunicar a travs de un sistema de cable de banda ancha en toda una instalacin. Conecta el terminal de programacin porttil T47 a una DH+.
Cables requeridos 1770-CD
1784-KL 1784-KT 1784-KT2 1785-KA 1785-KA5
1784-CP 1784-CP2 Conecta computadoras compatibles con IBM XT o AT a una 1784-CP3 DH+. 1784-CP5 Conecta computadoras compatibles con IBM PS/2 a una DH+. 1784-CP6 Conecta una red Data Highway a una red DH+. Conecta ua red DH-485 a una red DH+. Conecta un dispositivo asncrono (RS-232C) a una DH+. Conecta computadoras porttiles PCMCIA Bus a una DH+. 1784-PCMS 1770-CD
Mdulo de interface Data Highway Plus RS-232C 1785-KE Tarjeta PCMCIA 1785-PCMK
Octubre 1995
102
Diseo de red
Use un cable twinaxial Belden 9463 (1770-CD) para conectar el procesador a una red DH+. Siga estas pautas al instalar los enlaces de comunicacin DH+: no exceda estas longitudes de cable: longitud de cable troncal3,048 m (10,000 pies de cable) longitud de cable de derivacin30.4 m (100 pies de cable) no conecte ms de 64 estaciones un una sola red DH+
Configuracin del canal para comunicacin DH+
Dependiendo del procesador que est usando, se pueden configurar estos canales:
Procesador: PLC-5/11 PLC-5/20 PLC-5/30 PLC-5/40L PLC-5/60L PLC-5/40 PLC-5/60 PLC-5/80 1A, 2A, 1B, 2B PLC-5/20E PLC-5/40E PLC-5/80E Canales compatibles con DH+: 1A 1A (DH+ fija), 1B 1A, 1B
Importante: Para definir la direccin DH+ para el canal 1A, usted debe establecer el conjunto de interruptor SW1 en el procesador; no se puede establecer esta direccin de nodo con el software.
Octubre 1995
103
Para configurar un canal que sea compatible con la red DH+, siga los pasos indicados en la izquierda:
Data Highway Plus Channel 1A Configuration
General Utility
F7
Diagnostics file: Baud rate: Global Status flag file: Node address: Link ID:
N14 57.6KB N12 36 0
Channel Overview
F4
Mueva el cursor al canal que se desea configurar para DH+
Select Option
F10
(hasta que aparezca DH+)
Press a function key or enter a value. > Rem Prog Forces: None Accept Edits F1
File CHANNEL Chan 1A Status F9
Channel Config
F5
Este campo:
Diagnostics file
Configure haciendo lo siguiente: Mueva el cursor al campo, escriba un nmero de archivo de enteros (10-999) y presione
[Enter].
El sistema crea un archivo de enteros de 40 palabras de largo. ATENCION: Asigne un archivo de diagnstico nico a cada canal. No asigne un archivo de diagnstico que sea el archivo de estado de E/S que usted asign o cualquier otro archivo usado. Puede ocurrir dao inesperado en la maquinaria. Importante: Usted debe definir un archivo de diagnstico para canales configurados para todo menos para no usado (aun cuan no est usando el canal) si desea obtener informacin acerca de ese canal.
Baud rate
Velocidad de comunicacin para el canal actual El archivo en donde hay que guardar datos de paso de testigo
Acepta el valor predeterminado de 57 kbps.
Global Status Flag file
Mueva el cursor al campo, escriba el nmero de archivo de enteros (10-999) y presione [Enter]. El sistema crea un archivo de enteros de 64 palabras de largo. ATENCION: Al cambiar el procesador de modo de marcha o prueba a programacin, el procesador escribe ceros en el archivo de indicadores de estado global. La informacin que se encontraba previamente en este archivo se pierde. Para obtener ms informacin acerca del archivo de indicadores de estado global, vea lo que sigue a continuacin.
Node address
La direccin de la estacin del procesador
Si el canal DH+ es: 1Aespecifique el nmero de estacin DH+ estableciendo SW1 en el procesador (vea el captulo 23). cualquiera menos 1Amueva el cursor al campo Node Adress, introduzca el valor de 077 octal y presione [Enter]. Cada estacin en la red DH+ debe tener una direccin nica. Si la red red DH+ est conectada a otra red Data Highway, mueva el cursor al campo, escriba un nmero decimal para identificar en enlace de protocolo al cual est conectado el canal y presione [Enter].
Link ID
La red local en donde reside el canal
Octubre 1995
104
Uso del archivo de indicadores de estado global
Use el campo del Archivo de indicadores de estado global para definir un archivo en donde se desea guardar los datos de paso de testigo. Este archivo guarda una palabra de 16 bits de datos para cada estacin en la red DH+. Las estaciones usan este archivo para compartir automticamente datos entre ellas. Cuando una estacin enva el testigo a la estacin siguiente, sta, en efecto, enva un mensaje broadcast que contiene 1 byte para el testigo y 2 bytes para la informacin (1 palabra) desde su misma rea de direccin en su archivo de indicadores de estado global. Ya que el testigo lo ven todas las estaciones, cada estacin en la red examina el testigo y: coloca 2 bytes de datos de estado global de la estacin emisora dentro de un archivo correspondiente a la direccin de la estacin emisora determina si posee el testigo Este proceso permite a cada estacin ver automticamente los nuevos datos actualizados. Usted puede crear lgica de escalera para monitorizar e interpretar estos datos de acuerdo a su aplicacin.
Los datos de indicadores de estado global para cada direccin de nodo en la red DH+ se almacenan en la direccin de palabra correspondiente a la direccin de nodo octal. Por ejemplo, si la red DH+ tiene procesadores en las direcciones de nodo 7, 10, 15 y 30 y el archivo de indicadores de estado global es N10 para cada procesador, los datos de indicadores de estado global se almacenan de la siguiente manera:
Red DH+
Estacin 7
Estacin 10
Estacin 15
Estacin 30
Archivo de indicadores de estado global definido en cada procesador: N10 Decimal: N10:7 Octal: N10:7 Decimal: N10:8 Octal: N10:10 Decimal: N10:13 Octal: N10:15 Decimal: N10:24 Octal: N10:30
Usted puede especificar cualquier archivo de enteros en el procesador para que sea el archivo de indicadores de estado global; sin embargo, por simplicidad, especifique el mismo archivo para todos los procesadores PLC-5 en la red DH+. Los archivos se actualizan durante el mantenimiento interno.
Octubre 1995
105
Consejo de diseo
Asegrese de que el archivo de indicadores de estado global en todos los procesadores en la red DH+ es tan grande como la mayor direccin de nodo, de manera que todos los nodos puedan comunicarse entre ellos. Si la estacin 30 es el nmero de nodo ms alto, por ejemplo, el archivo de indicadores de estado global (N10) en cada procesador debe tener 24 palabras de largo (octal 30 = decimal 24). Se puede cambiar la base en el monitor de datos para que muestre la direccin del archivo en octal de manera que se pueda ver el nmero de elemento de la direccin octal que es igual a la direccin de nodo.
Monitorizacin de los datos de estado DH+
Use la pantalla de estado Data Highway Plus para monitorizar los canales que estn configurados para aceptar una red Data Highway Plus. Los datos mostrados se almacenan en el archivo de diagnsticos definido en la pantalla de configuracin Data Highway Plus. Siga los pasos indicados a la izquierda.
General Utility
F7 Messages sent: 0 received: 0 Send data acknowledged received: 0 received SAP off: 0 transmit failed: 0 transmit timeout: 0 Send data no acknowledged received: 0 SDA/SDN retrans.: 0 Duplicate node: 0 Claims won: 0 Token retry: 0 New successor: 0 Press a function key. > Rem Prog Forces:None Clear Unlock Counter Counter F1 F2
Data Highway Plus Channel 1A Status COUNTERS LOCKED sent with error: received with error: received received transmit transmit but full: with error: confirm: NAK full: 0 0 0 0 0 0 0 0 0 0 0
unable to receive: received transmit transmit transmit retrans.: NAK misc.: not ACKed: NAKed SAP:
0 0 0 0 0 0 0 0 0
Channel Overview
F4
transmit failed: Claims lost: Dropped token: Solicit rotations: Token failed:
transmit confirm: Network dead: Linear scan failed: Started linear scan:
Mueva el cursor al canal configurado para DH+ Channel Status

F7
o bien
Channel Config
F5
5/40E File CHANNEL Chan 1A Config F9
Channel Status
F9
Octubre 1995
106
Campo de estado
Counters Locked
Palabra(s) Descripcin Este campo se muestra en video inverso si los contadores estn bloqueados. El presionar [F2] - Lock
(Unlock) Counter bloquea o desbloquea la pantalla de contadores.
Contadores bloqueados: la pantalla de contadores deja de cambiar, pero los contadores continan funcionando en el fondo. contadores desbloqueados: el sistema muestra el valor actual. Restablezca los contadores para todos los canales presionando [F1] - Clear Counter.
Active Node Table
0-3
(no mostrado)
Almacena la tabla de nodo activo para los canales configurados para DH+. Esta informacin se almacena en contadores de diagnstico definidos por el usuario. Si el canal 1A est configurado para DH+, la informacin del canal 1A tambin est almacenada en las palabras S:3-S:6 del archivo de estado. Esta informacin no se muestra en la pantalla. Tabla de nodo activo Palabra Bits 0 0-15 1 0-15 2 0-15 3 0-15 # de estacin DH+ 00-17 20-37 40-57 60-77
Messages sent
Incluye todos los datos que estn siendo enviados hacia y desde el puerto 5 Nmero total de mensajes enviados por la estacin Este nmero es la suma de los contadores confirmados de datos enviados (SDA) y contadores de confirmacin de transmisin de datos enviados no confirmados (SDN).
sent with error
Nmero de mensajes enviados que no fueron confirmados. Este nmero es la suma de los contadores siguientes: misc NAK transmisin SDA retrans SDA/SDN transmisin NAK completo no recibi testigo SDA trans NAK SAP Nmero de mensajes sin error que la estacin recibi Este nmero es la suma de los contadores recibidos SDA y SDN. Nmero de mensajes no vlidos que la estacin recibi. Este nmero es la suma de los contadores SDA recibidos con error y los SDA recibidos SAP off. Nmero total de veces que la estacin hizo NAK a un mensaje de entrada debido a la falta de un bfer disponible. Este nmero debera ser el igual que el SDA recibido pero contador completo. Estos contadores se aplican a los mensajes SDA. Un emisor que enva mensajes SDA requiere que el receptor confirme la recepcin del mensaje inmediatamente que sea recibido. Los receptores confirman mensajes enviando: un ACK (confirmacin), que comunica al emisor que el mensaje fue recibido y ser procesado un NAK (sin confirmacin), que le indica al emisor quel mensaje fue recibido pero no pudo ser procesado El dispositivo que envi el mensaje enva el mensaje de nuevo automticamente.
received
4 6 8
received with error
unable to receive
Send Data Acknowledge Counters
received received but full
19 22
Nmero de mensajes SDA sin error que la estacin recibi Nmero de mensajes SDA que la estacin recibi pero que no fueron NAK debido a que no haba un bfer disponible para procesar el mensaje Esto indica que los mensajes estn llegando al procesador PLC-5 ms rpido que ste puede procesarlos. verifique para ver si usted: no est programando trfico innecesario (por ejemplo, enviar mensajes continuos cuando slo se necesita actualizar una vez por segundo) est implementando informe por excepcin de manera que los datos se envan slo si son nuevos datos
received retransmission
21
Nmero de veces que la estacin emisora retransmite un mensaje SDA, que fue ACK o NAK Si el nodo enva un mensaje pero no recibe una respuesta ACK o NAK, el nodo retransmitir el mensaje. Si un nodo retransmiti un mensaje porque la respuesta de confirmacin al primer mensaje se perdi, el nodo que recibe el mensaje detecta la retransmisin y enva una respuesta de confirmacin. Pero el nodo receptor descarta el mensaje duplicado. Conteos elevados de este contador indican ruido o problemas con el cable; verifique que el cable est asegurado y blindado correctamente contra ruido.
Octubre 1995
107
Campo de estado
received SAP off
Palabra(s) Descripcin 23 Nmero de mensajes SDA que la estacin recibi pero no pudo procesar debido a que su punto de acceso de servicio (SAP) estaba desactivado Este contador debe siempre ser 0. Nmero de mensajes SDA no vlidos que la estacin recibi Algunas causas son: CRC defectuoso el mensaje tiene una direccin de fuente no vlida el mensaje tiene un byte de control irreconocible la transmisin abort Este contador indica ruido; aumente el blindaje contra ruido del cable.
received with error
20
transmit NAK misc. transmit failed
25 29 24 27
Nmero de mensajes SDA que estn llegando que fueron NAK debido a razones diferentes a contadores NAK completos o NAK inactivos (por ejemplo, un NAK debido a un CRC defectuoso) Nmero de mensajes SDA enviados por la estacin que se determin tenan error Este contador es la suma de los contadores de transmisin no ACK y tiempo lmite de transmisin SDA. Nmero de mensajes SDA enviados exitosamente y confirmados por la estacin direccionada Nmero de mensajes SDA que fueron enviados pero no ACK por la estacin receptora Lo siguiente pudo haber ocurrido: el mensaje pudo haber sido NAK se devolvi un ACK no vlido no se devolvi nada Este contador puede indicar: un problema de ruido o de cables que la estacin receptora fue retirada de la red que la estacin receptora no puede comunicar
transmit confirm transmit not ACKed
transmit timeout
26
El nmero de mensajes SDA que fueron enviados pero no ACK o NAK por la estacin receptora Este contador aumenta aun si el mensaje no pasa durante el reintento y si la estacin receptora es incapaz de comunicar. Este contador indica un problema de ruido o de cables (la estacin receptora no est viendo los mensajes).
transmit NAKedfull
30
Nmero de veces que la estacin recibi un NAK a un mensaje porque la estacin de destino estaba llena Esto indica que los mensajes estn siendo enviados a una estacin receptora ms rpido que el procesador PLC-5 puede procesarlos. Lo ms probable es que ms de una estacin en la red DH+ est enviando mensajes a la misma estacin. Verifique para ver si usted: no est programando trfico innecesario (por ejemplo, enviar mensajes continuos cuando slo se necesita actualizar una vez por segundo) est implementando informe por excepcin de manera que los datos se envan slo si son nuevos datos
transmit NAKedinactive SAP
31
Nmero de mensajes SDA que fueron enviados exitosamente pero fueron NAK por la estacin direccionada porque el SAP especificado en el mensaje era ilegal Este contador debe ser siempre 0. Estos contadores se refieren a los mensajes enviar datos no confirmacin SDN, que significa que el emisor no requiere que el receptor confirme recepcin del mensaje inmediatamente cuando lo recibe. Los mensajes SDN slo se usan para broadcast. Nmero de mensajes SDN vlidos recibidos Nmero de mensajes SDN enviados por la estacin que tenan error Nunca se debe ver este error. Nmero de mensajes SDN vlidos enviados por la estacin Nmero total de mensajes SDA o SDN que fueron retransmitidos Algunas razones por las que la estacin intentara restransmitir un mensaje son: la ACK se perdi o corrompi en un mensaje SDA, indicando un posible problema de ruido el mensaje original fue NAK
Send Data No Acknowledge Counters transmit received transmit failed
35 33 32 28
transmit confirm SDA or SDN transmit retry
Octubre 1995
108
Campo de estado
Network Link Maintenance Counters Duplicate node Claims lost
Palabra(s) Descripcin Estos contadores siguen eventos en la red tal como la estacin los ve.
17 11 9
Nmero de veces que la estacin detect la misma direccin como ella misma en la red Como resultado, la estacin va a fuera de lnea. Nmero de veces que la estacin no gan la secuencia de reclamo de testigo Para obtener informacin, vea los reclamos ganados a continuacin. Nmero de veces que la estacin detect la ausencia de trfico en la red Esto ocurre generalmente cuando la estacin con el testigo se desconecta o se retira de la red. Las otras estaciones estn esperando a que les pasen el testigo. Finalmente se declara una situacin de red paralizada y se inicia una secuencia de reclamo de testigo. (Para obtener ms informacin, vea los reclamos ganados.)
Network dead
Claims won
10
Nmero de veces que la estacin gan la secuencia de reclamo de testigo Todas las estaciones iniciaron una secuencia de reclamo de testigo cuando la red se paraliza, acaba de activarse y las estaciones en la red detectan que ninguna tiene el testigo, o cuando una estacin con el testigo se desconecta o se retira de la red. Una secuencia de reclamo de testigo se produce cuando todas las estaciones en la red intentan reclamar el testigo. Cuando mltiples estaciones intentan reclamar el testigo, la estacin con el nmero ms bajo gana.
Dropped token
18
Nmero de veces que la estacin detect la existencia de un nodo duplicado en la red y consecuentemente se retira ella misma de la red. Una estacin determina que hay un nodo duplicado cuando detecta que la respuesta a un mensaje o sucesor de solicitud es incorrecto. Por ejemplo, si se recibe una respuesta desde una estacin con la cual no habia comunicacin, la estacin emisora supone que la respuesta es por el paquete enviado por otra estacin con el mismo nmero de nodo. Una vez que la estacin se desconecta de la red, espera indefinidamente a ser solicitada nuevamente para regresar a la red. La red solicitar que la estacin regrese slo si se retira el nodo duplicado de la red, porque la red no solicita que regresen los nmeros de estacin existentes.
Linear scan failed
16 13
Nmero de veces que la estacin solicit todos los nmeros de estacin sin recibir una respuesta Para obtener ms informacin, vea el escn lineal iniciado ms adelante. Nmero de veces que la estacin tuvo que retransmitir un paso de testigo La estacin retransmite un paso de de testigo si detecta que la estacin a la que le pas el testigo no recibi el testigo. El ruido puede causar que esto suceda.
Token retry
Solicit rotations
34
Nmero de veces que se completa un sucesor de solicitud completa de todas las estaciones que estn en la red Un sucesor de solicitud ocurre durante un paso de testigo alrededor de la red. Aqu se le solicita a la estacin que actualmente no est en la red que vea si ha sido aadida a la red. Durante cada paso de testigo, se solicita un nmero de estacin diferente; la solicitud ocurre secuencialmente. Una estacin puede incorporarse a la red slo cuando se le solicita que se incorpore.
Started linear scan
15
Nmero de veces que la estacin intent pasar el testigo a todas en la tabla de nodo activo y ninguna respondi La estacin seguidamente iniciar un escn lineal en donde solicita todos los nmeros de estacin hasta que una estacin responde.
New successor
12
Nmero de veces que la estacin encontr un sucesor nuevo para el testigo Un nuevo sucesor ocurre cuando la estacin detecta que la nueva estacin con un nmero de estacin entre el suyo y el de la estacin a la que se le estaba pasando el testigo, estaba siendo aadida a la red. La estacin seguidamente debe pasar el testigo a la estacin recientemente aadida.
Token failed
14
Nmero de veces que la estacin no pudo pasar el testigo al sucesor listado Esto ocurre generalmente debido a: que la estacin est siendo retirada de la red problemas de ruido o cableado
Octubre 1995
109
Estimacin del rendimiento de la red DH+
Muchos factores afectan el rendimiento de la red DH+, incluyendo: los nodos el tamao y nmero de mensajes el destino del mensaje el tiempo de procesamiento interno
Nodos
Los nodos afectan el tiempo de transmisin de las siguientes formas: Durante una rotacin completa del testigo, cada nodo en la red DH+ recibe el testigo independientemente de si tiene algo que enviar o no. Cada nodo toma de 1.5 ms (si no tiene mensajes que enviar) a 38 ms (tiempo mximo asignado) con el testigo, suponiendo que no hay reintentos (Figura 10.1)
Figura 10.1 Paso del testigo Mnimo de 1.5 ms con el testigo Estacin 1
red DH+
Estacin 5
Estacin 2 Mximo de 38 ms con el testigo
Estacin 4
Estacin 3
Octubre 1995
1010
Tamao y nmero de mensajes

Un procesador PLC-5 codifica mensajes en paquetes para transmisin en la red DH+. El nmero mximo de palabras de datos en un paquete depende de la estacin emisora y del tipo de comando tal como se muestra en la tabla a continuacin.
Estacin emisora PLC-5 PLC-5 PLC-2 Tipo de comando Tamao mximo de paquete (Palabras de datos) 114 117 121
LECTURA/ESCRITURA escrita LECTURA/ESCRITURA rango de palabra LECTURA/ESCRITURA sin proteccin
Este lmite proviene del protocolo de la red, el cual limita una estacin a transmitir un mximo de 271 bytes por paso de testigo. Una estacin puede enviar ms de un mensaje en un paso de testigo, siempre que el nmero total combinado de bytes de comando y datos no sea mayor que 271. Si un mensaje excede el tamao mximo de paquete asignado, sin embargo, la estacin emisora requerir ms de un paso de testigo para completar el mensaje. Por ejemplo, si el procesador desea enviar un mensaje de 150 palabras, tendr que transmitir dos mensajes, posiblemente requiriendo mltiples rotaciones de testigo. El nmero de mensajes que una estacin tiene que enviar tambin afecta el tiempo de rendimiento. Por ejemplo, si una estacin tiene tres mensajes esperando en cola y se habilita un cuarto, el cuarto mensaje puede tener que esperar hasta que los tres previos sean procesados.
Octubre 1995
1011
Destino del mensaje

El tiempo de rendimiento vara dependiendo de si una estacin receptora puede procesar el mensaje y generar una respuesta antes que reciba el testigo. La Figura 10.2 supone que la estacin 1 desea enviar un mensaje a la estacin 4.
Figura 10.2 Destino del mensaje La estacin tiene tiempo suficiente para procesar una respuesta MSG 1. La estacin 1 tiene el testigo. Slo la estacin que tiene el testigo puede enviar un mensaje. La estacin 1 enva el mensaje a la estacin 4. Estacin 1
H
Estacin 5 Mensaje
2. Ahora la estacin 1 debe pasar el testigo al nmero de estacin ms alto siguiente, el cual es la estacin 2.
Estacin 2
Estacin 4 3. La estacin 2 tiene el testigo. Suponga que la estacin tiene mensajes que enviar y mantiene el testigo durante 30 ms. durante este tiempo, la estacin 4 ha procesado el mensaje desde la estacin 1 y tiene una respuesta esperando en cola. Al terminar, la estacin 2 pasa el testigo al nmero de estacin ms alto siguiente, el cual es la estacin 4.
Estacin 1
Estacin 5 4. La estacin 4 ahora puede responder al mensaje de la estacin 1. Esto completa la transaccin del mensaje.
Mensaje
Estacin 2
Estacin 4
En la Figura 10.2, la estacin 4 ha tenido tiempo de procesar el mensaje y generar una respuesta. Sin embargo, en la Figura 10.3, la estacin 2 no tiene suficiente tiempo para procesar una respuesta MSG.
Octubre 1995
1012
Figura 10.3 Destino del mensajeLa estacin no tiene suficiente tiempo para procesar una respuesta MSG 1. En la Figura 10.3, suponemos que la estacin 1 desea enviar el mismo mensaje mostrado en la Figura 10.2 pero a la estacin 2. La estacin 1 tiene el testigo. La estacin 1 enva el mensaje a la estacin 2 luego pasa el testigo a la estacin 2. Estacin 1 2. Ahora la estacin 2 tiene el testigo pero no ha tenido tiempo de generar una respuesta a la estacin 1. Por lo tanto la estacin 2 enva los otros mensajes que ha tenido esperando en cola y luego pasa el testigo a la estacin 4.
H
Mensaje
H
Estacin 2
Estacin 5
Estacin 4
H H
4. El testigo seguidamente regresa a la estacin 2, la cual enva su respuesta a la estacin 1. Estacin 1 Mensaje
H
Estacin 2
3. Las estaciones 4, 5 y 1 recibieron el testigo en orden y enviaron los mensajes que tenan esperando en cola.
Estacin 5
Estacin 4 En este ejemplo, fue necesario un paso de testigo adicional al rededor de la red para completar la transaccin de mensaje aun cuando el mensaje fue el mismo al mostrado en la Figura 10.2.
Tiempo de procesamiento interno

El tiempo de procesamiento interno depende de qu tan ocupado est un procesador dado en la red cuando enva o recibe un mensaje. Por ejemplo, el procesador acaba de recibir un pedido de LECTURA desde el procesador B en la red. Si el procesador A ya tiene tres mensajes propios para enviar, la respuesta al pedido de LECTURA desde el procesador B tendr que esperar hasta que la estacin complete el procesamiento de los mensajes que estn esperando en cola antes que ella.
Octubre 1995
1013
Configuracin de la prueba Se usaron de uno a 22 procesadores PLC-5 con un terminal de programacin en lnea, Cada procesador PLC-5 ejecuta 1 K de lgica de escalera. La prueba inicial se efectu con un procesador PLC-5 escribiendo datos a otro procesador PLC-5. Se registr el tiempo de respuesta. Se aadieron procesadores PLC-5 adicionales a la red, cada uno escribiendo la misma cantidad de datos a un procesador PLC-5 a la siguiente direccin de estacin superior. Se ejecutaron cuatro pruebas separadas usando transmisiones de datos de 50, 100, 250 y 500 palabras.
Resultados de la prueba de tiempo promedio de respuesta de la red DH+

Esta seccin muestra grficamente los resultados de pruebas efectuadas en una red DH+ en donde el nmero de estaciones y palabras enviadas en los mensajes vara. La Figura 10.4 muestra el tiempo promedio de respuesta de mensajes de tamao variable en una red DH+ con nmeros de estacin variables. Tambin ofrece una idea del tiempo de respuesta tpico que se puede esperar en una red DH+ dada.
Figura 10.4 Tiempo promedio de respuesta para todos los procesadores PLC-5
5.0 4.5 4.0 3.5 Tiempo de respuesta (Seg) 3.0 2.5 2.0 1.5 1.0 0.5 0.0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Nmero de procesadores PLC-5 50 W 100 W
+ 250 W X 500 W
W=Palabras
La Figura 10.5 muestra el efecto de un terminal de programacin en el tiempo de respuesta de mensaje bajo varias configuraciones.
Octubre 1995
1014
Figura 10.5 Aumento en el tiempo de respuesta (%) debido a los efectos de un terminal de programacin 40% 35% 30% Efecto en el % tiempo de 25 respuesta 20% (%) 15% 10% W=Palabras 5 % 0% 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 Nmero de procesadores PLC-5 X
50 W
100 W + 250 W 500 W
Pautas de aplicacin
Consejo de diseo
Tome en cuenta las siguientes pautas de aplicacin al configurar una red DH+ para el sistema. Minimice el nmero de nodos DH+ para alcanzar tiempos de respuesta aceptables. Tenga presente el tamao y frecuencia de mensajes intercambiados entre dispositivos. Limite el nmero de nodos en la red cuando se intente alcanzar el tiempo de respuesta de control ms corto posible. Se puede establecer redes DH+ separadas para aadir estaciones adicionales. use un puente para conectar las redes DH+. Al conectar una computadora a la red para interface de operador o dispositivo en serie de terceros a la red DH+, seleccione la velocidad de comunicacin de interface en serie ms rpida posible. No aada o retire nodos de la red durante la operacin de la maquinaria o proceso. Si el testigo de la red reside dentro de un dispositivo que ha sido retirado, el testigo puede perderse para el resto de la red. La red se restablece automticamente, pero puede demorar varios segundos. El control no ser confiable o se interrumpir durante este tiempo. Una red DH+ tiene un perodo de tiempo lmite de 90 s; sin embargo, se puede incluir temporizadores de control (watchdog) en programas lgicos para transferencia de datos DH+ (para proporcionar una paralizacin ordenada en caso se produzca un fallo). Cuando sea posible, no programe procesadores en lnea durante la operacin de la maquinaria o el proceso. Esto podra resultar en una actividad exagerada de DH+ que podra aumentar el tiempo de respuesta. Para obtener ms informacin vea el captulo 9. Cuando sea posible, aada una red DH+ separada para procesadores de programacin para evitar los efectos del terminal de programacin en el proceso de la red DH+.
Octubre 1995
Captulo 11

Uso de este captulo
Si desea leer acerca de: Seleccin entre RS-232C, RS-422A y RS-423 Configuracin del puerto en serie del procesador Uso del canal 0 Cableado Configuracin del canal 0 Monitorizacin del estado del canal 0 Vaya a la pgina: 111 112 112 115 115 1120
Si est usando procesadores PLC-5 en aplicaciones de control supervisor y adquisicin de datos (SCADA), vea: SCADA System Selection Guide, publicacin AG-2.1 SCADA System Application Guide, publicacin AG-6.5.8
Seleccin entre RS-232C, RS-422A y RS-423
La siguiente tabla resume algunas de las diferencias entre los modos de comunicacin RS-232C, RS-422A y RS-423:
Este mtodo: RS-232C normalmente se usa cuando usted: tiene un rango de transmisin de datos de hasta 50 pies (15.2 m). Las aplicaciones que requieren distancias ms largas pueden usar modems o controladores de lnea. Use RS-232C para comunicacin half- o full-duplex. Por ejemplo, computadoras que se comunican con procesadores o modems en aplicaciones SCADA. RS-422A desea transmitir datos a dispositivos compatibles con RS-422A por rangos mayores que los permitidos por RS-232C. Vea la Tabla 11.A en la pgina 115. Use RS-422A para comunicacin punto a punto, con un dispositivo comunicndose con un mximo de hasta 16 dispositivos. RS-423 desea transmitir datos a dispositivos compatibles con RS-423 por rangos mayores que los permitidos por RS-232C. Vea la Tabla 11.A en la pgina 115. Use RS-423 para comunicacin punto a punto, con un dispositivo comunicndose con un mximo de hasta 16 dispositivos.
Octubre 1995
112
Configuracin del puerto en serie del procesador
El canal 0 es el puerto en serie y es configurable para comunicacin compatible con RS-232C, RS-423 RS-422A. Use el conjunto de interruptores SW2 para especificar la configuracin de puerto en serie. Para establecer el interruptor del procesador, vea el captulo 23 o la etiqueta lateral del procesador, la cual muestra los interruptores en el conjunto de interruptores SW2 y una tabla con las posiciones para las configuraciones posibles del puerto en serie.
Uso del canal 0
Usted puede usar el puerto en serie del procesador (canal 0) para conectar el procesador a dispositivos que: pueden enviar y recibir caracteres ASCII usando el modo de usuario (comunicacin ASCII) se comunican usando el protocolo DF1 usando uno de los tres modos del sistema disponibles
Modo de usuario
En el modo de usuario, todos los datos recibidos se envan a travs del bfer. Para tener acceso o enviar estos datos, use instrucciones ASCII en su programa de escalera. Los datos ASCII que enva un procesador PLC-5 no contienen caracteres adicionales de protocolo. En el modo de usuario, slo se pueden usar instrucciones ASCII; si trata de usar una instruccin de mensaje (MSG) referida al puerto en serie, se establecer el bit de error (.ER). Algunos ejemplos de dispositivos perifricos ASCII son: Terminales ASCII Lectores de cdigos de barras Dataliners Allen-Bradley Bsculas electrnicas Impresoras
Octubre 1995
113
Modo de sistema
En el modo de sistema, el procesador interpreta un comando desde otro dispositivo. Use el modo de sistema cuando necesite comunicarse con otros dispositivos en un enlace. El modo de sistema, con el protocolo DF1, es un enlace de comunicacin separado y nico desde la red DH+. En el modo de sistema, usted puede enviar datos a un dispositivo usando: la instruccin de mensaje (MSG); o instrucciones de escritura ASCII (enviadas como una cadena ASCII) Todos los datos son encapsulados dentro de un paquete de protocolo DF1; por lo tanto, el procesador puede comunicarse slo con dispositivos perifricos que acepten el protocolo DF1. Algunos ejemplos de dispositivos perifricos DF1 son: terminales de programacin mdulos de comunicacin tales como 1717-KF2 serie C, 1771-KE, 1771-KF y 1785-KE modems
Use este modo: Punto a punto Modo DF1 maestro Para: comunicacin entre un procesador PLC-5 y otro dispositivo compatible con el protocolo DF1 En el modo punto a punto, un procesador PLC-5 usa el protocolo DF1 full-duplex. control de polling y transmisin de mensajes entre el maestro y cada nodo remoto En el modo maestro, un procesador PLC-5 usa el protocolo DF1 half-duplex llamar. La red maestra/remota incluye un procesador PLC-5 configurado como nodo maestro y hasta 254 nodos remotos. Los nodos remotos se enlazan usando modems o controladores de lnea. Una red maestra/remota puede tener nmeros de nodo desde 0 hasta 254 (decimal). El nodo 255 est reservado para broadcast. Cada nodo debe tener una direccin de nodo nica. Adems, deben existir por lo menos 2 nodos para definir su enlace como una red (1 maestro y una estacin remota son dos nodos). Modo DF1 esclavo usar el procesador como una estacin remota en una red de comunicacin en serie maestra/remota Cuando hay mltiples estaciones remotas en la red, usted enlaza nodos remotos usando modems o controladores de lnea. Cuando tiene una sola estacin remota en la red, no se necesita un modem para conectar la estacin remota al maestro; usted puede configurar el parmetro de control sin handshaking. Puede conectar desde 2 hasta 255 nodos a un solo enlace. En el modo esclavo, un procesador PLC-5 sigue el protocolo DF1 half-duplex. Un nodo es designado como el maestro y controla quin tiene acceso a la red. (Por ejemplo, un maestro puede ser un procesador PLC-5/250 PLC-5/40 o una computadora ejecutando el software ControlView SCADA. Todos los otros nodos son estaciones remotas y deben esperar permiso del maestro para transmitir. El maestro (excepto el PLC-5/250) puede enviar y recibir mensajes de todos los nodos en la red y a nodos en otras redes Data Highway conectadas a la red de derivaciones mltiples; mientras que una estacin remota slo puede responder al maestro.
Octubre 1995
114
Mtodos de comunicacin de estacin maestra a estacin remota Una estacin maestra PLC-5 puede comunicarse con estaciones remotas de dos maneras:
Mtodo: iniciando paquetes de polling a estaciones remotas de acuerdo a su posicin en una lista de polling Los paquetes de polling se forman independientemente de la programacin de cualquier usuario Nombre de opcin: modo de comunicacin estndar Ventajas principales: Este es el modo de comunicacin usado con ms frecuencia en configuraciones de punto a puntos mltiples. Proporciona estas capacidades: las estaciones remotas pueden enviar mensajes a la estacin maestra (informe por excepcin llamado) las estaciones remotas pueden enviar mensajes unas a otras permite que la estacin maestra mantenga una tabla de nodos activos La lista de poll reside en un archivo de datos tipo entero designado y accesible por el usuario. Usted puede: incluir el maestro en la lista poll configurar el maestro para polls entre estaciones (el maestro transmite cualquier mensaje que necesita enviar antes de consultar a la siguiente estacin remota) tener al maestro en la lista de poll y configurado para polls entre estaciones modo de comunicacin basado en mensajes Si su aplicacin usa transmisin satlite o transmisin de red telefnica pblica conmutada, considere seleccionar en base a mensaje. La comunicacin a una estacin remota puede ser iniciada segn sea necesario. O seleccione este mtodo si necesita comunicarse con unidades de terminal remoto no inteligentes. (RTUs).
iniciando comunicacin a estaciones remotas usando slo instrucciones de mensaje (MSG) programadas por el usuario Cada peticin de datos desde una estacin remota debe ser programada a travs de una instruccin de mensaje. El maestro llama a la estacin remota para obtener una respuesta al mensaje despus de esperar un perodo de tiempo configurado por el usuario. El perodo de espera la da a la estacin remota tiempo para formular una respuesta y preparar la respuesta para la transmisin. Despus que todos los mensajes en la cola de salida de mensajes del maestro son transmitidos, la cola de remoto a remoto es revisada para determinar si hay mensajes a enviar.
Cambio de modos Configure el canal 0 del procesador para cambiar modos de comunicacin a travs de: la pantalla de configuracin de canales (en el modo de programacin solamente); o caracteres de cambio de modo de comunicacin (caracteres de control ASCII) enviados remotamente al procesador, los cuales cambian de modo
Octubre 1995
115
Cableado
La Tabla 11.A lista las longitudes mximas de cable que usted puede usar con el canal 0.
Tabla 11.A Longitudes de cables del puerto RS segn velocidad de comunicacin Puerto RS-232C RS-422A (compatible) RS-423 Velocidad(es) de transmisin Todas Todas Todas Longitud mxima de cable 15 m (50 pies) 61 m (200 pies) 61 m (200 pies)
Importante: Siga estas pautas:
Cuando el canal 0 est configurado para compatibilidad con

RS-422A, no use resistencias de terminacin en ningn lugar del enlace. Cuando el canal 0 est configurado para RS-422A (compatible) y RS-423, no pase de 61 m (200 pies). Esta restriccin es independiente de la velocidad de transmisin. Para obtener una lista de cables de programacin en serie e informacin sobre los pins para el canal 0, vea el captulo 25, Referencia para los cables.
Configuracin del canal 0
Use el conjunto de interruptores SW2 para especificar comunicaciones RS232-C, RS422A (compatible), o RS423 para el canal 0. Usted puede configurar el canal 0 para comunicacin usando estos protocolos:
Si desea usar: Modo de sistema DF1 punto a punto DF1 esclavo DF1 maestro Modo de usuario ASCII Vea la pgina: 116 118 1110 1123
Octubre 1995
116
Configuracin del canal 0 para DF1 punto a punto

Para configurar el canal 0 para comunicacin punto a punto DF1, siga los pasos indicados en la izquierda:
System Mode (DF1 Point-to-Point) Channel 0 Configuration Diag. file: 20 Remote mode change: DISABLED Mode attention char.: \0x1b Baud rate: 2400 Stop bits: 1 Control line: NO HANDSHAKING Duplicate detect: ON ACK timeout (20 ms): 100 Msg appl timeout (30sec): 0
General Utility
F7
Channel Overview
F4
System mode char.: User mode char.: Parity:
S U NONE
Error detect: NAK receive: DF1 ENQS:
BCC 3 3
Select Option
F10
(hasta que aparezca

DF1 Point-to-Point )
Press a function key or enter a value. > Rem Prog Forces:None Accept Edits F1
5/40E File BATCHTES Chan 0 Select Status Option F9 F10
Channel Config
F5
Establezca el dispositivo como Serial to PLC y el mtodo de verificacin de errores para que sea el mismo para el terminal y el procesador PLC.
Este campo:
Diag. file
Configrelo haciendo lo siguiente: Lleve el cursor al campo, escriba un nmero de archivo de enteros (10-999), y presione [Enter]. ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que sea el archivo de estado de E/S que usted asign ni cualquier otro archivo de enteros utilizado. Esto podra resultar en una operacin impredecible de la mquina. Importante: Tiene que definir un archivo de diagnsticos para un canal configurado para cualquier cosa pero no utilizado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal. Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: ENABLED o DISABLED.
Remote mode change Mode attention char.
Si la opcin de cambio de modo remoto est habilitada
El carcter de atencin a ser Lleve el cursor al campo, escriba un carcter y presione [Enter]. usado con el carcter del modo de Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente sistema o de usuario para cambio ASCII. de modo remoto El carcter a ser usado con el carcter de atencin de modo (anterior) Lleve el cursor al campo, escriba un carcter y presione [Enter]. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de sistema, el procesador establece la comunicacin del canal 0 en el modo de sistema. La opcin de cambio de modo remoto debe estar HABILITADA.
System mode char.
User mode char.
El carcter a ser usado con el carcter de atencin de modo (anterior)
Lleve el cursor al campo, escriba un carcter y presione [Enter]. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de usuario, el procesador establece la comunicacin del canal 0 en el modo de usuario. La opcin de cambio de modo remoto debe estar HABILITADA.
Baud rate
La velocidad de comunicacin para el canal 0 Configure todos los dispositivos en el sistema con la misma velocidad de comunicacin.
Lleve el cursor al campo y presione [F10] - Select Option hasta que vea la velocidad deseada. Las velocidades disponibles son: 110, 300, 600, 1200, 2400, 4800, 9600 y 19.2k bps.
Octubre 1995
117
Este campo:
Stop bits
Especifica: Iguala el nmero de bits de parada al dispositivo con el cual usted se est comunicando Parmetro de paridad para el canal 0 La paridad proporciona deteccin de errores de paquete de mensaje adicional.
Configrelo haciendo lo siguiente: Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el nmero deseado. Los nmeros de bit de parada disponibles son: 1, 1.5, 2 Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Los parmetros disponibles son: NONE, EVEN
Parity
Control line
El modo en el que opera el controlador
Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Seleccione un mtodo apropiado para la configuracin de su sistema: Si no est usando un modem, seleccione NO HANDSHAKING. Si est usando un modem full-duplex, seleccione FULL-DUPLEX.
Duplicate detect
Si desea que el procesador detecte e ignore mensajes duplicados Si desea establecer la deteccin de errores en BCC o CRC
Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: BCC: el procesador enva y acepta mensajes que terminan con un byte BCC para verificacin de errores. BCC es ms rpido y ms fcil de implementar en un controlador de computadora. CRC: el procesador enva y acepta mensajes con un CRC de 2 bytes para verificacin de errores. CRC es una verificacin ms completa. Configure ambas estaciones para usar el mismo tipo de verificacin de errores. Lleve el cursor al campo, escriba un valor 0-65535, y presione [Enter]. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 1 segundo. Especifique un segundo escribiendo 50. Lleve el cursor al campo, escriba un valor entre 1 y 7, y presione [Enter]. Las opciones disponibles son: 1: 30-60 segundos 2: 60-90 segundos 3: 90-120 segundos 4: 120-150 segundos 5: 150-180 segundos 6: 180-210 segundos 7: 210-240 segundos Lleve el cursor al campo, escriba un valor 0-255, y presione [Enter]. El parmetro recomendado es 3.
Error detect
ACK timeout
El tiempo que usted desea que el procesador espere una confirmacin de su transmisin de mensaje El nmero de segundos dentro de los cuales el mensaje de respuesta debe ser recibido antes de que se establezca el bit de error en el mensaje. El temporizador empieza cuando el programa de escalera inicia primero el mensaje y es reiniciado si/cuando se recibe el ACK. El nmero de NAK que su procesador puede recibir en respuesta a un mensaje transmitido. El nmero de preguntas (ENQ) que usted desea que su procesador enve despus del tiempo lmite de un ACK
MSG appl timeout
NAK receive
DF1 ENQS
Lleve el cursor al campo, escriba un valor 0-255, y presione [Enter]. El parmetro recomendado es 3.
Octubre 1995
118
Configuracin del canal 0 como una estacin remota

Para configurar el canal 0 para comunicacin esclava DF1, siga los pasos que se indican a la izquierda:
System Mode (DF1 Slave) Channel 0 Configuration Diag. file: 10 Remote mode change: DISABLED Mode attention char.: \0x1b Baud rate: 2400 Stop bits: 1 Control line: NO HANDSHAKING Duplicate detect: ON
General Utility
F7
Channel Overview
F4
System mode char.: User mode char.: Parity: Station address:
S U NONE 1
Error detect: RTS off delay (20 ms): RTS send delay (20 ms):
BCC 0 0

ACK timeout (20 ms): 100 DF1 retries: 3 Msg appl timeout (30sec): 0
Select Option
F10
(hasta que aparezca DF1 Slave )
Channel Config
F5
Este campo:
Diag. file
Configrelo haciendo lo siguiente: Lleve el cursor al campo, escriba un nmero de archivo de enteros (10-999), y presione [Enter]. ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que sea el archivo de estado de E/S que usted asign ni cualquier otro archivo de enteros utilizado. Esto podra resultar en una operacin impredecible de la mquina. Importante: Tiene que definir un archivo de diagnsticos para un canal configurado para cualquier cosa pero no utilizado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal. Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: ENABLED o DISABLED. Lleve el cursor al campo, escriba un carcter y presione [Enter]. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Lleve el cursor al campo, escriba un carcter y presione [Enter]. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de sistema, el procesador establece la comunicacin del canal 0 en el modo de sistema. La opcin de cambio de modo remoto debe estar HABILITADA.
Si la opcin de cambio de modo remoto est habilitada El carcter de atencin a ser usado con el carcter del modo de sistema o de usuario para cambio de modo remoto El carcter a ser usado con el carcter de atencin de modo (anterior)
System mode char.
User mode char.
Baud rate
Octubre 1995
119
Este campo:
Stop bits
Especifica: Iguala el nmero de bits de parada al dispositivo con el cual usted se est comunicando Parmetro de paridad para el canal 0 La direccin de estacin para el canal 0 en el enlace DF1 half-duplex El modo en el que opera el controlador
Configrelo haciendo lo siguiente: Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el nmero deseado. Los nmeros de bit de parada disponibles son: 1, 1.5, 2 Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Los parmetros disponibles son: NONE, EVEN Lleve el cursor al campo, escriba una direccin DF1 vlida (0-376 octal), y presione [Enter].
Parity
Station address
Control line
Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Seleccione un mtodo apropiado para la configuracin de su sistema: Si no est usando un modem, seleccione NO HANDSHAKING. Si el modem maestro es full duplex y transmite una portadora constante y el modem remoto es half-duplex, seleccione HALF-DUPLEX MODEM WITH CONTINUOUS CARRIER. Si todos los modems en el sistema son half-duplex, seleccione HALF-DUPLEX WITHOUT CONTINUOUS CARRIER.
Duplicate detect
Si desea que el procesador detecte e ignore mensajes duplicados Si desea establecer la deteccin de errores en BCC o CRC
Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: BCC: el procesador enva y acepta mensajes que terminan con un byte BCC para verificacin de errores. BCC es ms rpido y ms fcil de implementar en un controlador de computadora. CRC: el procesador enva y acepta mensajes con un CRC de 2 bytes para verificacin de errores. CRC es una verificacin ms completa. Lleve el cursor al campo, escriba un valor 0-65535, y presione [Enter]. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 1 segundo. Especifique 1 segundo escribiendo 50. Lleve el cursor al campo, escriba un valor 0-255, y presione [Enter]. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2.
Error detect
ACK timeout
El tiempo que usted desea que el procesador espere una confirmacin de su transmisin de mensaje El tiempo que transcurre entre el final de la transmisin del mensaje y la reactivacin de la seal RTS Este retardo de tiempo es un bfer para asegurarse de que el modem ha transmitido el mensaje
RTS off delay
DF1 retries
El nmero de veces que la estacin remota repite un mensaje antes que la estacin declare que el mensaje no se puede entregar
Lleve el cursor al campo, escriba un valor 0-255, y presione [Enter]. El parmetro recomendado es 3.
Octubre 1995
1110
Este campo:
RTS send delay
Especifica: El tiempo que transcurre entre la activacin de la seal RTS y el comienzo de la transmisin del mensaje Este tiempo permite que el mdem se prepare para transmitir el mensaje. La seal CTS debe ser alta para que ocurra la transmisin.
Configrelo haciendo lo siguiente: Lleve el cursor al campo, escriba un valor 0-255, y presione [Enter]. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un modem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el modem puede transmitir antes de tratar de enviar el mensaje.
MSG appl timeout
El nmero de segundos dentro de los cuales el mensaje de respuesta debe ser recibido antes de que se establezca el bit de error en el mensaje. El temporizador empieza cuando el programa de escalera inicia primero el mensaje y es reiniciado si/cuando se recibe el ACK.
Lleve el cursor al campo, escriba un valor 1-7, y presione [Enter]. Las opciones disponibles son: 1: 30-60 segundos 2: 60-90 segundos 3: 90-120 segundos 4: 120-150 segundos 5: 150-180 segundos 6: 180-210 segundos 7: 210-240 segundos
Configuracin del canal 0 como una estacin maestra

Para configurar el canal 0 para comunicacin maestra DF1, siga los pasos que se indican a la izquierda:
System Mode (DF1 Master) Channel 0 Configuration Diag. file: 20 Remote mode change: DISABLED Mode attention char.: \0x1b Baud rate: Stop bits: Control line: 2400 1 NO HANDSHAKING
General Utility
F7
Channel Overview
F4
System mode char.: User mode char.: Parity: Station address:
S U NONE 1
Reply msg wait (20 ms): 1792 ACK Timeout (20 ms): 100 DF1 retries: 3 Msg appl timeout (30sec): 0
Error detect: RTS off delay (20 ms): RTS send delay (20 ms):
BCC 0 0
Select Option
F10
(hasta que aparezca

DF1 Master )
Polling Mode: STANDARD (MULTIPLE MESSAGE TRANSFER PER NODE FILE SCAN) Master message transmit: IN POLL SEQUENCE Press a function key or enter a value. > Rem Prog Forces:None Accept Edits F1
Channel Config
F5
5/30 File BATCH30 Chan 0 Select Status Option F9 F10
Octubre 1995
1111
Este campo:
Diag. file
Configrelo haciendo lo siguiente: Lleve el cursor al campo, escriba un nmero de archivo de enteros (10-999), y presione [Enter]. ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que sea el archivo de estado de E/S que usted asign ni cualquier otro archivo de enteros utilizado. Esto podra resultar en una operacin impredecible de la mquina. Importante: Tiene que definir un archivo de diagnsticos para un canal configurado para cualquier cosa pero no utilizado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal. Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: ENABLED o DISABLED. Lleve el cursor al campo, escriba un carcter y presione [Enter]. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Lleve el cursor al campo, escriba un carcter y presione [Enter]. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de sistema, el procesador establece la comunicacin del canal 0 en el modo de sistema. La opcin de cambio de modo remoto debe estar HABILITADA.
Si la opcin de cambio de modo remoto est habilitada El carcter de atencin a ser usado con el carcter del modo de sistema o de usuario para cambio de modo remoto El carcter a ser usado con el carcter de atencin de modo (anterior)
System mode char.
User mode char.
Baud rate
Stop bits
Iguala el nmero de bits de parada al dispositivo con el cual usted se est comunicando El modo en el que opera el controlador
Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el nmero deseado. Los nmeros de bit de parada disponibles son: 1, 1.5, 2 Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Seleccione un mtodo apropiado para la configuracin de su sistema: Si no est usando un modem, seleccione NO HANDSHAKING. Si el modem maestro es full duplex y el modem remoto es half-duplex, seleccione FULL-DUPLEX MODEM Si todos los modems en el sistema son half-duplex, seleccione HALF-DUPLEX WITHOUT CONTINUOUS CARRIER.
Control line
Parity
Parmetro de paridad para el canal 0
Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Los parmetros disponibles son: NONE, EVEN
Station address Reply msg wait
La direccin de nodo en el enlace Lleve el cursor al campo, escriba una direccin de estacin DF1 vlida y presione [Enter]. DF1 Las direcciones de estacin vlidas son 0-376 octal El tiempo que el maestro esperar despus de recibir un ACK (a un mensaje iniciado por el maestro) antes de llamar al esclavo por una respuesta Slo defina esto si est en modo basado en mensaje. Lleve el cursor al campo, escriba un valor y presione [Enter]. Los valores vlidos son: 0-65535 (en incrementos de 20 ms)
Octubre 1995
1112
Este campo:
Error detect
Especifica: Si desea establecer la deteccin de errores en BCC o CRC
Configrelo haciendo lo siguiente: Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: BCC: el procesador enva y acepta mensajes que terminan con un byte BCC para verificacin de errores. BCC es ms rpido y ms fcil de implementar en un controlador de computadora. CRC: el procesador enva y acepta mensajes con un CRC de 2 bytes para verificacin de errores. CRC es una verificacin ms completa. Lleve el cursor al campo, escriba un valor 0-65535, y presione [Enter]. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 1 segundo. Especifique un segundo escribiendo 50.
ACK timeout
El tiempo que usted desea que el procesador espere una confirmacin de una estacin remota a su mensaje transmitido antes que el procesador repita el mensaje o el mensaje est en error
DF1 retries
El nmero de veces que un Lleve el cursor al campo, escriba un valor y presione [Enter]. mensaje es repetido antes que se Los valores vlidos son: 0255 declare que no puede entregarse El retardo de tiempo entre el momento que la RTS se activa y el comienzo de la transmisin del mensaje Este tiempo permite que el modem se prepare para transmitir el mensaje. Lleve el cursor al campo, escriba un valor 0-255, y presione [Enter]. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un modem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el modem puede transmitir antes de tratar de enviar el mensaje.
RTS send delay
RTS off delay
El tiempo que transcurre entre el final de la transmisin del mensaje y la reactivacin de la seal RTS Este retardo de tiempo es un bfer para asegurarse de que el modem ha transmitido el mensaje
Lleve el cursor al campo, escriba un valor 0-255, y presione [Enter]. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un modem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el modem puede transmitir antes de tratar de enviar el mensaje.
MSG appl timeout
El nmero de segundos dentro de los cuales el mensaje de respuesta debe ser recibido antes de que se establezca el bit de error en el mensaje. El temporizador empieza cuando el programa de escalera inicia primero el mensaje y es reiniciado si/cuando se recibe el ACK.
Lleve el cursor al campo, escriba un valor 1-7, y presione [Enter]. Las opciones disponibles son: 1: 30-60 segundos 2: 60-90 segundos 3: 90-120 segundos 4: 120-150 segundos 5: 150-180 segundos 6: 180-210 segundos 7: 210-240 segundos Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: MESSAGE BASED (ALLOW SLAVE TO INITIATE MESSAGES)valor predeterminadoesta opcin permite que los mensajes iniciados por la estacin remota sean procesados despus de todos los mensajes iniciados por el maestro MESSAGE BASED (DO NOT ALLOW SLAVE TO INITIATE MESSAGES)los mensajes iniciados por la estacin remota sern confirmados pero no procesados STANDARD (MULTIPLE MESSAGE TRANSFER PER NODE SCAN)el maestro llama a las estaciones en base a una lista; cada estacin puede transmitir mltiples mensajes por escn de nodo STANDARD (SINGLE MESSAGE TRANSFER PER NODE SCAN)el maestro llama a las estaciones en base a una lista; cada estacin puede transmitir un solo mensaje por escn de nodo
Polling mode
El valor actual del modo de polling
Octubre 1995
1113
Si ha seleccionado modo de polling estndar: Este campo

Master message transmit
Especifica: El valor actual de la transmisin de mensaje maestro del canal 0
Configrelo haciendo lo siguiente: Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Si desea que la estacin maestra: enve las instrucciones MSG iniciadas por la estacin maestra a las estaciones remotas antes de llamar a la siguiente estacin maestra en la lista de poll, seleccione Between Station Polls Este mtodo asegura que los mensajes iniciados por la estacin maestra sean enviados de manera oportuna y regular (despus de cada poll de estacin remota). slo enva instrucciones MSG iniciadas por la estacin maestra cuando el nmero de estacin del maestro aparece en la secuencia de polling, seleccione In Poll Sequence Con este mtodo, el envo de mensajes iniciados por la estacin maestra depende de dnde y con qu frecuencia la estacin maestra aparece en la lista de poll. Para obtener el mismo objetivo que el mtodo Between Station Polls, la direccin de la estacin maestra tendra que aparecer despus de cada direccin de estacin remota. El procesador establece un fallo menor si usted est usando IN POLL SEQUENCE y la estacin del maestro no est en la lista de poll normal ni en la lista de poll prioritaria.
Normal poll node file
El archivo de enteros que contiene las direcciones de las estaciones remotas que usted desea en la lista de poll normal
Lleve el cursor al campo, escriba un valor y presione [Enter]. Los valores vlidos son: 10-999
Normal poll group size
La cantidad de estaciones activas Lleve el cursor al campo, escriba un valor y presione [Enter]. ubicadas en la lista de poll Los valores vlidos son: 10-999 normal que usted desea llamar durante un escn a travs de la lista de poll normal antes de regresar a la lista de poll prioritaria El archivo de enteros que contiene las direcciones de las estaciones remotas que usted desea en la lista de poll prioritaria Lleve el cursor al campo, escriba un nmero de arhcivo de enteros y presione [Enter]. Los valores vlidos son: 10-999
Priority poll node file
Octubre 1995
1114
Para definir un esquema de polling usando el modo estndar, usted debe especificar lo siguiente en la pantalla de configuracin maestra DF1:
Parmetro de configuracin Polling mode Master message transmit Normal poll file Definicin Cmo desea usted que el maestro llame las listas de estaciones Cundo desea usted que el maestro enve mensajes Un archivo de enteros en el cual usted coloca las direcciones de estacin de las estaciones remotas El tamao predeterminado es 64 palabras Priority poll file Un archivo de enteros en el cual usted coloca las direcciones de estaciones de donde necesita recolectar datos con ms frecuencia El tamao predeterminado es 64 palabras Normal poll group size Active station file El nmero de estaciones que el maestro llama antes de llamar a una estacin en la lista de poll prioritaria. Un archivo binario que almacena las direcciones de estacin de todas las estaciones activas en el enlace El tamao predeterminado es 18 palabras Tanto la lista de poll normal como la lista de poll prioritaria pueden tener estaciones activas e inactivas. Una estacin se hace inactiva cuando no responde a una peticin de datos del maestro.
La estacin maestra llama a la estacin esclava siguiendo una secuencia definitiva: 1. Todas las estaciones en el archivo de poll prioritaria activo. 2. Estaciones especificadas en el archivo de poll normal activo. El nmero de estaciones llamadas en este archivo es determinado por el tamao del grupo de poll normal en la pantalla de configuracin. Si el tamao del grupo fuera 3 por ejemplo, entonces tres estaciones seran llamadas en el archivo normal antes que el maestro contine al siguiente paso en la secuencia. 3. Una estacin en el archivo de poll inactivo despus que todas las estaciones activas en el archvo de poll normal hayan sido llamadas. Para crear listas de estaciones, coloque la direccin de cada estacin en una palabra individual en un archivo de poll (normal y/o prioritario) empezando en la palabra 2. El esquema del archivo de poll es como sigue:
Esta palabra en un archivo de poll: Palabra 0 Palabra 1 Contiene esta informacin: nmero total de estaciones en la lista ubicacin de direccin (offset de poll) de la estacin que actualmente se est llamando Por ejemplo: un valor de 1 significa que la direccin de estacin almacenada en la palabra 2 est siendo llamada, 2 significa que la direccin en la palabra 3 est siendo llamada, etc. Esta palabra es actualizada automticamente por la estacin maestra a medida que una nueva estacin remota es llamada. Palabra 2 a palabra xx direccin de estacin remota en el orden que la estacin debe ser llamada
Octubre 1995
1115
Para ir al monitor de datos:

Men principal 6200
Para colocar una direccin de estacin en un archivo de poll, haga lo siguiente: 1. Obtenga acceso al monitor de datos; siga los pasos indicados a la izquierda. 2. Especifique la direccin del archivo de enteros que es el archivo de poll normal o el archivo de poll prioritario (por ej. si el archivo de poll normal es N11, entonces usted especificar N11:0). 3. Introduzca las direccones de estacin de las estaciones remotas que desea en la lista de poll empezando en la palabra 2. Colquelas en el orden en que desea sean llamadas. Importante: Las direcciones de estacin son direcciones octales. Los archivos de poll son archivos enteros. Para introducir correctamente direcciones de estacin en un archivo de file, usted debe:
Online Prog
F1
Mueva el cursor a cual quier archivo del programa

Monitor File
F8
Data Monitor
F8
cambiar la base del archivo a octal, o convertir las direcciones de estacin octal a
decimal A continuacin proporcionamos un ejemplo de una lista de estaciones que contiene tres estaciones: direcciones octales 10, 11 y 12. La estacin 12 (10 decimal) est siendo llamada.
Archivo de poll
N:11
Palabra 0
3
Palabra 1
3
Palabra 2
08
Palabra 3
09
Palabra 4
10
N:xx
nmero total de estaciones
puntero mostrando la direccin de estacin que est siendo llamada (La estacin 10 en la palabra 4 est siendo llamada)
direccin de primera estacin en la lista
direccin de segunda estacin en la lista
direccin de tercera estacin en la lista
Octubre 1995
1116
Configuracin del canal 0 para modo de usuario (protocolo ASCII)

Para configurar el canal 0 para el modo de usuario, siga los pasos que se indican a la izquierda:
User Mode Channel 0 Configuration
General Utility
F7
Channel Overview
F4
Diag. file: 20 Remote mode change: DISABLED Mode attention char.: \0x1b Baud rate: 9600 Stop bits: 1 Control line: NO HANDSHAKING Echo/delete mode: CRT
XON/XOFF System mode char.: User mode char.: Parity: Bits per character:
DISABLED S U NONE 8
RTS send delay (20 ms): RTS off delay (20 ms):
0 0
Select Option
F10
(hasta que aparezca User Mode )
Termination 1: Termination 2:
\0xd \0xff
Append 1: Append 2:
\0xd \0xa
Channel Config
F5
Este campo:
Diag. file
Configrelo haciendo lo siguiente: Lleve el cursor al campo, escriba un nmero de archivo de enteros (10-999), y presione [Enter]. ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que sea el archivo de estado de E/S que usted asign ni cualquier otro archivo de enteros utilizado. Esto podra resultar en una operacin impredecible de la mquina. Importante: Tiene que definir un archivo de diagnsticos para un canal configurado para cualquier cosa pero no utilizado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal. A medida que el procesador recibe caracteres, constantemente determina cuntos ms puede recibir sin perder ninguno. Cuando XON/XOFF est habilitado, el procesador enva un detener envo de caracteres, XOFF. Si el dispositivo enviador tiene la funcin XON/XOFF, ste detiene el envo de caracteres. Cuando el procesador tiene ms espacio, enviar un carcter empezar a enviar (XON). Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: ENABLE o DISABLE Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: ENABLED o DISABLED.
XON/XOFF
Si desea o no XON/XOFF habilitado
Remote mode change Mode attention char. System mode char.
Si la opcin de cambio de modo remoto est habilitada
El carcter de atencin a ser Lleve el cursor al campo, escriba un carcter y presione [Enter]. usado con el carcter de Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente modo de sistema o de usuario ASCII. El carcter a ser usado con el carcter de atencin de modo (anterior) Lleve el cursor al campo, escriba un carcter y presione [Enter]. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de sistema, el procesador establece la comunicacin del canal 0 en el modo de sistema. La opcin de cambio de modo remoto debe estar HABILITADA.
Octubre 1995
1117
Este campo:
User mode char.
Especifica: El carcter a ser usado con el carcter de atencin de modo (anterior)
Configrelo haciendo lo siguiente: Lleve el cursor al campo, escriba un carcter y presione [Enter]. Si el carcter de atencin que desea usar es un carcter de control, especifique el equivalente ASCII. Cuando el procesador encuentra el carcter de atencin y el carcter de modo de usuario, el procesador establece la comunicacin del canal 0 en el modo de usuario. La opcin de cambio de modo remoto debe estar HABILITADA.
Baud rate Stop bits
La velocidad de comunicacin Lleve el cursor al campo y presione [F10] - Select Option hasta que vea la velocidad para el canal 0 deseada. Las velocidades disponibles son: 110, 300, 600, 1200, 2400, 4800, 9600 y 19.2k bps. Iguala el nmero de bits de parada al dispositivo con el cual usted se est comunicando Parmetro de paridad para el canal 0 El nmero de bits en un carcter de transmisin La lnea de control Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el nmero deseado. Los nmeros de bit de parada disponibles son: 1, 1.5, 2 Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Los parmetros disponibles son: NONE, EVEN, ODD Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Los parmetros disponibles son: 7 u 8. Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Las opciones disponibles son: HALF DUPLEX MODEM WITHOUT CONTINUOUS CARRIERsi el dispositivo enviador y el procesador tienen un modem half-duplex HALF DUPLEX MODEM WITH CONTINUOUS CARRIERsi el dispositivo enviador tiene un modem full-duplex y el procesador tiene un modem half-duplex NO HANDSHAKINGsi no est usando un modem Lleve el cursor al campo y presione [F10] - Select Option hasta que vea el parmetro deseado. Los parmetros disponibles son: DISABLElos caracteres recibidos por el procesador son enviados slo al contador de eco y no a un dispositivo de salida CRTel procesador ignora el carcter inmediatamente adelante del carcter de borrar y enva una seal a CRT para borrar el carcter PRINTERel procesador ignora el carcter inmediatamente adelante del carcter de borrar y enva una seal a la impresora para borrar el carcter Lleve el cursor al campo, escriba un valor 0-255, y presione [Enter]. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un modem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el modem puede transmitir antes de tratar de enviar el mensaje. Lleve el cursor al campo, escriba un valor 0-255, y presione [Enter]. Los lmites estn definidos en intervalos de 20 ms. Por ejemplo, para esperar 40 ms, escriba 2. El tiempo recomendado es 0, a menos que est usando un modem que devuelve automticamente CTS tan pronto como recibe RTS. Si es as, introduzca un tiempo de retardo para asegurarse de que el modem puede transmitir antes de tratar de enviar el mensaje.
Parity
Bits per character
Control line
Echo/delete mode
Lo que debe hacer el procesador cuando recibe un carcter de borrar ASCII
RTS send delay
El retardo de tiempo entre el momento que la RTS se activa y el comienzo de la transmisin del mensaje El tiempo que transcurre entre el final de la transmisin del mensaje y la reactivacin de la seal RTS
RTS off delay
Termination 1 Termination 2
Los caracteres de terminacin Lleve el cursor al campo, escriba un mximo de dos caracteres (hexadecimales), y presione [Enter]. que usted ha definido Use caracteres de terminacin con la instruccin ASCII Read Line o con Test Buffer for Line (ABL) para indicar que se ha introducido una lnea. El carcter predeterminado es el equivalente ASCII para [RETURN], 0x0D. Tambin puede usar el equivalente ASCII para LINE FEED (0x0A). Para especificar ningn carcter, introduzca \FF. Vea de pgina posterior del manual de documentacin del software de programacin PLC-5 para obtener una tabla de cdigos de caracteres ASCII.
Octubre 1995
1118
Este campo:
Append 1 Append 2
Especifica: Los caracteres de anexo que usted ha definido
Configrelo haciendo lo siguiente: Lleve el cursor al campo, escriba un mximo de dos caracteres (hexadecimales), y presione [Enter]. Use caracteres de anexo con la instruccin ASCII Write with Append (AWA) para indicar el fin de una lnea. Los caracteres de anexo son los ltimos caracteres enviados despus de una lnea de informacin. Los caracteres predeterminados son el equivalente ASCII para [RETURN] (/0D) y LINE FEED (/0A). Para especificar ningn carcter, introduzca \FF. Vea la pgina posterior del manual de documentacin del software de programacin PLC-5 para obtener una tabla de cdigos de caracteres ASCII.
Octubre 1995
1119
Men prrincipal de editor de escalera
Configuracin del canal 0 para un cambio del modo de comunicacin

Usted puede configurar el canal 0 para que cambie de un modo de comunicacin a otro al recibir un comando de control. Usted define un carcter de atencin de modo y un carcter de modo de sistema o de usuario.
Carcter Carcter de atencin de modo Le indica al procesador que: espere un comando de cambio de modo de comunicacin cambie el modo de comunicacin al modo de sistema cambie el modo de comunicacin al modo de usuario Carcter predeterminado
[Esc]
General Utility
F7
Channel Overview
F4
Carcter de modo de sistema Carcter de modo de usuario
Select Option (hasta que aparezca User F10 Mode Channel Config
Cada vez que el procesador recibe el carcter de atencin de modo y un carcter de modo de sistema o modo de usuario, el modo de comunicacin del canal 0 cambiar al nuevo modo. Para configurar el canal 0 para un cambio de modo de comunicacin remoto, siga los pasos que se indican a la izquierda:
Si desea: Cambiar el modo de comunicacin del canal 0 de manera remota No cambiar el modo de comunicacin del canal 0 de manera remota Seleccione: ENABLE DISABLE
F5
Mueva el cursor a Remote Mode Change
Select Option
F10
Lleve el cursor al carcter de atencin de modo Select Option

F10
Importante: Asegrese que la opcin de cambio de modo de manera remota est inhabilitada si no desea cambiar el modo de comunicacin del canal 0 por un enlace remoto. El tener el modo inhabilitado evita un cambio inesperado en el modo de comunicacin. El carcter de atencin de modo le indica al procesador que espere un cambio en el modo de comunicacin. Si est usando un carcter de control, introduzca el equivalente ASCII en hexadecimal. Con otros caracteres, simplemente introduzca el carcter. Efecte uno de los pasos siguientes:
Si desea cambiar el modo a: Modo de sistema Modo de usuario Lleve el cursor a este campo: System mode character User mode character
Introduzca el carcter que desea usar para indicar al procesador que cambie de modo de comunicacin para el canal 0. Si est usando un carcter de control, use el equivalente ASCII en hexadecimal. Con otros caracteres, simplemente introduzca el carcter.
Octubre 1995
1120
Monitorizacin del estado del canal 0
Las pantallas de estado del canal 0 muestran la informacin almacenada en el archivo de diagnsticos que usted especific cuando configur el canal 0.
El sistema muestra: La pantalla de configuracin del modo de sistema (DF1 punto a punto) La pantalla de configuracin del modo de sistema (DF1 esclavo) La pantalla de configuracin del modo de sistema (DF1 maestro) Modo de usuario (ASCII) Vea: Figura 11.1 Figura 11.2 Figura 11.3 Figura 11.4
Si el canal 0 est en este modo: Modo de sistema (DF1 punto a punto) Modo de sistema (DF1 esclavo) Modo de sistema (DF1 maestro) Modo de usuario (ASCII)
Uso de la pantalla de estado de modo del sistema

General Utility
F7
Esta seccin explica los datos de estado mostrados en las pantallas del modo de sistema: DF1 punto a punto DF1 esclavo DF1 maestro
Figura 11.1 Pantalla de estado del modo de sistema (DF1 punto a punto)
Channel Overview
F4 DCD recover: Messages sent: Messages received: Inquiry received:
System Mode (DF1 Point-to-Point) Channel 0 Status 0 0 0 0 0 0 Lost modem: COUNTERS LOCKED 0 0
Undelivered messages:
Inquiry sent: Bad packet/no ACK: Duplicate messages received:
0 0 0
Received NAK: Lack of memory/sent NAK:
Channel Status o bien

F7
Channel Config
F5
Modem lines DTR DCD OFF OFF
DSR OFF
RTS OFF
CTS OFF
Channel 0 Status
F9
Press a function key. > Rem Prog Forces: NONE Clear Unlock Counter Counter F1 F2
5/40E File CHANNEL Chan 0 Config F9
Octubre 1995
1121
Figura 11.2 Pantalla de estado del modo de sistema (DF1 esclavo)

System Mode (DF1 Slave) Channel 0 Status DCD recover: Messages sent: Messages received: Polling received: Received NAK: Lack of memory/no ACK sent: Modem lines DTR DCD OFF OFF 0 0 0 0 0 0 Bad packet/no ACK: Duplicate messages received: 0 0 Lost modem: COUNTERS LOCKED 0 0 0
Undelivered messages: Messages retry:
DSR OFF
RTS OFF
CTS OFF
Figura 11.3 Pantalla de estado del modo de sistema (DF1 maestro)

System Mode (DF1 Master) Channel 0 Status DCD recover: Messages sent: Messages received: EOT received on first poll: 0 0 0 0 Lost modem: Undelivered messages: Messages retry: Bad packet/no ACK: Duplicate messages received: last: last: 0 0 max: max: 0 0 0 0 0 0 0
Normal poll list scan [100 ms] Priority poll list scan [100 ms] Modem lines DTR DCD OFF OFF
DSR OFF
RTS OFF
CTS OFF
Press a function key. > Rem Prog Forces:None Clear Lock Counter Counter F1 F2
5/30 File BATCH30 Chan 0 Config F9
Octubre 1995
1122
Tabla 11.B Descripciones de los campos de la pantalla de estado del modo de sistema Campo de estado Bit de pala bra: Descripcin
Counters Locked
Este campo se muestra en video inverso si los contadores estn bloqueados. El presionar [F2] Lock (Unlock) Counter bloquea o desbloquea la pantalla del contador.
Contadores bloqueados: la pantalla de contadores para de cambiar, pero los contadores continan funcionando en el fondo. Contadores desbloqueados: el sistema muestra el valor actual. Restablezca los contadores para todos los canales presionando [F1] - Clear Counter.
DCD recover
11 12 1 2 3 4 6 4 6 9 5 8 7 8 5 6 10 13 0: 4 0: 3 0: 2 0: 1 0: 0
Muestra el nmero de veces que el procesador detecta que la lnea DCD-handshaking fue de bajo a alto Muestra el nmero de veces que el modem fue desconectado. Muestra el nmero total de mensajes DF1 enviados por el procesador (incluye repeticiones de mensaje). Muestra el nmero de mensajes que el procesador recibi sin errores. Muestra el nmero de mensajes que fueron enviados por el procesador pero no recibidos por el dispositivo de destino. En el caso de modos esclavo y maestro, muestra el nmero de mensajes vueltos a enviar. En el caso del modo punto a punto, muestra el nmero de consultas hechas por el dispositivo de destino. En el caso del modo punto a punto, muestra el nmero de consultas hechas por el procesador. En el caso del modo esclavo, muestra el nmero de veces que un dispositivo maestro DF1 ha llamado al procesador por un mensaje. Muestra el nmero de veces que el procesador recibi un paquete de mensajes idntico al paquete de mensajes previo. En el caso del modo punto a punto y esclavo, muestra el nmero de mensajes NAK recibidos por el procesador. Muestra el nmero de veces que el maestro recibi un EOT en respuesta al primer poll de una estacin. Muestra el nmero de paquetes de datos incorrectos que el procesador ha recibido. En el caso del modo punto a punto y esclavo, muestra el nmero de veces que el procesador no pudo recibir un mensaje porque no tena suficiente memoria. El tiempo que tom completar el escn previo de la lista normal de poll de estaciones. El tiempo mximo tomado para completar un escn de la lista normal de poll de estaciones. El tiempo que tom completar el escn previo de la lista prioritaria de poll de estaciones. El tiempo mximo tomado para completar un escn de la lista prioritaria de poll de estaciones. Muestra el estado de la lnea de handshaking DTR (activada por el procesador) Muestra el estado de la lnea de handshaking DCD (recibida por el procesador) Muestra el estado de la lnea de handshaking DSR (recibida por el procesador) Muestra el estado de la lnea de handshaking RTS (activada por el procesador) Muestra el estado de la lnea de handshaking CTS (recibida por el procesador)
Lost modem Messages sent
Messages received Undelivered messages
Messages retry Inquiry received
Inquiry sent Polling received
Duplicate messages received Received NAK
EOT End of Transmission
Bad packet/no ACK Lack of memory/sent NAK Lack of memory/no ACK sent Normal Poll List scan last (100 ms) Normal Poll List scan maximum (100 ms) Priority Poll List scan last (100 ms) Priority Poll List scan maximum (100 ms) DTR Data Terminal Read DCD Carrier Detect DSR Data Set Ready RTS Request to Send CTS Clear to Send
Octubre 1995
1123
Uso de la pantalla de estado del modo de usuario (ASCII)

Esta seccin describe los datos de estado del modo de usuario mostrados en la pantalla de estado del modo de usuario (ASCII).
Figura 11.4 Pantalla de estado del modo de usuario
User Mode Channel 0 Status DCD recover: Chars. received with error: Modem lines DTR DCD OFF OFF 0 0 Lost modem: COUNTERS LOCKED 0
DSR OFF
RTS OFF
CTS OFF
Table 11.C Descripciones de los campos de la pantalla de estado del modo de usuario Campo de estado Bit de pala bra Descripcin
Counters Locked
Este campo se muestra en video inverso si los contadores estn bloqueados. El presionar [F2] Lock (Unlock) Counter bloquea o desbloquea la pantalla del contador. Contadores bloqueados: la pantalla de contadores para de cambiar, pero los contadores continan funcionando en el fondo. Contadores desbloqueados: el sistema muestra el valor actual. Restablezca los contadores para todos los canales presionando [F1] - Clear Counter. Muestra el nmero de veces que el procesador detecta que la lnea DCD-handshaking fue de bajo a alto Muestra el nmero de veces que el modem fue desconectado. Muestra el estado de la lnea de handshaking DTR (activada por el procesador) Muestra el estado de la lnea de handshaking DCD (recibida por el procesador) Muestra el estado de la lnea de handshaking DSR (recibida por el procesador) Muestra el estado de la lnea de handshaking RTS (activada por el procesador) Muestra el estado de la lnea de handshaking CTS (recibida por el procesador) Muestra el nmero de caracteres que el procesador recibi con paridad o con errores y descart.
DCD recover
11 12 0: 4 0: 3 0: 2 0: 1 0: 0 10
Lost modem DTR Data Terminal Read DCD Carrier Detect DSR Data Set Ready RTS Request to Send CTS Clear to Send Character received with error
Octubre 1995
Captulo 12
Uso de este captulo

Si desea leer acerca de: Medios y cableado Asignacin de su direccin IP Direccionamiento de red Configuracin del canal 2 para comunicacin Ethernet Configuracin manual del canal 2 Configuracin dinmica del canal 2 usando BOOTP Uso de BOOTP DOS/Windows Uso de funciones Ethernet avanzadas Uso de direccionamiento Broadcast Uso de mscaras y gateways de subred Interpretacin de datos de estado Ethernet Rendimiento Ethernet Vaya a la pgina: 121 122 122 123 123 125 127 1212 1212 1213 1218 1220
Medios y cableado
Ethernet es una red de rea local que proporciona comunicacin entre varios dispositivos a 10 Mbps. El medio fsico de comunicacin que usted usa puede ser cualquier medio 802.3 estndar, incluyendo: cable coaxial grueso (10Base5) cable coaxial delgado (10Base2) par trenzado (10Base-T) fibraptico banda ancha El puerto Ethernet (canal 2) se conecta a una red de cable delgado, cable grueso o par trenzado a travs de un transceiver de 15 pins o conexin de unidad de acceso medio (MAU). Vea el captulo 25, Referencia de cables para obtener informacin detallada sobre las conexiones del cable Ethernet.
Octubre 1995
122
Asignacin de su direccin IP
La manera en que usted asigna su direccin IP depende de lo familiarizado que est con el direccionamiento Internet. Si no est familiarizado con el direccionamiento Internet, vea la publicacin Comer, Douglas E; Internetworking with TCP-IP, Volumen 1: Protocols and Architecture; Englewood Cliffs, N.J.: Prentice-Hall, 1990. Use direcciones nicas que siguen las pautas bsicas TCP/IP. Si est familiarizado con el direccionamiento Internet, comunquese con su administrador de redes o con el Centro de Informacin de redes para obtener una direccin IP nica para asignar a su procesador PLC-5/20E, -5/40E 5/80E.
Direccionamiento de red
Debido a que el procesador Ethernet PLC-5 usa el protocolo TCP/IP, cada procesador en la red requiere una direccin IP nica. La direccin IP es configurable por el software usando el protocolo BOOTP (vea la pgina 125) o el software de programacin serie 6200 (vea la pgina 123). Si est usando el protocolo BOOTP, tambin debe obtener la direccin Ethernet de hardware. Allen-Bradley asigna a cada procesador Ethernet PLC-5 una direccin Ethernet de hardware en la fbrica. Busque la direccin ya sea: En la parte posterior, esquina superior de su mdulo; o en la pantalla de configuracin del canal 2 del software de programacin PLC-5
Octubre 1995
123
Configuracin del canal 2 para comunicacin Ethernet
Despus de asignar una direccin IP nica a su procesador PLC-5E, usted debe configurar el canal 2 para que su red reconozca el procesador. Configure este canal usando uno de dos mtodos: configuracin manual, usando el software de programacin PLC-5 por la red DH+ o enlace en serie; o configuracin dinmica usando una utilidad BOOTP
Si usted tiene un servidor BOOTP en su red Entonces use ese servidor, o use la configuracin manual con el software de la serie 6200 configure dinmicamente con el disco de utilidad BOOTP que vino con su procesador, o use la configuracin manual con el software de programacin PLC-5
no tiene un servidor BOOTP en su red
Configuracin manual del canal 2

Para configurar manualmente el canal 2 para comunicacin Ethernet usando el software de la serie 6200 por la red DH+ o enlace en serie, siga los pasos que se indican a la izquierda:
Ethernet Channel 2 Configuration
Men principal de editor de escalera General Utility

F7
Campo BOOTP enable
Diagnostics file: N10 Ethernet address: 00:00:BC:1C:00:00 IP address: 130.151.133.222 BOOTP enable: NO Message connect timeout (msec): 15000 Message reply timeout (msec): 3000 Inactivity timeout (minutes): Advanced Functions Broadcast address: Subnet mask: Gateway address:
Channel Overview Vea la pgina

F4
255.255.255.255 Default 130.151.133.1
1213 si est usando subredes y gateways
5/40E File 4 Chan 2 Status F9
Select Option F10
Channel Configuration
F5
Introduzca la direccin IP y conmute el campo de habilitacin de BOOTP a No. Introduzca ms informacin de configuracin en los campos apropiados. Vea la Tabla 12.A en la siguiente pgina. Importante: BOOTP habilitado es el valor predeterminado. No se puede cambiar manualmente la direccin IP con el software 6200 si BOOTP est habilitado.
Usted no puede cambiar la configuracin Ethernet mientras que se est comunicando por Ethernet.
Octubre 1995
124
Tabla 12.A Campos de configuracin del canal 2 Ethernet Este campo:

Diag. file
Configrelo haciendo lo siguiente: Lleve el cursor al campo, escriba un nmero de archivo de enteros (10-999), y presione [Enter]. El sistema crea un archivo de enteros de 44 palabras de largo. ATENCION: Asigne un archivo de diagnsticos nico a cada canal. No asigne un archivo de diagnsticos que sea el archivo de estado de E/S que usted asign ni cualquier otro archivo de enteros utilizado. Esto podra resultar en una operacin impredecible de la mquina. Importante: Tiene que definir un archivo de diagnsticos para un canal configurado para cualquier cosa pero no utilizado (aunque no est usando el canal) si desea obtener informacin de estado para ese canal. Asignado por Allen-Bradley y no puede cambiarse. Se muestra como un conjunto de 6 bytes (en hexadecimal), separado por signos de dos puntos. Primero inhabilite BOOT. No se puede cambiar manualmente la direccin IP con el software 6200 si BOOTP est habilitado. Lleve el cursor al campo e introduzca una direccin en esta forma: a.b.c.d Donde: a, b, c, d estn entre 1-254 (decimal) Usted debe especificar la direccin IP para que el procesador se conecte a la red TCP/IP. No use 0 255 como a, b, c d en la direccin IP.
Ethernet Address
La direccin de hardware Ethernet del procesador Visualizacin solamente.
IP Address
La direccin Internet del procesador
BOOTP Enable
Si BOOTP est habilitado
Lleve el cursor al campo No conmutando la tecla [F10] - Select Option. Antes de especificar No, asegrese de tener una direccin IP especificada. Con BOOTP establecido en No, el procesador usa los parmetros que usted especifica localmente. Para habilitar BOOTP, vea la seccin Configuracin dinmica del canal 2 usando BOOTP en la pgina 125.
MSG Conn Timeout
El nmero de milisegundos permitidos para que una instruccin MSG establezca una conexin con el nodo de destino El nmero de milisegundos que el interface Ethernet espera una respuesta a un comando que ste inici (a atravs de una instruccin MSG) El nmero de minutos de inactividad antes que se cierre la conexin
Lleve el cursor al campo e introduzca un perodo de tiempo lmite en milisegundos. (El procesador lo redondea a los 250 ms ms cercanos). El rango vlido para un perodo de tiempo lmite es 0-65,535 ms. El valor predeterminado es 15,000 ms. Lleve el cursor al campo e introduzca un perodo de tiempo lmite en milisegundos. (El procesador lo redondea a los 250 ms ms cercanos). El rango vlido para un perodo de tiempo lmite es 0-65,535 ms. El valor predeterminado es 3,000 ms. Lleve el cursor al campo e introduzca un perodo de tiempo lmite en minutos. El rango vlido para un perodo de tiempo lmite es 0-65,535 minutos. El valor predeterminado es 30 minutos.
MSG Reply Timeout
Inactivity Timeout
Funciones avanzadas
Broadcast Address
La direccin de broadcast a donde debe responder el procesador
Vea la pgina 1212 para obtener informacin sobre las funciones de red avanzadas, incluyendo el uso de direccionamiento de broadcast. Esta funcin no permite enviar un mensaje simultneamente a mltiples procesadores PLC-5E. Vea la pgina 1213 para obtener informacin sobre el uso de subredes y gateways.
Subnet Mask
La mscara de subred del procesador La mscara de subred se usa para interpretar direcciones IP cuando la red est dividida en subredes.
Gateway Address
La direccin IP del gateway que proporciona una conexin a otra red IP Se requiere este campo cuando usted se comunica con otros dispositivos no en una subred local
Vea la pgina 1213 para obtener informacin sobre el uso de subredes y gateways.
Octubre 1995
125
Despus de introducir la informacin de configuracin del canal 2, acepte las ediciones u obtenga acceso a la informacin de estado sobre el canal 2.
Para: Aceptar las ediciones hechas a la configuracin del canal Obtener acceso a la informacin de estado sobre el canal 2 Presione esta tecla:
[F1] Accept Edits
[F9] Channel 2 Status
Configuracin dinmica del canal 2 usando BOOTP

Tambin puede usar BOOTP para obtener direcciones de gateway y mscaras de subnet. Vea la pgina 1213.
BOOTP es un protocolo que proporcionar al procesador informacin de configuracin al momento de la puesta en marcha. BOOTP le permite asignar dinmicamente direcciones IP a procesadores en la red Ethernet. Para usar BOOTP, debe existir un servidor BOOTP en la subred Ethernet local. El servidor es una computadora (ya sea una computadora personal, sistema VAX o UNIX) que tiene el software de servidor BOOTP instalado y lee un archivo de texto que contiene informacin de red para los nodos individuales de la red. Si usted no tiene capacidades de servidor boot en su red, y desea configurar dinmicamente el canal 2, use la utilidad BOOTP que se encuentra en el disco suministrado con su procesador PLC-5E. Para habilitar BOOTP, siga los pasos que se indican a la izquierda para tener acceso a la pantalla de configuracin del canal 2 y luego:
1. Lleve el cursor hacia abajo hasta el campo BOOTP Enable 2. Especifique Yes conmutando la tecla [F10] - Select Option. Importante: Si cambia este campo de No a Yes, el cambio no se har efectivo hasta que usted desconecte y vuelva a conectar la alimentacin elctrica.
General Utility
F7
Channel Overview
F4
Habilitar campo BOOTP
Diagnostics file: N10 Ethernet address: 00:00:BC:1C:00:00 IP address: 130.151.133.222 BOOTP enable: YES Message connect timeout (msec): 15000 Message reply timeout (msec): 3000 Inactivity timeout (minutes): Advanced Functions Broadcast address: Subnet mask: Gateway address:
Channel Configuration
F5
Vea la pgina 1213 si est usando subredes y gateways
255.255.255.255 Default 130.151.133.1
Select Option F10
Octubre 1995
126
Especifique ms informacin de configuracin usando esta pantalla. Consulte la Tabla 12.A en la pgina 124 para obtener otras descripciones de campos.
Cuando BOOTP est habilitado, los siguientes eventos ocurren al momento de la puesta en marcha: El procesador transmite un mensaje de peticin de BOOTP que contiene su direccin de hardware por la subred o red local. El servidor BOOTP compara la direccin de hardware con las direcciones en su tabla de referencias en el archivo BOOTPTAB. El servidor BOOTP enva un mensaje al procesador con la direccin IP y otra informacin de red correspondiente a la direccin de hardware que recibi. Con todas las direcciones de IP y hardware en una ubicacin, usted puede cambiar fcilmente las direcciones IP en el archivo de configuracin BOOTP si su red necesita cambios.
Si tiene BOOTP habilitado y aparece el mensaje BOOTP response not received, revise las conexiones del cableado y el sistema del servidor BOOTP. Importante: Si BOOTP est inhabilitado, o no existe un servidor BOOTP en la red, usted debe usar el software de programacin PLC-5 para introducir/cambiar la direccin IP para cada procesador. Allen-Bradley acepta BOOTP en plataformas DOS y Windows. Se le envi una versin en disco de la utilidad BOOTP DOS/Windows con su procesador PLC-5E.
Octubre 1995
127
Uso de BOOTP DOS/Windows
El disco que usted recibi con su procesador contiene utilidades de servidor BOOTP basados en DOS y en Windows. Ambas proporcionan servicios BOOTP para procesadores Ethernet PLC-5. Independientemente de la plataforma que est usando, usted debe: instalar la utilidad de servidor-boot editar el archivo de configuracin del servidor-boot ejecutar la utilidad del servidor-boot Importante: No use el disco de la utilidad BOOTP si ya tiene el software INTERCHANGE instalado. En lugar del mismo, use las capacidades de servidor-boot que vienen con su software INTERCHANGE.
Instalacin del servidor BOOTP DOS/Windows

Para instalar el servidor BOOTP DOS: 1. Coloque el disco de utilidad que vino con su procesador en su unidad de disco. 2. Haga que la unidad de disco flexible sea la unidad predeterminada escribiendo a:, donde a es la letra de la unidad. 3. Escriba install, y presione [Enter]. 4. El software est instalado en C:\ABIC\BIN. Coloque este directorio en la instruccin de ruta de acceso de su archivo AUTOEXEC.BAT.
Octubre 1995
128
Edite el archvo de configuracin BOOTP DOS/Windows

El archivo de configuracin de servidor boot, BOOTPTAB, est ubicado en el directorio C:\ABIC\BIN. Este archivo contiene la informacin necesaria para inicializar los procesadores Ethernet PLC-5. Usted debe editar el archivo BOOTPTAB, el cual es un archivo de texto ASCII, para incluir el nombre, direccin IP (protocolo Internet) y direccin de hardware para cada procesador Ethernet PLC-5 que usted desea que el servidor inicialice. Para editar este archivo: 1. Abra el archvo BOOTPTAB usando un editor de texto.
El archivo contiene lneas como esta:

#Default string for each type of Ethernet client defaults5E: ht=1:vm=rfc1048
Estos son los parmetros predeterminados para los

procesadores Ethernet PLC-5 y siempre deben estar adelante de las lneas del cliente en el archivo BOOTPTAB. El archivo tambin contiene una lnea como esta:
plc5name: tc=defaults5E:ip=aa.bb.cc.dd:ha=0000BC1Cxxyy
Importante: Use esta lnea como plantilla de configuracin para los procesadores Ethernet PLC-5 2. Haga una copia de la plantilla del procesador Ethernet PLC-5 para cada procesador Ethernet PLC-5 en su sistema. 3. Edite cada copia de la plantilla como sigue: A. Reemplace plc5name con el nombre del procesador Ethernet PLC-5. Use slo letras y nmeros; no use subrayado. B. Reemplace aa.bb.cc.dd con la direccin IP a ser asignada al procesador. C. Reemplace xxyy con los ltimos cuatro dgitos de la direccin de hardware. Use slo dgitos hexadecimales vlidos (0-9, A-F); no use los guiones que separan los nmeros. (Usted encontrar la direccin de hardware en una etiqueta adherida a la tarjeta de circuito impreso del procesador Ethernet PLC-5). 4. Guarde, cierre y haga una copia de seguridad (backup) de este archivo.
Octubre 1995
129
Ejemplo En este ejemplo hay tres procesadores Ethernet PLC-5 y un terminal de programacin HP 9000. Los nombres y direcciones de hardware son especficos para el dispositivo:
Dispositivo Ethernet PLC-5 Ethernet PLC-5 Ethernet PLC-5 Nombre sigma1 sigma2 sigma3 Direccin IP 12.34.56.1 12.34.56.2 12.34.56.3
Direcc. de hardware 0000BC1C1234 0000BC1C5678 0000BC1C9012
802.3/Ethernet (TCP/IP) Servidor BOOTP
HP 9000 (computadora HP-UNIX)
sigma1
Procesador PLC-5/40E o -5/80E
sigma2
sigma3
En base a esta configuracin, el archivo BOOTPTAB se ver parecido al siguiente:
# # # # # # #
Legend:
gw gateways ha hardware address ht hardware type ip host IP address sm subnet mask vm BOOTP vendor extensions format tc template host
#Default string for each type of Ethernet client defaults5E: ht=1:vm=rfc1048 #Entries for Ethernet PLC-5 processors: sigma1: tc=defaults5E:ip=12.34.56.1:ha=0000BC1C1234 sigma2: tc=defaults5E:ip=12.34.56.2:ha=0000BC1C5678 sigma3: tc=defaults5E:ip=12.34.56.3:ha=0000BC1C9012
1 = 10MB Ethernet Use rfc1048
Octubre 1995
1210
Ejecute la utilidad del servidor Boot

Usted puede ejecutar la utilidad BOOTP basada en DOS o basada en Windows, pero no ambas.
Si est usando esta plataforma Basada en DOS Entonces invoque este ejecutable DTLBOOTD.EXE desde Vea la pgina
la lnea de comando DOS 1210 (especifique parmetros opcionales si fuera necesario) Administrador del programa Windows 1211
Windows
DTLBOOTW.EXE
Ambas utilidades estn ubicadas en el directorio C:\ABIC\BIN y usan la informacin contenida en el archivo BOOTPTAB.
Consejo de diseo
Asegrese de colocar el archivo BOOTPTAB en el directorio desde donde usted est ejecutando la utilidad BOOTP. Si este archivo no se encuentra en ese directorio, la utilidad tratar de encontrar el archivo en el directorio especificado por la variable de entorno ABIC_CONFIG.
Ejecucin de la utilidad basada en DOS Para ejecutar la utilidad de servidor boot basada en DOS, DTLBOOTD.EXE, siga estos pasos: 1. En la lnea de comando DOS, escriba:
DTLBOOTD [D] [T <timeout>] [B <numboots>] [F <numfiles>] [configfile] [logfile] Parmetro -D T <timeout> B <numboots> F <numfiles> configfile Descripcin proporciona informacin adicional para fines de depuracin. sale despus de<timeout> segundos de inactividad sale despus de responder <numboots> nmero de peticiones de inicializacin sale despus de responder <numfiles> nmero de peticiones de archivo. nombre del archivo de configuracin de servidor boot a usar. El archivo de configuracin predeterminado es
%ABIC_CONFIG%\BOOTPTAB.
logfile
nombre del archivo de registro a usar. El archivo de registro predeterminado es %ABIC_CONFIG%\DTLBOOTD.LOG .
Para salir, presione [Ctrl-C] o [Esc].
Una vez que usted invoca la utilidad, sta se ejecutar hasta que sea satisfecho el parmetro de salida especificado. Se puede salir en cualquier momento presionando [Esc].
Octubre 1995
1211
2. Aplique alimentacin elctrica a todos los chasis que contienen procesadores Ethernet PLC-5. Al momento de la puesta en marcha, cada procesador Ethernet PLC-5 transmite una peticin de BOOTP si BOOTP estaba habilitado en la pantalla de configuracin del canal 2. El servidor boot Ethernet compara la direccin de hardware con aquellas listadas en BOOTPTAB y responde enviando la direccin IP correspondiente y otros datos de configuracin al cliente a travs de una respuesta BOOTP. Ejecucin de la utilidad basada en Windows Para ejecutar la utilidad del servidor boot basado en Windows, DTLBOOTW.EXE, siga estos pasos: 1. Inicie Microsoft Windows 3.x, si es que no est funcionando ya. 2. Abra la ventana Program Manager (Administrador de programa), si es que no est abierta. 3. Seleccione File (Archivo) en la barra del men y seleccione Run (Ejecutar) del men. 4. En el cuadro de dilogo, escriba C:\ABIC\BIN\DTLBOOTW; luego seleccione OK o presione [Enter]. Una vez que usted invoca la utilidad, sta se ejecutar hasta que usted la termine cerrando la ventana DTLBOOTW.EXE y saliendo de MicroSoft Windows. 5. Conecte la alimentacin elctrica a todos los chasis que contienen procesadores Ethernet PLC-5. Al momento de la puesta en marcha, cada procesador Ethernet PLC-5 transmite una peticin de BOOTP. El servidor boot Ethernet compara la direccin de hardware con aquellas listadas en BOOTPTAB y responde enviando la direccin IP correspondiente y otros datos de configuracin al cliente a travs de una respuesta BOOTP.
Octubre 1995
1212
Uso de las funciones Ethernet avanzadas
Configure las sigiuentes caractersticas de comunicacin avanzadas usando la pantalla de configuracin del canal 2 Ethernet: direccin broadcast mscara de subred direccin de gateway
Si est usando Direccionamiento Broadcast Mscaras de subred y gateways Vea la pgina 1212 1213
Uso de direccionamiento broadcast

La direccin broadcast es la parte del protocolo IP usada por una computadora principal para enviar mensajes a cada direccin IP en la red. Este campo en la pantalla de configuracin del canal 2 identifica la direccin en la que el mdulo recibir mensajes broadcast enviados por una computadora principal. Importante: La direccin broadcast se usa slo para la recepcin de mensajes. Cuando se usa en el contexto de direccionamiento Ethernet, la funcin broadcast no se refiere a mensajes de lgica de escalera. Por lo tanto, esta funcin no permite enviar un mensaje a mltiples procesadores PLC-5E a la vez. En la mayora de casos, usted deja la direccin broadcast en el parmetro predeterminado.
Ethernet Channel 2 Configuration Diagnostics file: N10 Ethernet address: 00:00:BC:1C:00:00 IP address: 130.151.133.222 BOOTP enable: YES Message connect timeout (msec): 15000 Message reply timeout (msec): 3000 Inactivity timeout (minutes): Advanced Functions Broadcast address: Subnet mask: Gateway address:
DEFAULT DEFAULT. 130.151.133.1
Select Option F10
Octubre 1995
1213
Configure este campo:

Broadcast Address
Haciendo lo siguiente: Lleve el cursor al campo, e introduzca una direccin de la siguiente forma: a.b.c.d Donde: a, b, c, d estn entre 0-255 (decimal) Si cambia el valor predeterminado y necesita restablecerlo, escriba 0.0.0.0.
Uso de mscaras de subred y gateways

Si su red est dividida en subredes que usan gateways o routers, debe indicar la siguiente informacin cuando configure el canal 2: mscara de subred direccin de gateway Una mscara de subred es un filtro que un nodo aplica a direcciones IP para determinar si una direccin est en la subred local o en otra subred. Si una direccin est ubicada en otra subred, los mensajes son encaminados a travs de un gateway local para ser transferidos a la subred de destino. Para obtener ms informacin sobre el uso de mscaras de subred y gateways, vea la publicacin Comer, Douglas E; Internetworking with TCP-IP, Volumen 1: Protocols and Architecture; Englewood Cliffs, N.J.: Prentice-Hall, 1990. Si su red no est dividida en subredes, entonces deje el campo de mscara de subred en el valor predeterminado.
Si est configurando manualmente el canal 2 y tiene una red con subredes Entonces asegrese de que el campo habiiltar BOOTP est establecido en No use el software de la serie 6200 para introducir la mscara de subred y direccin de gateway; vea la Tabla 12.B. asegrese de que BOOTP est habilitado configure el archivo BOOTPTAB para incluir la(s) mscara(s) de subred y la(s) direccin(nes) de gateway Vea la pgina 1214
usando BOOTP para configurar el canal 2 y tiene una red con subredes
1215
Octubre 1995
1214
Configuracin manual del canal 2 para procesadores en subredes Si usted est configurando manualmente el canal 2 para un procesador ubicado en una subred, consulte la Tabla 12.B para configurar los campos de mscara de subred y direccin de gateway para cada procesador a travs del software de la serie 6200.
General Utility
F7
Channel Overview
F4
Habilitar campo BOOTP
Diagnostics file: N10 Ethernet address: 00:00:BC:1C:00:00 IP address: 130.151.194.19 BOOTP enable: NO Message connect timeout (msec): 15000 Message reply timeout (msec): 3000 Inactivity timeout (minutes): Advanced Functions Broadcast address: Subnet mask: Gateway address:
Lleve el cursor al canal 2 Channel Configuration

F5
255.255.255.255 255.255.255.0 130.151.194.1
Select Option F10
Tabla 12.B Funciones avanzadas de la pantalla de configuracin del canal 2 Ethernet Este campo:
Subnet Mask
Especifica: La mscara de subred del procesador La mscara de subred se usa para interpretar direcciones IP cuando la red est dividida en subredes.
Configrelo haciendo lo siguiente: Lleve el cursor al campo e introduzca una direccin de la siguiente forma: a.b.c.d Donde: a, b, c, d estn entre 0-255 (decimal) Si su red no est dividida en subredes, entonces deje el campo de mscara de subred en el valor predeterminado. Si cambia el valor predeterminado y necesita restablecerlo, escriba 0.0.0.0. Lleve el cursor al campo e introduzca una direccin de la siguiente forma: a.b.c.d Donde: a, b, c, d estn entre 0-255 (decimal) La direccin predeterminada es No Gateway.
Gateway Address
La direccin IP del gateway que proporciona una conexin a otra red IP Se requiere este campo cuando usted se comunica con otros dispositivos en una subred local
Octubre 1995
1215
Uso de BOOTP para configurar el canal 2 para procesadores en subredes Configure el archivo BOOTPTAB de acuerdo a la mscara de subred y direccin de gateway para cada procesador PLC-5E en el enlace. Consulte el siguiente ejemplo en el archivo BOOTPTAB correspondiente en la siguiente pgina. Importante: Debido a que las peticiones de BOOTP se ven slo en la subred local, cada subred necesita su propio servidor BOOTP y archivo BOOTPTAB.
computadora personal WINDOWS o computadora Procesador PLC-5/20E
HP 9000 o VAX
Servidor BOOTP
Subred A
130.151.194.xxx
Red Ethernet TCP/IP
130.151.194.1 Gateway Ethernet o router

Servidor BOOTP
Nombre de comp. principal: Iota1 Direccin IP: 130.151.194.19 Mscara de subred: 255.255.255.0 Direccin Gateway 130.151.194.1
130.151.132.1
130.151.138.1
Servidor BOOTP
130.151.132.xxx
130.151.138.xxx
Subred B
Procesador PLC-5/80E Procesador PLC-5/20E
Subred C
Nombre de comp. princ.: Direccin IP: Mscara de subred: Direccin Gateway:
Iota2 130.151.132.110 255.255.255.0 130.151.132.1
Nombre de comp. princ.: Direccin IP: Mscara de subred: Direccin Gateway:
Iota3 130.151.138.123 255.255.255.0 130.151.138.1
Octubre 1995
1216
Los archivos BOOTPTAB que corresponden a este ejemplo sern como estos:
# # # # # # #
Legend:
#Default string for each type of Ethernet client defaults5E: ht=1:vm=rfc1048:sm=255.255.255.0 #Entries for Ethernet PLC-5 processors: iota1:\ tc=defaults5E:\ gw=130.151.194.1:\ ha=0000BC1C1234:/ ip=130.151.194.19
# # # # # # #
Legend:
# # # # # # #
Legend:
Octubre 1995
1217
Interpretacin de cdigos de error
Cuando el procesador detecta un error durante la transferencia de datos del mensaje, el procesador establece el bit .ER e introduce un cdigo de error que usted puede monitorizar desde su software de programacin.
Descripcin (Se muestra en la pantalla del monitor de datos) Message timed out in local processor No IP address configured for the network Already at maximum number of connections Invalid internet address of host name No such host Cannot communicate with the name server Connection not completed before user-specified timeout Connection timed out by the network Connection refused by destination host Connection was broken Reply not received before user-specified timeout No network buffer space available Illegal command from local processor Communication module not working Processor is disconnected Processor connected but faulted (hardware) You used the wrong station number Requested function is not available Processor is in program mode Processors compatibility file does not exist Processors message buffer is full Processor is downloading so it is inaccessible No response (regardless of station type) You formatted de control block incorrectly Incorrect address for the local data table Processor incorrectly converted the address Incomplete address Incorrect address Addressed file does not exist in target processor Destination file is too small for number of words requested Target processor cannot put requested information in packets Privilege error, access denied Requested function is not available Request is redundant Data type requested does not match data available Incorrect command parameters
Cdigo (HexadecimalPalabra 1 del bloque de control)
0037 0010 0011 0012 0013 0014 0015 0016 0017 0018 0019 001A 1000 2000 0083 4000 5000 6000 7000 8000 0089 B000 0092 00D3 00D5 F001 F002 F003 F006 F007 F00A F00B F00C F00D F011 F012
Octubre 1995
1218
Interpretacin de datos de estado Ethernet
Monitorice el estado de los procesadores Ethernet PLC-5 obteniendo acceso a la pantalla de estado del canal 2 Ethernet. Para ver la pantalla de estado del canal 2 Ethernet, siga los pasos que se indican a la izquierda:
Ethernet Channel 2 Status Commands sent: Replies sent: sent with error: timed out: Ethernet In Octets: In Packets: alignment errors: carrier sense errors excessive deferrals MAC transmit errors multiple collisions late collisions Press a function key. > Rem Prog Forces: NONE Clear Unlock Counter Counter F1 F2 received: received received with error:
General Utility
F7
Channel Overview
F4
Out Octets: Out Packets: FCS errors: excessive collisions: MAC receive errors: single collisions deferred transmission:
Mueva el cursor al canal 2 Channel Status

F7
Los datos del contador de diagnsticos mostrados se almacenan en el archivo de diagnsticos definido en la pantalla de configuracin del canal 2 Ethernet.
Si desea: Restablecer los contadores de estado de diagnstico para todos los canales Bloquear o desbloquear los contadores de estado de diagnstico Ir a una pantalla de configuracin Ethernet Tener acceso a otras pginas de la pantalla Presione esta tecla
[F1] Clear Counter
[F2] Unlock/Lock Counter
[F9] Channel 2 Configuration [PageUp] [PageDown]
Campo de estado
Commands sent received Replies sent received sent with error received with error timed out
Bytes: 0-3 4-7 8-11 12-15 16-19 20-23 24-27
Muestra el nmero de: Comandos enviados por el canal Comandos recibidos por el canal Respuestas enviadas por el canal Respuestas recibidas por el canal Respuestas que contienen errores enviadas por el canal Respuestas que contienen errores recibidas por el canal Respuestas no recibidas dentro del tiempo lmite especificado
Octubre 1995
1219
Campo de estado:
Ethernet In Octets Out Octets In Packets Out Packets alignment errors
Bytes: 28-31 32-35 36-39 40-43 44-47 48-51 52-55 56-59 60-63 64-67 68-71 72-75 76-79 80-83 84-87
Muestra el nmero de: Octetos recibidos en el canal Octetos enviados en el canal Paquetes recibidos en el canal, incluyendo paquetes de broadcast Paquetes enviados en el canal, incluyendo paquetes de broadcast Estructuras recibidas en el canal que no son un nmero integral de octetos en longitud Estructuras recibidas en el canal que no pasan la verificacin FCS Veces que la portadora detecta que la condicin se perdi o nunca se activ mientras trata de transmitir una estructura Estructuras para las que falla una transmisin debido a excesivas colisiones Estructuras para las que la transmisin es postergada por un perodo excesivo de tiempo Estructuras para las que la recepcin en un interface falla debido a error de recepcin de subcapa MAC interna Estructuras para las que la recepcin en un interface falla debido a error de transmisin de subcapa MAC interna Estructuras transmitidas correctamente para las que la transmisin fue retardada debido a una colisin Estructuras transmitidas correctamente para las que la transmisin fue retardada ms de una vez debido a una colisin Estructuras para las que el primer intento de transmisin es postergado debido a que el medio est ocupado Veces que una colisin es detectada despus de 512 bit-veces en la transmisin de un paquete
FCS errors carrier sense errors
excessive collisions
excessive deferrals
MAC receive errors
MAC transmit errors
single collisions
multiple collisions
deferred transmission
late collisions
Octubre 1995
1220
Consideraciones respecto al rendimiento de Ethernet PLC-5
El rendimiento de un procesador Ethernet PLC-5 vara segn: el tamao de los mensajes Ethernet la frecuencia de los mensajes Ethernet carga de la red la implementacin y rendimiento del programa de aplicacin de su procesador
Tabla 12.C Rendimiento ptimo: Procesador Ethernet PLC-5 a Ethernet PLC-5 (red Ethernet de 2 nodos)
Operacin Una escritura
Palabras 1 20 100 1000
MSG por segundo 32 32 31 14
ms por MSG 31.3 31.7 32.7 73.4
Palabras por segundo 32 632 3,058 13,625
Octubre 1995
Captulo 13
Uso de este captulo

Si desea leer acerca de: Contraseas y privilegios Definicin de clases de privilegios Asignacin de una clase de privilegio a un archivo de canal o fuera de lnea Asignacin de una clase de privilegio a un nodo Asignacin de una clase de privilegio a un archivo de datos Asignacin de una clase de privilegio a un archivo de datos Uso de procesadores protegidos Vaya a la pgina: 131 133 134 134 134 134 135
Importante: Para usar estas opciones, seleccione la caracterstica de contraseas completas y privilegios cuando instale el software. Para obtener ms informacin acerca de la instalacin de privilegios de software y configuracin, consulte el manual de Configuracin y mantenimiento del software de programacin PLC-5, publicacin 6200-6.4.6ES. Si su aplicacin requiere privilegios que no son proporcionados por los procesadores PLC-5 con nuevas caractersticas o Ethernet, consulte el manual de Datos de productos para procesadores protegidos PLC-5 para los procesadores 1785-5/26, -5/46 y -5/86, publicacin 1785-2.28ES.
Acerca de contraseas y privilegios
La funcin de contraseas y privilegios aceptada por los procesadores PLC-5 con nuevas caractersticas y Ethernet le ayuda a proteger los programas restrigiendo el acceso a los archivos y funciones del procesador. Se puede asignar una clase de privilegio a un nodo, canal o archivo. La clase de privilegio define el nivel de acceso (lectura o escritura) o tipo de funcin (forzados de E/S, borrado de memoria) que el procesador PLC-5 permite.
Este privilegio: Nodo Canal Archivo Restringe acceso: desde un nodo particular al procesador. a un canal particular en el procesador. para ver o cambiar un archivo.
Importante: Los privilegios de nodo cancelan la clase de privilegio predeterminada del canal.
Octubre 1995
132
Figura 13.1 Privilegios aceptados por los procesadores PLC-5 con nuevas caractersticas y Ethernet Nodo A Privilegios de Nodos Privilegios clase 1 Nodo B Privilegios clase 2 Nodo C Privilegios clase 3 Nodo D Privilegios clase 4
Clases asignadas a nodos

DH+
1A
1B
2A
2B
1 Clases asignadas a canales 2 3 4
1 2 3 4
1 2 3
1 2 3
1 2 3 4 Privilegios de archivo (programa y datos) Privilegios de canal
4 4 Programa Datos
En la Figura 13.1, se puede observar que la clase de privilegios asignada a cada nodo gobierna el acceso que el dispositivo tiene al procesador. Por ejemplo: El nodo B tiene acceso clase 2 al canal 1A, con base en el privilegio de nodo que el procesador le asign El nodo C tiene acceso clase 3 al canal 2A, con base en el privilegio de nodo que el procesador le asign Importante: Si los privilegios de nodo no hubieran sido asignados en este ejemplo, el nodo hubiera tenido la misma clase de privilegio que la asignada a su canal.
Consejo de operacin
Siga estas pautas al usar la funcin de contraseas y privilegios: Usted debe definir la informacin de contraseas y privilegios para cada procesador en el sistema. Usted no puede asignar privilegios de clase predeterminados a canales configurados como escner o adaptador. Los privilegios de lectura/escritura que se ven en la pantalla de privilegios de canal se aplican al acceso de lectura/escritura de la pantalla de configuracin del canal de ese canal. Los privilegios para cada archivo de diagnstico de canal (pantalla de estado de canal) se deben establecer a travs de la pantalla de privilegios de la tabla de datos. Los campos de privilegios predeterminados en la pantalla de privilegios de canal determinan la clase de privilegio de todas las estaciones/nodos que estn conectados a travs de ese canal.
Octubre 1995
133
Comunique a todos los usuarios del software qu clases de

privilegio pueden usar y la contrasea apropiada. Si los usuarios desean cambiar a una clase diferente (diferente de la clase para la cual el terminal de programacin ha sido configurado), ellos deben introducir la nueva clase y contrasea. La caracterstica de contraseas y privilegios ayuda a prevenir los cambios no autorizados o accidentales en el sistema. Sin embargo, la caracterstica de contraseas y privilegios tiene limitaciones; no evitar los actos malintencionados ni tampoco asegurar que los cambios efecutados por un individuo que conoce la contrasea sern los apropiados para una aplicacin particular. Lea este captulo para obtener una descripcin general de: defincin de clases de privilegio asignacin de clase de privilegio a un archivo de canal o fuera de lnea asignacin de una clase de privilegio a un nodo asignacin de privilegio de lectura/escritura a un archivo de programa asignacin de privilegios de lectura/escritura a un archivo de datos Para obtener informacin detallada acerca de los privilegios de configuracin, consulte el manual de Configuracin y mantenimiento del software de programacin PLC-5, publicacin 6200-6.4.6ES.
Definicin de clases de privilegio

Usted puede definir cuatro clases de privilegio (clase 1-4), cada una con su propia contrasea. Dentro de cada clase, seguidamente se puede asignar acceso a ciertas operaciones en el software (tales como modificacin de archivos de programa o datos, o configuraciones de canal). Estas clases de privilegio son la organizacin de nivel superior para la estructura de contrasea. Usted puede definir la clase 1 para que tenga todos los privilegios, equivalentes a un administrador de sistema. Luego, definir las tres cvlases restantes para que tengan menos privilegios. Por ejemplo, establezca las clases de privilegio de la manera siguiente (una X indica que el privilegio est habilitado):
General Utility
F7
Channel Overview
F4
Channel Privileges
F2
+==============================================================================+ Privileges \ Privilege Class Names Class1 Class2 Class3 Class4 Modify Privileges X Data Table File Create/Delete X X X Program File Create/Delete X X X Logical Write X X X X Physical Write X X X X Logical Read X X X X Physical Read X X X X Mode Change X X X X I/O Force X X SFC Force X X Clear Memory X Restore X Online Editing X Modify passwords X +==============================================================================+
Octubre 1995
134
Asignacin de una clase de privilegio a un archivo de canal o fuera de lnea
Usted puede asignar una clase de privilegio a todos los archivos de canales (excepto los canales de escner o adaptador de E/S remotas) y fuera de lnea. Cada archivo de canal y fuera de lnea tiene un privilegio de clase 1 predeterminado. Los privilegios de lectura/escritura que se observan en la pantalla de privilegios de canal se aplican al acceso de lectura/escritura a la pantalla de configuracin de canal de ese canal. Los privilegios de lectura/escritura para cada archivo de diagnstico de canal (pantalla de estado de canal) deben establecerse a travs de la pantalla de privilegios de la tabla de datos. Los campos de privilegio predeterminados en la pantalla de privilegios de canal determinan la clase de privilegio de todas las estaciones/ nodos conectados a travs de ese canal. Importante: Usted no puede asignar los privilegios de clase predeterminados a canales de escner o adaptador.
Asignacin de una clase de privilegio a un nodo
Todas las estaciones/nodos tienen la misma clase predeterminada que el canal a travs del cual se comunican. Se le puede asignar al nodo su propia clase de privilegio si se desea que tenga una clase diferente a la del privilegio predeterminado asignado a ese canal. Importante: Los privilegios de nodo cancelan la clase de privilegio de canal asignada en la pantalla de privilegio de canal.
Asignacin de privilegios de lectura/escritura a un archivo de programa
Usted puede asignar privilegios de lectura y escritura para cada archivo de programa en un procesador. Estos privilegios limitan el acceso de usuarios para leer o cambiar los archivos de programa. Dos privilegios determinan si un usuario puede leer o escribir en un archivo de programa: la clase privilegio de los usuarios si los privilegios de lectura y escritura fueron asignados al archivo de programa mismo
Asignacin de privilegios de lectura/escritura a un archivo de datos
Usted puede asignar privilegios de lectura y escritura para cada archivo de datos en un procesador. Estos privilegios limitan el acceso de usuario para mirar o cambiar los valores del archivo de datos. Dos privilegios determinan si un usuario puede leer o escribir en un archivo de datos: la clase de privilegio de los usuarios si los privilegios de lectura y escritura fueron asignados al archivo de datos mismo Importante: El retirar los accesos de lectura y escritura del archivo de tabla de datos impide que usted obtenga acceso a ese archivo.
Octubre 1995
135
Uso de los procesadores protegidos
Para evitar comprometer la seguridad al importar o exportar archivos hacia y desde procesadores PLC-5/26, -5/46 -5/86 que contienen firmware serie C/revisin H o posteriores, asegrese de programar con el Software de programacin 6200 versin 5.0 o posterior. Las versiones anteriores del software 6200 no se comunicarn con los procesadores protegidos revisin H o posteriores y pueden indentificarlos incorrectamente. De forma similar, las anteriores versiones del software de programacin de otros fabricantes no reconocern los procesadores protegidos PLC-5 revisin H y posteriores.2. Para obtener ms informacin acerca de la programacin de procesadores protegidos, consulte el Suplemento de procesador protegido PLC-5, publicacin 1785-6.5.13ES.
Octubre 1995
Captulo 14
Uso de este captulo

Si desea leer acerca de: Uso de las caractersticas de programacin Programacin de prioridades para interrupciones y MCP Definicin y programacin de rutinas de interrupcin Vaya a la pgina: 141 142 144
Uso de las caractersticas especiales de programacin
Use la especificacin de diseo para determinar si necesita una o ms de las siguientes caractersticas de programacin especiales: rutinas de encendido rutinas accionadas por fallos (necesarias para administrar con seguridad los fallos del equipo) rutinas de interrupcin accionadas por tiempo (interrupciones temporizadas seleccionables) rutinas de interrupcin accionadas por eventos (interrupciones de entrada de procesador) La Tabla 14.A explica cundo es apropiado usar estas caractersticas de programacin.
Tabla 14.A Para decidir cundo usar rutinas especiales
Si la porcin de la lgica se debiera ejecutar: Inmediatamente al detectar las condiciones que requieren un arranque
Ejemplo:
Use:
Haciendo lo siguiente:
Vuelva a arrancar el sistema despus de haberse apagado el sistema
La rutina de encendido
Cree un archivo separado para un procedimiento de encendido para la primera vez que se inicia un programa o cuando se inicia un programa despus del tiempo de parada del sistema. El procesador ejecuta la rutina de encendido hasta completarla. Cree un archivo separado para una respuesta controlada a un fallo mayor. El primer fallo detectado determina cual rutina de fallo se ejecuta. El procesador ejecuta la rutina de fallo hasta completarla. Si la rutina borra el fallo, el procesador reinicia el programa lgico principal en donde fue interumpido. De lo contrario, el procesador detecta un fallo y cambia al modo de programacin.
Inmediatamente al Apagar los dispositivos La rutina de fallo detectar un fallo mayor en planta seguramente despus de detectar un fallo mayor o bien Enviar un estado crtico al procesador supervisor a travs de la DH+ despus de detectar un fallo mayor
Octubre 1995
142
Si la porcin de la lgica se debiera ejecutar: Al intervalo de tiempo especificado
Ejemplo:
Use:
Haciendo lo siguiente:
Monitorizar la posicin de la mquinaria cada 250 ms y calcular el promedio de velocidad de cambio o bien Tomar una medida y comprarla con una medida estndar cada 1.0 segundos
La interrupcin temporizada seleccionable (STI)
Cree un archivo de programa separado y especifique el intervalo de tiempo de interrupcin. El procesador interrumpe el programa lgico principal al intervalo especificada, ejecuta la STI hasta completarla, luego reinicia el programa lgico principal en dode se qued. El procesador interrumpe el programa lgico principal al intervalo especificado y ejecuta las STI. Cuando una instruccin de transferencia en bloques a E/S remotas se encuentra en una STI, el procesador reinicia la ejecucin de programas de prioridad menor (programa lgico principal) hasta que se completa la transferencia en bloques. Cuando esto ocurre y usted desea que su STI se ejecute hasta que se complete antes de regresar al programa lgico principal, use las instrucciones UID y UIE en su archivo de programa STI.
Inmediatamente cuando ocurre un evento
Expulsar una botella con fallo de la lnea de embotellado
Interrupcin de entrada de procesador (PII)
Cree un archivo de programa separado y especifique 16 entradas de una palabra de entrada en el rack de E/S. Cuando ocurre un(os) evento(s), el procesador interrumpe el programa lgico principal, ejecuta la PII hasta completarla y luego reinicia el programa lgico principal en donde se qued. Cuando se encuentra una instruccin de transferencia en bloques a E/S remotas en una PII, el procesador reinicia la ejecucin de programas de menor prioridad (programa lgico principal) hasta que se completa la transferencia en bloques. Cuando esto ocurre y usted desea que la PII se ejecute hasta completarla antes de regresar al programa lgico principal, use las instrucciones UID y UID en su archivo de programa PII.
Programa de prioridades para interrupciones y MCP
Los procesadores PL-5 establecen un orden de prioridad cundo se ejecutan las rutinas de fallo, interrupcin y programas de control principal. Este arreglo en orden de prioridad se llama programacin. El procesador PLC-5 considera algunas tares de programacin ms importantes que otras. La prioridad de programacin de cada tarea es como sigue (de mayor a menor): 1. Rutina de fallo 2. Interrupcin de entrada de procesador (PII) 3. Interrupcin temporizada seleccionable (STI) 4. Programa de control principal (MCP) Esta programacin determina lo que controla la ruta de acceso de ejecucin del programa. Por ejemplo, si actualmente se est ejecutando una PII, no puede ser interrumpida por una STI hasta que se completa la PII (ya que la PII tiene prioridad de programacin sobre la STI). Sin embargo, si se est ejecutando un MCP y se llama una rutina de fallo, la ejecucin del MCP se interrumpir porque las rutinas de fallo tienen prioridad sobre los MCP. Importante: Usted puede cancelar temporalmente esta programacin de prioridad usando las instrucciones UID y UIE. Sin embargo, estas instrucciones pueden ser interrumpidas por una rutina de fallo (vea la pgina 144). Las rutinas de fallo, PII y STI son accionadas por interrupcin. Se pueden ejecutar en cualquier momento durante las operaciones de edicin de tiempo de marcha. Los MCP, sin embargo, se ejecutan hasta completarse desde el primer programa del usuario hasta el ltimo.
Octubre 1995
143
Estados de ejecucin de programa

Los programas de usuario en el procesador PLC-5 estn siempre en uno de los siguientes cinco estados: de completado, listo, ejecucin, espera o fallo.
Estado de completado El programa ha completado la ejecucin o todava no la ha iniciado
Estado de listo El programa estara ejecutando si fuese de una prioridad superior; todos los programas pasan por este estado; pueden haber varios programas en este estado en un momento dado Estado de espera El programa est listo para ejecucin pero est esperando que ocurra algn evento (tal como una entrada a que haga transicin o un temporizador que se complete) Estado de ejecucin El programa est ejecutando; slo un programa puede estar en este estado a la vez Operacin de reprogramacin
Operacin de reprogramacin
Estado de espera Mientras ocurre una transferencia en bloques a un rack remoto, se ejecuta una operacin de reprogramacin y se ejecutan los programas de menor prioridad (a menos que se prohban otras ejecuciones por una zona UID/UIE alrededor de la transferencia en bloques.
Est listo un nuevo programa con una prioridad mayor? (por ejemplo, un MCP, STI, PII)
Operacin de reprogramacin
No S Estado de fallo Ocurri un error de tiempo de marcha dentro del programa
El programa tiene un fallo?
No
El contador de programa est ajustado para indicar la siguiente instruccin
El programa solicit una transferencia en bloques remota? (rutinas STI y PII solamente)
La rutina de fallo apropiada seleccion S borrar el fallo? No Todos los programas de usuario activos abortan y el procesador entra a un estado de fallo
No Estado de completado El programa ha completado la ejecucin o todava no ha iniciado la ejecucin
Octubre 1995
144
Para influenciar la programacin de prioridad

Use las instrucciones UID (inhabilitacin de interrupcin de usuario) y UIE (habilitar interrupcin de usuario) para influenciar la programacin del programa de usuario. Las instrucciones se pueden usar para proteger porciones importantes de la lgica de escalera que deben ser ejecutadas hasta completarlas. Las instrucciones UID/UIE estn diseadas para ser usadas en pares. Por ejemplo:
I:012 01 I:012 02 I:012 03 O:013 02 UID I:012 01 I:012 03 I:012 04 I:012 02 O:013 03 UIE Se puede interrumpir el programa I:012 04 O:013 02 No se puede interrumpir el programa Se puede interrumpir el programa
Despus de que se ha ejecutado la instruccin UID, las interrupciones se posponen. El programa de interrupcin se coloca en el estado de ready (listo). Despus de ejecutar la instruccin UIE, se verifica la prioridad de los programas de usuario que estn actualmente en el estado de ready (listo). Si el programa de ready (listo) es de una prioridad superior que el programa actualmente en ejecucin, el programa en ejecucin regresa al estado de ready (listo) mientras el programa de interrupcin comienza a ejecutarse. Mientras el procesador est ejecutando dentro de la zona UID/UIE, el programa en ejecucin no se puede interrumpir excepto mediante una rutina de fallo. Para obtener ms informacin acerca de las instrucciones UID o UIE, consulte la Referencia del conjunto de instrucciones del software de programacin PLC-5, publicacin 6200-6.4.11ES.
Definicin y programacin de rutinas de interrupcin
Para obtener informacin acerca de la configuracin y programacin de estas rutinas, vea el captulo apropiado:
Para obtener informacin acerca de: Rutinas de encendido Rutinas de fallo Programas de control principal (MCP) Interrupciones temporizadas seleccionables (STI) Interrupciones de entrada de procesador (PII) Vea el captulo: 15 16 17 18 19
Octubre 1995
Captulo 15
Preparacin de las rutinas de encendido

Uso de este captulo
Si desea leer acerca de: Establecimiento de la proteccin del encendido Habilitacin o inhabilitacin del encendido Definicin del procedimiento de encendido del procesador Vaya a la pgina: 151 151 152
Establecimiento de la proteccin del encendido
Usted puede configurar su procesador de manera que si ocurre una prdida de alimentacin elctrica mientras est en el modo de marcha, el procesador no vuelva a activarse en el modo de marcha. El bit de control S:26/1 del usuario define si la proteccin del encendido (por ej. rutina de fallo) se ejecuta al momento del encendido.
Si S:26/1 est: Establecido (1) Despus de una prdida de alimentacin elctrica, el procesador: Escanea la rutina de fallo antes de regresar al escn normal del programa Cuando se establece, el procesador escanea la rutina de fallo una vez hasta completarla despus que el procesador se recupera de una prdida de alimentacin elctrica. Usted puede programar la rutina de fallo para determinar si el estado del procesador permitir que el procesador responda correctamente a la lgica y si permitir o inhibir el arranque del procesador. Restable cido (0) Se activa directamente en el primer rengln del primer archivo del programa
Establezca S:26/1 manualmente desde la pantalla de estado del procesador, o enclave este bit a travs de la lgica de escalera.
Habilitacin o inhabilitacin del arranque
El bit de fallo mayor S:11/5 controla si usted puede activar el procesador en el modo de marcha despus de una prdida de alimentacin elctrica. No confunda este bit con el bit de control S:26/1 del usuario.
Este bit de control S:26/1 del usuario fallo mayor S:11/5 Le indica al procesador si escanea o no una rutina de fallo al momento de la puesta en marcha antes de regresar al escn normal del programa. si entra en fallo o no al final del escn de la rutina de fallo.
Despus de una prdida de alimentacin elctrica mientras el procesador est en el modo de marcha, el procesador establece automticamente el bit de fallo mayor S:11/5 si el bit de control S:26/1 del usuario ha sido establecido.
Octubre 1995
152
Si la rutina de fallo pone S:11/5 en estado: Establecido (1)
Entonces el procesador Entra en fallo al final del escn de la rutina de fallo Deje este bit establecido para inhibir el arranque Contina el escn del archivo de la memoria del procesador Restablezca este bit para permitir el arranque
Restablecido (0)
Importante: Usted puede usar las instrucciones JMP y LBL para escanear slo la porcin de la rutina de fallo asociada con un fallo en particular o condicin de encendido.
Definicin del procedimiento de encendido del procesador
Los bits de control del usuario S:26/0 y 1 definen cmo el procesador arranca en el modo de marcha despus de una prdida de alimentacin elctrica o cuando usted cambia al modo de marcha del modo de programacin o prueba.
Processor Configuration
Men principal 6200
User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME STatus File: N34
RESTART FIRST STEP Watchdog (ms): 500 Communication time slice (ms):
Online Prog
F1
Para establecer y restablecer bits:

General Utilities
F7
1. Lleve el cursor al lugar donde se encuentra el bit. 2. Establzcalo introduciendo 1; restablzcalo introduciendo 0.
Proc Status
F2
Proc Config
Use este bit: 0
Para: Controlar procesadores que estn usando SFC Este bit determina si el SFC vuelve a arrancar o contina en el ltimo paso activo despus de una prdida de alimentacin elctrica.
or
F3
Seleccione proteccin contra prdida de alimentacin. Si se establece este bit y se produce una prdida de alimentacin elctrica, el procesador establece el bit de fallo mayor 5 y ejecuta una rutina de fallo que usted define antes de regresar al escn de programa normal.
La Tabla 15.A describe las rutinas de arranque posibles. Para obtener ms informacin sobre las rutinas de fallo, vea el captulo 16, Preparacin de las rutinas de fallo. Vea la pgina 217 para obtener las definiciones de todos los bits de control del usuario (S:26/0-6).
Octubre 1995
153
Table 15.A Rutinas posibles de encendido del procesador Si usted est: Con: Y desea: Entonces establezca los bits 0 y 1 tal como se muestra: 15..............0 xxxxxxxx xxxxxx00 xxxxxxxx xxxxxx01 xxxxxxxx xxxxxx0x xxxxxxxx xxxxxx1x xxxxxxxx xxxxxx10 xxxxxxxx xxxxxx11 xxxxxxxx xxxxxx00
Usando SFC
Ninguna rutina de fallo
Volver a arrancar en el primer paso Volver a arrancar en el ltimo paso activo
No usando SFC
Rutina de fallo
Arrancar en el primer archivo Volver a arrancar usando el archivo de rutina de fallo
Usando un archivo de fallos
SFC
Volver a arrancar usando el archivo de rutina de fallo y luego el primer paso Volver a arrancar usando el archivo de rutina de fallo y luego el ltimo paso activo
No usando un archivo de fallos
No usando SFC
Arrancar en el primer archivo en la memoria del procesador.
Cada x indica un bit que puede ser 0 1 para el valor de estado descrito.
Octubre 1995
Captulo 16

Uso de este captulo
Para obtener informacin acerca de: Descripcin del concepto de rutina de fallo Descripcin de los fallos mayores detectados por el procesador Definicin de una rutina de fallo Definicin del temporizador de control (watchdog) Programacin de una rutina de fallo Monitorizacin de los fallos Vea la pgina: 161 162 164 164 165 1610
Descripcin del concepto de rutina de fallo
Las rutinas de fallo se ejecutan cuando un procesador PLC-5 encuentra un error de tiempo de ejecucin (fallo mayor) durante la ejecucin del programa.3. Use una rutina de fallo para especificar cmo usted desea que el procesador responda a un fallo mayor. Si su procesador tiene un fallo durante la ejecucin del programa, usted puede indicarle al procesador que interrumpa el programa actual, ejecute su rutina de fallo y luego contine el procesamiento original del programa. Una rutina de fallo procesa el bit de fallo mayor encontrado en S:11 y determina el curso de la ejecucin del programa en base al bit de fallo presente. Las rutinas de fallo proporcionan una manera de: desactivar sistemticamente un proceso u operacin de control registrar y borrar el fallo y continuar la operacin normal Para obtener una lista detallada de las palabras en el archivo de estado del procesador, vea el captulo 21, Archivo de estado del procesador.
Respuestas a un fallo mayor

Cuando el procesador detecta un fallo mayor, el procesador interrumpe inmediatamente el programa actual. Si existe una rutina de fallo (por ej. el archivo del programa est especificado en S:29 como una rutina de fallo), el procesador ejecuta esa rutina de fallo para fallos recuperables. Dependiendo del tipo de fallo, el procesador luego: regresa al archivo del programa de escalera actual si el procesador puede recuperarse del fallo introduce el modo de fallo si el procesador no puede recuperarse del fallo
Octubre 1995
162
Por ejemplo, este rengln incluye una instruccin que causa un fallo mayor:
A [ [ B Causa un fallo mayor C
En este ejemplo, el procesador ejecuta la rutina de fallo despus de detectar el fallo, si la rutina de fallo restablece los bits con fallo, el procesador regresa a la siguiente instruccin en el archivo del programa que sigue a la que entr en fallo y contina ejecutando el resto del rengln. Si usted no programa una rutina de fallo para el fallo B, el procesador entra en fallo inmediatamente.
Descripcin de fallos mayores detectados por el procesador
En general:
Si el procesador detecta un: Establece: fallo de hardware error en ejecucin un bit de fallo mayor y restablece la E/S establece un bit de fallo mayor y las salidas en los racks de E/S remota 1771-ASB y/o en los racks de E/S local extendida se establecen de acuerdo a la posicin de su interruptor de ltimo estado Las salidas permanecen en su ltimo estado si son desenergizadas en base a como usted estableci el interruptor de ltimo estado en el chasis de E/S.
Importante: En el chasis residente en el procesador PLC-5, las salidas se restablecen independientemente de la posicin del interruptor de ltimo estado cuando ocurre uno de los siguientes eventos:
el procesador detecta un error en ejecucin usted establece un bit de archivo de estado para restablecer un
rack local usted selecciona el modo de programacin o prueba Para decidir cmo establecer este interruptor, evale cmo sern afectadas por un fallo las mquinas en su proceso. Por ejemplo: cmo reaccionar la mquina a las salidas que permanecen en su ltimo estado o a las salidas que son automticamente desenergizadas? a qu est conectada cada salida? continuar el movimiento de la mquina? podra esto causar que el control de su proceso se vuelva inestable? Para establecer este interruptor, vea el captulo 23, Referencia para los posicionamientos de los interruptores
Octubre 1995
163
Fallo en un rack de E/S locales extendidas o residente del procesador

Si se presenta un problema con el backplane del chasis, el procesador establece el bit de fallo menor apropiado (S:7/0-7) y contina escaneando el programa y las E/S. Tan pronto se establece este bit, se restablecen las salidas para ese rack. Sin embargo, el procesador contina la ejecucin normal. Las salidas son habilitadas otra vez slo si se borra la condicin de fallo del rack. Por ejemplo, si un mdulo de E/S local falla, todas las salidas en ese rack se restablecen y el procesador contina ejecutando el escn del programa. Las salidas sern habilitadas slo despus que se haya desinstalado el mdulo en fallo. Su programa de escalera debe monitorizar los bits de fallo del rack de E/S (S:7/0-7) y tomar la accin de recuperacin apropiada. ATENCION: Si se produce un fallo de un rack de E/S locales extendidas residente en el procesador y usted no tiene mtodos de recuperacin, las salidas para el rack en fallo y la tabla de imagen de entrada permanecen en su ltimo estado. Esto puede resultar en posibles lesiones personales y dao a la mquina.
Fallo en un chasis de E/S remotas

En general, cuando un chasis de E/S remotas entra en fallo, el procesador establece un bit de fallo de rack de E/S y luego contina escaneando el programa y controlando las E/S. Las salidas en el rack en fallo permanecen en su ltimo estado o son desenergizadas, en base a cmo usted estableci el interruptor de ltimo estado en el chasis de E/S. ATENCION: Si las salidas son controladas por entradas en un rack diferente y se produce un fallo del rack de E/S remotas (en el rack de entradas), las entradas quedan en su ltimo estado sin fallo. Las salidas pueden no ser controladas correctamente y esto puede resultar en posibles lesiones personales y dao a la mquina. Asegrese de tener mtodos de recuperacin.
Octubre 1995
164
Definicin de una rutina de fallo

Men principal 6200
Online Prog
F1
Usted puede escribir programas de mltiples rutinas de fallo y almacenarlos en archivos de mltiples rutinas de fallos, pero el procesador ejecuta slo un programa de rutina de fallo cuando el procesador PLC-5 detecta un fallo mayor. Sin embargo, usted puede cambiar el programa de rutinas de fallo que se va a ejecutar a travs de la lgica de escalera. Si no especifica un nmero de archivo de programa, el procesador inmediatamente entra al modo de fallo despus de detectar un fallo. Para definir una rutina de fallo del procesador:
Processor Configuration
Seleccione el archivo con las teclas del cursor General Utilities

F7
User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME Status File: N34
RESTART LAST ACTIVE STEP Watchdog (ms): 500 Communication time slice (ms): 3
Introduzca en S:29 el nmero del archivo de programa a ser ejecutado cuando se produzca un fallo. Establezca este campo en cero si no utiliza rutinas de fallo.
Proc Config
Proc Status
F2
F3
Para obtener ms informacin sobre cdigos de fallo, vea Configuracin y mantenimiento del Software de Programacin PLC-5, publicacin 6200-6.4.6ES.
Definicin de un temporizador de control (watchdog)
El temporizador de control (watchdog) (S:28) monitoriza el escn del programa. Si el escn toma ms tiempo que el valor del temporizador de control (watchdog), se inicia y se ejecuta una rutina de fallo. El temporizador es el tiempo mximo (en ms) para el watchdog; o si usted usa un SFC, es el tiempo mximo para una pasada a travs de todos los pasos activos. Para definir un valor diferente del valor predeterminado:
Processor Configuration User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME Status File: N34 RESTART LAST ACTIVE STEP Watchdog (ms): 500 Communication time slice (ms): 3
Introduzca un nueva valor de 10-32767ms. Trate de evitar cambiar arbitrariamente el valor predeterminado.
Importante: El temporizador de control (watchdog) slo puede ir hasta un mnimo de 10 ms, aunque el software de programacin permita entradas de un solo dgito.
Octubre 1995
165
Cmo evitar fallos mltiples del temporizador de control (watchdog)

Si encuentra un error de hardware o un fallo mayor del temporizador de control (watchdog), ste puede haberse producido porque ocurrieron mltiples fallos del temporizador de control (watchdog) mientras el procesador estaba ocupado dando servicio a un fallo mayor relacionado a la lgica de escalera. El error de hardware se produce cuando la cola de fallos, que almacena un mximo de seis fallos, est llena y no puede almacenar el siguiente fallo. Antes de llamar a un representante de servicio cuando encuentre un error de hardware y fallos mltiples del temporizador de control (watchdog), ejecute los siguientes pasos:
Si encuentra un: error del temporizador de control (watchdog) y un bit de fallo Si contina encontrando el error de hardware, llame a su representante de Allen-Bradley. error de hardware
Entonces: Extienda el temporizador de control (watchdog) para que el error de ejecucin real no sea enmascarado. Revise sus bits de fallo mayor. Ignore los fallos del temporizador de control (watchdog) y use los bits de fallo restantes para ayudar a indicar la fuente del fallo del procesador. 1. Desconecte y vuelva a conectar la alimentacin elctrica al procesador. 2. Vuelva a cargar el programa. 3. Establezca el temporizador de control (watchdog) en un valor = 10 parmetro actual 4. Ejecute el programa otra vez.
Programacin de una rutina de fallo
Para preparar su programa de rutina de fallo, primero examine la informacin de fallo mayor registrada por el procesador PLC-5 y luego decida si hace lo siguiente antes de que el procesador PLC-5 automticamente vaya al modo de fallo: establezca una alarma borre el fallo ejecute la rutina de fallo apropiada a travs de la lgica de escalera ejecute la lgica de escalera apropiada para recuperarse de un fallo Importante: Si el procesador PLC-5 detecta un fallo en la rutina de fallo (condicin de doble fallo), el procesador PLC-5 va directamente al modo de fallo sin completar la rutina de fallo.
Establecimiento de una alarma

Si necesita una alarma para indicar la ocurrencia de un fallo mayor, coloque este rengln primero en su programa de rutina de fallo . . .
salida de alarma
. . . y combnelo con un contador. Tambin puede establecer una alarma en su rutina de fallo para indicar cuando la rutina borra un fallo mayor.
Octubre 1995
166
Men principal 6200
Cmo borrar un fallo mayor

Usted puede borrar un fallo mayor con uno de los siguientes mtodos: Cambie el interruptor de llave en el procesador PLC-5 de REM a PROG a RUN. Use el software de programacin para borrar el fallo mayor (si es recuperable) Estando en la pantalla de estado del procesador, presione [F10]
Clear Major Fault.
Online Prog
F1
Seleccione el archivo con las teclas del cursor
General Utilities
F7
Proc Status
F2
ATENCION: El borrar un fallo mayor no corrige la causa del fallo. Asegrese de examinar el bit de fallo y corregir la causa del fallo antes de borrarlo. Por ejemplo, si se encuentra un fallo mayor que hace que el bit S:11/2 sea establecido, indicando un error de programacin, no use una rutina de fallo para borrar el fallo hasta que corrija su programa.
Si decide borrar el fallo en la rutina de fallo, siga estos pasos: 1. Coloque la lgica de escalera para borrar el fallo al comienzo de la rutina de fallo. 2. Identifique los fallos mayores posibles. 3. Seleccione slo aqullos que su aplicacin le permitir borrar con seguridad. Estos son sus cdigos de fallo de referencia. 4. Desde la rutina de fallo, examine el cdigo de fallo mayor que el procesador almacena en S:12. 5. Use una instruccin FSC para comparar el cdigo de fallo al archivo de referencia que contiene cdigos de fallo aceptables (comparacin de palabra a archivo). Si el procesador encuentra uno igual, la instruccin FSC establece el bit de encontrado (.FD) en la estructura de control especificada. 6. Use una instruccin MOV para borrar el fallo en S:11.
Octubre 1995
167
En la Figura 16.1, #N10:0 es el archivo de referencia

Figura 16.1 Ejemplo de comparacin de un cdigo de fallo mayor con una referencia R6:0 RES R6:0 U IN FSC FILE SEARCH/COMPARE Control Length Position Mode Expression S:12 = #N10:0 MOV MOVE Source Dest 0 S:11 TND El resto de la rutina de fallo sigue a continuacin R6:0 20 0 ALL EN DN ER
R6:0 ] [ FD
Si la rutina de fallo restablece S:11 no restablece S:11
Entonces el procesador regresa al archivo del programa y contina la ejecucin del programa. ejecuta el resto de la rutina de fallo y luego entra en fallo
Importante: Si la rutina de fallo borra el fallo mayor, el procesador completa la rutina de fallo y regresa a la siguiente instruccin en el archivo del programa que sigue a la que contena la instruccin con fallo. El resto del rengln se ejecuta y aparece que el fallo nunca ocurri. La ejecucin de la rutina de fallo contina hasta que usted corrige la causa del fallo.
Octubre 1995
168
Siga estas pautas cuando cree las rutinas de fallo: Almacene las condiciones iniciales y restablezca otros datos para lograr un arranque ordenado posteriormente. Monitorice la desactivacin de salidas crticas. Use lazos si fuera necesario para extender el tiempo de escn de la rutina de fallo hasta el lmite del temporizador de control (watchdog) del procesador, de manera que su programa pueda confirmar que ocurrieron eventos crticos.
Cambio de la rutina de fallo desde la lgica de escalera

Usted puede cambiar la rutina de fallo especificada desde la lgica de escalera copiando un nuevo nmero de archivo de rutina de fallo en la palabra 29 del archivo de estado del procesador. La Figura 16.2 muestra un ejemplo de rengln para cambiar el nmero del archivo de rutina de fallo.
Figura 16.2 Ejemplo de cambio del nmero de archivo de rutina de fallo MOV MOVE Source Dest 12 S:29
ATENCION: No corrompa el nmero del archivo del programa de la rutina de fallo ni use el mismo archivo para ningn otro propsito. Si el nmero de archivo que usted especifica resulta en una rutina de fallo no existente, el procesador inmediatamente entra al modo de fallo despus de detectar un fallo. Esto puede resultar en una operacin inesperada de la mquina con daos al equipo y/o lesiones personales.
Octubre 1995
169
Uso de la lgica de escalera para recuperarse de un fallo

Si tiene la rutina de fallo y la lgica de escalera apropiadas para realizar una desactivacin ordenada del sistema, puede configurar un fallo de rack de E/S como un fallo menor. Usted puede programar la lgica de escalera de varias maneras para recuperarse de un fallo del rack de E/S.
Tabla 16.A Maneras de programar la lgica de escalera para recuperarse de un fallo de rack Mtodo Fallo mayor generado por el usuario Descripcin El programa salta a una rutina de fallo cuando se produce un fallo de rack de E/S remota. En otras palabras, si los bits de estado indican un fallo, usted programa el procesador para actuar como si hubiera ocurrido un fallo mayor (por ej. salto a la rutina de fallo). Luego usted programa su rutina de fallo para detener el procesador o realizar una desactivacin ordenada de su sistema. Cuando el procesador ejecuta la instruccin end-of-file para la rutina de fallo, se declara un fallo mayor generado por el usuario. Usted monitoriza los bits de estado y, si se detecta un fallo, usted programa el procesador para que acte como si hubiera ocurrido un fallo menor. Despus que los bits de estado indican un fallo, use la pantalla de estado de E/S para inhibir el rack remoto que entr en fallo. Luego usted usa la lgica de escalera para establecer o restablecer los bits de la tabla de imagen de entradas crticas de acuerdo a los requisitos de salida en el rack sin fallo. Si usted restableci los bits de la tabla de imagen de entrada, durante la siguiente actualizacin de E/S, los bits de entrada son establecidos otra vez en su ltimo estado vlido. Para evitar que esto ocurra, su programa debe establecer los bits de inhibicin para el rack en fallo. Los bits de inhibicin global controlan las imgenes de entrada en base a rack por rack; los bits de inhibicin de rack parcial controlan las imgenes de entrada en base a 1/4 de rack. Para obtener ms informacin sobre estos bits de estado global, vea el Conjunto de documentacin del Software de Programacin PLC-5, 6200-N8.001ES. Este mtodo requiere una revisin extensa y cuidadosa de su sistema para las operaciones de recuperacin. Para obtener ms informacin sobre la inhibicin de racks de E/S, vea el Conjunto de documentacin del Software de Programacin PLC-5, 6200-N8.001ES. Mtodo de programacin de zona Al usar el mtodo de programacin de zona de fallo, usted inhabilita de fallo secciones de su programa con zonas MCR. Usando los bits de estado usted monitoriza sus racks; cuando se detecta un fallo, usted controla el programa a travs de los renglones en su zona MCR. Con este mtodo, las salidas dentro de la zona MCR deben ser no retentivas para que sean desenergizadas cuando se detecta un fallo de rack. Para obtener ms informacin sobre la programacin de la zona MCR, vea el Conjunto de documentacin del Software de Programacin PLC-5, 6200-N8.001ES.
Restablecer tabla de imagen de entrada
Octubre 1995
1610
Transferencias de bloque en rutinas de fallo

Si el procesador ejecuta una rutina de fallo que contiene instrucciones de transferencias en bloques, el procesador realiza estas transferencias en bloques inmediatamente despus de completar las transferencias en bloques actualmente en el bfer activo, antes de las peticiones de transferencias en bloques que estn esperando en la cola. Las transferencias en bloques en una rutina de fallo o en una STI deben ser entre el procesador y el sistema de E/S locales solamente. ATENCION: Si usted programa instrucciones de transferencias en bloques al chasis remoto dentro de una rutina de fallo o STI, tenga en cuenta que el MCP contina procesando mientras la PII o STI est esperando que se complete la transferencia en bloque, a menos que usted use un par de instrucciones UIE/UID.
Cmo probar una rutina de fallo

Para probar una rutina de fallo, use una instruccin JSR par saltar a la rutina de fallo. Enve un cdigo de fallo como el primer parmetro de entrada de la instruccin JSR. El procesador almacena el cdigo de fallo en S:12 y establece el bit correspondiente en S:11. Usted puede detectar y establecer sus propios fallos usando los cdigos de fallo 0-9, o usando los cdigos de fallo definidos por el procesador 10-87.
Monitorizacin de fallos
Monitorice los fallos del procesador usando la pantalla de estado del procesador.
Usted puede monitorizar: Fallos menores y mayores Descripcin: Los fallos del procesador estn categorizados en fallos mayores y menores. El procesador muestra un bit nico para cada fallo y muestra el texto que describe el fallo. Los cdigos de fallo proporcionan informacin sobre errores definidos por el procesador. Los bits de estado global se establecen si se produce un fallo en cualquiera de los racks lgicos. Los bits de estado de chasis mltiples se usan para monitorizar los racks en su sistema de E/S. Vea la pgina: 1611
Cdigos de fallo Bits de estado global Bits de estado de chasis mltiples
1611 1616 1616
Octubre 1995
1611
Monitorizacin de fallos mayores/menores y cdigos de fallo

Cuando se produce un fallo, la pantalla de estado del procesador muestra indicadores del archivo del programa y nmero de rengln que indican dnde ocurri el fallo.
Processor Status
General Utility
F7
Processor Status
F2
Fault Where Major Minor
code faulted: fault: fault 1: 2:
0 0:0 00000000 00000000 00000000 00000000 00000000 00000000
program file (S:13), rung number (S:14)
Interpretacin de fallos mayores

Descripcin de los fallos mayores en pantalla: El texto de estado que aparece corresponde al fallo ms significativo cuando el cursor no est en la palabra de estado de fallo mayor. Si el cursor est en un bit de palabra de fallo mayor y ese bit est establecido, el texto que aparece corresponde al bit en el cual est el cursor. Si no hay bits establecidos, el rea del mensaje aparece en blanco. Borre el fallo: Presionando [F10] - Clear Major Fault en la pantalla de estado del procesador para restablecer todos los fallos mayores. Cuando usted borra fallos mayores, los campos de cdigo de fallo, archivo de programa y nmero de rengln tambin se borran. Restableciendo bits individuales. Si tiene ms de un fallo mayor y restablece un bit, el texto de estado muestra el siguiente mensaje de fallo mayor.
Tabla 16.B Bits de fallos mayores (S:11) Cuando este bit: S:11/00 S:11/01 S:11/02 S:11/05 Tiene este valor: 15.....8 7......0 xxxxxxxx xxxxxxx1 xxxxxxxx xxxxxx10 xxxxxxxx xxxxx100 xxxxxxxx xx100000 Indica este fallo: Archivo de programa corrupto (vea cdigos de fallo 10-19). Direccin corrupta en programa de escalera. Vea cdigos de fallos mayores (S:12) 20-29. Error de programacin. Vea cdigos de fallos mayores (S:12) 30-49. Fallo de proteccin de arranque (vea la palabra 26, bit 1). Fuerce el bit mayor y ejecute la rutina de fallo si est presente. Este bit se establece si se desconecta y se vuelve a conectar la alimentacin elctrica en el modo de marcha y el bit de configuracin del usuario S:26/1 est establecido. Para obtener una explicacin adicional sobre este bit, vea la pgina 151. Fallo de dispositivo perifrico. Fallo generado por el usuario; el procesador salt a la rutina de fallo. Vea los cdigos de fallos mayores (S:12) 0-9. El temporizador de control (watchdog) fall. MCP no existe o no es un archivo SFC o de escalera. El archivo PII no existe o no es un archivo de escalera. El archivo STI no contiene lgica de escalera o no existe. El procesador detect un fallo SFC. Vea los cdigos de fallos mayores (S:12) 71-79. El procesador detect un error cuando estaba ensamblando un archivo del programa de escalera (vea el cdigo de fallo mayor 70) El sistema est configurado incorrectamente; usted viol las reglas de ubicacin de mdulos de E/S de 32 puntos para direccionamiento a 1 slot. Error de hardware no recuperable. La rutina de fallo no contiene lgica de escalera o no existe. El archivo de programa en fallo no contiene lgica de escalera.
S:11/06 S:11/07 S:11/08 S:11/11 S:11/12 S:11/13 S:11/03 S:11/04 S:11/09 S:11/10 S:11/14 S:11/15
xxxxxxxx x1000000 xxxxxxxx 10000000 xxxxxxx1 00000000 xxxx1000 00000000 xxx10000 00000000 xx100000 00000000 xxxxxxxx xxxx1000 xxxxxxxx xxx10000 xxxxxx10 00000000 xxxxx100 00000000 x1000000 00000000 10000000 00000000
Octubre 1995
1612
Tabla 16.C Cdigos de fallo mayores (S:12)

Este cdigo de fallo:
Indica este fallo: Reserved for user-defined fault codes. Usted puede usar cdigos de fallo definidos por el usuario para identificar diferentes tipos de fallos o condiciones de error en su programa, generando su propio fallo recuperable. Para usar estos cdigos de fallo, seleccione una condicin de entrada que decida si salta a un archivo de rutina de fallo, luego use la instruccin JSR como medio par saltar al archivo de rutina de fallo. Para usar la instruccin JSR, introduzca el nmero de cdigo de fallo 09 (un valor inmediato) como el primer parmetro de entrada de la instruccin. Cualquier otro parmetro es ignorado (aunque tenga una instruccin SBR al comienzo de su archivo de rutina de fallo. No se puede pasar parmetros al archivo de rutina de fallo usando instrucciones JSR/SBR) Usted no tiene que usar los cdigos de fallo definidos por el usuario para generar su propio fallo. Si program una JSR sin parmetros de entrada, el procesador escribir un cero en el campo Fault Code. El propsito de usar los cdigos de fallo definidos por el usuario es permitirle distinguir entre tipos diferentes de fallos o cdigos de error basados en los nmeros de cdigos de fallo 0-9. Cuando la condicin de entrada es verdadera, el procesador copia el nmero de cdigo de fallo introducido como el primer parmetro de entrada de la instruccin JSR en la palabra 12 del archivo de estado del procesador (S:12), el cual es el campo Fault Code. El procesador establece un fallo mayor S:11/7 User-Generated Fault.. Luego el procesador entra en fallo a menos que usted restablezca la palabra de fallo mayor (S:11) o el bit de fallo especfico a travs de la lgica de escalera en la rutina de fallo.
Y el fallo es: Recuperable: la rutina de fallo puede indicar al procesador que borre el fallo y luego contine escaneando el programa. Una rutina de fallo se ejecuta cuando se produce cualquiera de estos fallos.
00-09
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 30 31 32 33 34 35 36 37 38 39 40 41
Run-time data table check failed Bad user program checksum Bad integer operand type, restore new processor memory file Bad mixed mode operation type, restore new processor memory file Not enough operands for instruction, restore new processor memory file Too many operands for instructions, restore new processor memory file Corrupted instruction, probably due to restoring an incompatible processor memory file Cant find expression end; restore new processor memory file Missing end of edit zone; restore new processor memory file Download aborted You entered too large an element number in an indirect address You entered a negative element number in an indirect address You tried to access a deleted program file You used a negative file number, you used a file number greater than the number of existing files, or you tried to indirectly address files 0, 1, or 2 You tried to indirectly address a file of the wrong type You tried to jump to one too many nested subroutine files You did not enter enough subroutine parameters You jumped to an invalid (non-ladder) file You entered a CAR routine file that is not 68000 code You entered a negative preset or accumulated value in a timer instruction You entered a negative time variable in a PID instruction You entered an out-of-range setpoint in a PID instruction You addressed an invalid module in a block transfer, immediate input, or immediate output instruction You entered a return instruction from a non-subroutine file FOR instruction with missing NXT The control file is too small for the PID, BTR, BTW, or MSG instruction NXT instruction with missing FOR Recuperable No recuperable No or recuperable cup rabl Recuperable No o re recuperable: perable: la rutina de fallo se ejecutar pero no ejecutar puede borrar el fallo. Recuperable R cup rabl
Octubre 1995
1613
Indica este fallo: You tried to jump to a deleted label File is not an SFC Error using SFR Este error ocurre si: usted intenta restablecer dentro de una ruta de acceso simultnea usted especific un nmero de referencia de paso que no se encontr o no est vinculado a un paso (no es una transicin) no se complet el SFR previo a un paso diferente
Y el fallo es: No recuperable or cup rabl
42 43 44
45 46-69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 90 91 92 93 94 95 96 97 98 99 100
Invalid channel number entered Reserved The processor detected duplicate labels The processor tried to start an SFC subchart that is already running The processor tried to stop an SFC subchart that isnt running The processor tried to start more than the allowed number of subcharts SFC file error detected The SFC has too many active functions SFC step loops back to itself. The SFC references a step, transition, subchart, or SC file that is missing, empty or too small The processor cannot continue to run the SFC after power loss You tried to download an SFC to a processor that cannot run SFCs You have an I/O configuration error You illegally set an I/O chassis backplane switch; either switch 4 or 5 must be off Illegal cartridge type for selected operation User watchdog fault Error in user-configured adapter mode block transfer Card bad Card is incompatible with host Scanner rack list overlap Scanner channels are overloading the remote I/O buffer; too much data for the processor to process. Sidecar module extensive memory test failed. Call your Allen-Bradley representative for service. Sidecar module undefined message type. Sidecar module requesting undefined pool. Sidecar module illegal maximum pool size. Sidecar module illegal ASCII message Sidecar module reported fault, which may be the result of a bad program that corrupts memory or of a hardware failure. Sidecar module not physically connected to the PLC-5 processor. Sidecar module requested a pool size that is too small for PC3 command (occurs at power-up). Sidecar module first/last 16 bytes RAM test failed Sidecar module-to-processor data transfer faulted Processor-to-sidecar module transfer failed
Recuperable R cup rabl
No or recuperable cup rabl
Recuperable R cup rabl
Recuperable
Si encontr un cdigo de fallo 88, asegrese de haber seguido las pautas diseadas listadas en la seccin Asignacin de racks en la pgina 49. Especficamente, asegrese de: agrupar los racks de 1/4 y los racks de 1/2 da cada rack lgico. No los intercale con otros nmeros de rack. si usa direccionamiento de E/S complementarias, tratar las direcciones de rack complementario individualmente cuando agrup racks; los nmeros de rack primario van separados de los nmeros de rack complementario.
Octubre 1995
1614
Indica este fallo: Sidecar module end of scan transfer failed The file number specified for raw data transfer through the sidecar module is an illegal value The element number specified for raw data transfer through the sidecar module is an illegal value The size of the transfer requested through the sidecar module is an illegal size The offset into the raw transfer segment of the sidecar module is an illegal value Sidecar module transfer protection violation; for PLC-5/26, -5/46, and -5/86 processors only.
Y el fallo es: Recuperable R cup rabl
101 102 103 104 105 106
Interpretacin de fallos menores

Descripcin de los fallos menores en pantalla: El texto de estado que aparece corresponde al fallo ms significativo cuando el cursor no est en las palabras de estado de fallo menor. Si el cursor est en un bit de palabra de fallo menor y ese bit est establecido, el texto que aparece corresponde al bit en el cual est el cursor. Si no hay bits establecidos, el rea del mensaje aparece en blanco. Borre el fallo: Presionando [F9] - Clear Minor Faults para restablecer todos los fallos menores. Restableciendo bits individuales. Si tiene ms de un fallo menor y restablece un bit, el texto de estado muestra el siguiente mensaje de fallo menor.
Octubre 1995
1615
Tabla 16.D Fallos menores posibles en la palabra 1 (almacenada en S:10) Palabra 1 (S:10) Si los valores del bit de estado son: 15.....8 7......0 xxxxxxxx xxxxxxx1 xxxxxxxx xxxxxx10 xxxxxxxx xxxxx100 xxxxxxxx xxxx1000 xxxxxxxx xxx10000 xxxxxxxx xx100000 xxxxxxxx x1000000 xxxxxxxx 10000000 xxxxxxx1 00000000 xxxxxx10 00000000 xxxxx100 00000000 xxxx1000 00000000 xxx10000 00000000 xx100000 00000000 x1000000 00000000 10000000 00000000 Palabra 2 (S:17) Si los valores del bit de estado son: 15.....8 7......0 xxxxxxxx xxxxxxx1 xxxxxxxx xxxxxx10 xxxxxxxx xxxxx100 xxxxxxxx xxxx1000 xxxxxxxx xxx10000 xxxxxxxx xx100000 xxxxxxxx x1000000 Nmero de Entonces el fallo es: bit 0 1 2 3 4 5 6 Queue full between local and remote I/O Queue full servicing channel 1A Queue full servicing channel 1B Queue full servicing channel 2A Queue full servicing channel 2B No modem on serial port Rack de E/S remotas en tabla de racks locales o El rack de E/S remotas es ms grande que el tamao de la imagen. Este fallo tambin puede ser causado por el rack local si el rack local est establecido para escn de densidad octal y las tablas de imagen de E/S son ms pequeas que 64 palabras (8 racks) cada una. xxxxxxxx 10000000 xxxxxxx1 00000000 xxxxxx10 00000000 xxxxx100 00000000 xxxx1000 00000000 xxx10000 00000000 xx100000 00000000 x1000000 00000000 10000000 00000000 7 8 9 10 11 12 13 14 15 Error not defined ASCII instruction error Duplicate node address DF1 Master poll list error Protected processor data table element violation Protected processor data table file violation Error not defined Error not defined Error not defined Nmero de Entonces el fallo es: bit 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Battery is bad or missing DH+ table changed STI overlap EEPROM transferred Edits prevent SFC continuing Invalid I/O status file Memory cartridge battery low No more command blocks exist to execute block transfers EEPROM too small, burn failed No MCP configured to run MCP not allowed PII word number isnt in locak rack User PII routine overlap No command blocks exist to get PII Arithmetic overflow ocurred SFC lingering action overlap
Octubre 1995
1616
Monitorizacin de los bits de estado

Dos tipos de bits de estado muestran informacin acerca del sistema: bits de estado global y bits de estado de chasis. Cad bit representa un rack completo, independientemente de cuntos chasis conforman un rack. (Recuerde que se puede tener un mximo de cuatro chasis configurados como cuartos de racks para conformar un rack de E/S.) Estos bits se almacenan en los bits inferiores de las palabras S:7, S:32 y S:34. Los bits de estado global se establecen si un fallo ocurre en cualquiera de los racks. Vea la tabla a continuacin para determinar el nmero de bits.
Procesador PLC-5/11, -5/20, 5/20E PLC-5/30 PLC-5/40, -5/40L, 5/40E PLC-5/60, -5/60L, -5/80, 5/80E Bits de rack de E/S posibles 4 8 16 24
Los bits de estado de chasis mltiplem se usan para monitorizar los racks en el sistema de E/S. Esta informacin se almacena en el archivo de estado de E/S (S:16, byte bajo) que usted especifica usando la pantalla de configuracin del procesador. El software automticamente crea un archivo de datos enteros para almacenar dos palabras de bits de estado para todos los racks configurados en el sistema. Par obtener ms informacin sobre los bits de estado global y los bits de estado de chasis mltiple, vea el Conjunto de documentacin del software de programacin PLC-5, 6200-N8.001ES.
Octubre 1995
Captulo 17
Uso de este captulo

Si desea leer acerca de: Seleccin de programas de control principal Descripcin de cmo el procesador interpreta los MCP Configuracin de MCP Monitorizacin de MCP Vaya a la pgina 171 171 173 174
Seleccin de programas de control principal
Usted puede tener hasta 16 programas de control activos a la vez. Cada uno de estos programas se llama un programa de control principal (MCP). Usted puede definir un MCP para cada mquina o funcin de su proeso. Esto le permite separar los diagramas de funcin secuencial (SFC), la lgica de escalera y el texto estructurado para modularizar mejor su proceso y facilitar la localizacin y correccin de fallos.
Considere usar esta tcnica: SFC Lgica de escalera Si est: definiendo el orden de los eventos en el proceso ms familiarizado con la lgica de escalera que con los lenguajes de programacin tales como BASIC realizando diagnsticos ms familiarizado con lenguajes de programacin tales como BASIC que con la lgica de escalera usando algoritmos matemticos complejos usando construcciones de programa que se repiten o lazos creando pantallas de monitorizacin de tabla de datos personalizadas
Texto estructurado
Un programa de control principal puede ser un SFC numerado de 1-999; tambin puede ser un programa de texto estructurado o de escalera numerado de 2-999 en cualquier archivo de programa. Usted puede usar cualquier combinacin de SFC, programas de escalera y texto estructurado para definir 16 programas de control principal. Todos los MCP usan una tabla de datos (o sea que usted no tiene que tener tablas de datos separadas para cada MCP).
Descripcin de cmo el procesador interpreta los MCP
Los MCP se programan para ser ejecutados en el orden que usted especifique en la pantalla de configuracin del procesador. Usted puede configurar: una actualizacin de imagen de E/S y mantenimiento interno despus que se completa cada MC (parmetro predeterminado), o que el procesador salte el escn de E/S y ejecute el siguiente MCP
Octubre 1995
172
Despus que se ha completado el ltimo MCP, todos los MCP se repiten en el mismo orden. Tome nota de que el punto de ajuste del temporizador de control (watchdog) cubre un escn de todos los MCP. La Figura 17.1 muestra cmo el procesador interpreta los MCP cuando se ha especificado una actualizacin de imagen de E/S despus que se complete cada MCP.
Figura 17.1 Ejecucin de MCP con actualizacin de E/S despus de cada MCP
MCP A Actualiz. de ima gen de E/S y manten. interno
MCP B Actualiz. de ima gen de E/S y manten. interno
...
MCP P Actualiz. de ima gen de E/S y manten. interno
Pre-escn de E/S realizado en transicin del modo de programacin al modo de marcha.
Importante: Pueden ocurrir cambios al modo de programacin o programacin remota entre la ejecucin de MCP.
Usted puede ganar 23 ms de tiempo de escn de programa por escn de E/S inhabilitado, inhabilitando escns de E/S entre MCP. El procesador actualiza sus E/S cuando usted llega al siguiente comando de escn de E/S, el cual puede ser: un escn de E/S habilitado entre MCP, y/o el final de una pasada por toda la lista de MCP El procesador siempre realiza un escn de E/S despus de una pasada a travs de la lista de MCP. La Figura 17.2 muestra cmo el procesador se salta escns de E/S y se mueve al siguiente MCP.
Figura 17.2 Ejecucin de MCP con actualizacin de E/S inhabilitada entre MCP
MCP A MCP B Actualiz. de ima gen de E/S y manten. interno Pre-escn de E/S realizado en transicin del modo de programacin al modo de marcha.
MCP C MCP D Actualiz. de ima gen de E/S y manten. interno
...
MCP xx MCP xx Actualiz. de ima gen de E/S y manten. interno
Importante: Pueden ocurrir cambios al modo de programacin o programacin remota entre la ejecucin de MCP.
Octubre 1995
173
Si el MCP es un: Programa de lgica de escalera
Ocurre lo siguiente: 1. Todos los renglones son ejecutadosdesde el primero al ltimo, con todos los temporizadores, contadores, saltos y subrutinas activas. 2. Despus de la instruccin END en el programa de escalera, el procesador inicia una actualizacin de E/S leyendo entradas locales, escribiendo salidas locales, leyendo bfers remotos y escribiendo salidas remotas al bfer. 3. El procesador inicia el siguiente MCP.
Programa de texto estructurado
1. El cdigo se ejecuta normalmente. 2. Despus de la ltima instruccin en el programa, el procesador inicia una actualizacin de E/S 3. El procesador inicia el siguiente MCP.
SFC
1. Slo se escanean los pasos activos, y las transiciones de esos pasos activos se examinan. 2. Despus de una pasada completa a travs de los pasos activos, el procesador inicia una actualizacin de E/S. 3. El procesador inicia el siguiente MCP.
Configuracin de MCP
Men principal 6200
Usted configura los MCP en la pantalla de configuracin del procesador. Siga los pasos que se indican a la izquierda:
Processor Configuration User control bits: 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 Processor input interrupt RESTART FIRST STEP Watchdog (ms): 500 Communication time slice (ms):
Online Prog
F1
bit mask: 00000000 00000000 compare value: 00000000 00000000 down count: 0 prog file no.: 0 module group: prog file no.: prog prog prog prog prog file file file file file no.: no.: no.: no.: no.: 0 0 0 0 0 0 setpoint: disable: disable: disable: disable: disable: 0 0 0 0 0 0
Selectable timed interrupt Main control program A: B: C: D: E:
General Utilities
F7
I/O I/O I/O I/O I/O
update: update: update: update: update:
0 0 0 0 0
Proc Config
F3
Use [] o [PageDown] para desplazarse por la pantalla hacia abajo, mostrando ms campos de configuracin de MCP.
Octubre 1995
174
En este campo:
prog file no.
Haga lo siguiente: Especifique los nmeros de archivo de programa para MCP A-P y el orden en el cual deben ejecutarse los MCP. Esta configuracin es leda antes que se ejecute el MCP; si usted hace un cambio a la pantalla de configuracin referente a un MCP, ese cambio se hace efectivo en la siguiente ejecucin del MCP. Se puede cambiar la informacin de MCP en la pantalla de configuracin del procesador o mediante la lgica de escalera. Si usted especifica un archivo MCP que no existe o no es un programa de lgica de escalera, un programa de texto estructurado o un archivo SFC, se registra un fallo mayor en el archivo de estado. Tambin se registra un fallo menor si todos los archivos de programa MCP estn establecidos en cero. Usted puede tener el mismo nmero de archivo de programa especificado ms de una vez como MCP. Por ejemplo, es posible que desee que un programa se ejecute frecuentemente y tenga prioridad sobre otros programas. Si no desea usar programas principales mltiples, programe un SFC (archivo de programa 1), programa de lgica de escalera (archivo de programa 2) o programa de texto estructurado (archivo de programa 2) y el procesador ejecutar su programa principal. No necesita hacer entradas en la pantalla de configuracin del procesador (el procesador automticamente introduce el primer nmero de archivo de programa configurado en la primera entrada MCP).
Archivo de estado: S:80-S:127
disable
Al establecer o restablecer el bit en estos campos, usted le indica al procesador que salte el MCP hasta que el bit sea restablecido. Si se inhibe un archivo de programa MCP, el procesador salta el archivo y va al siguiente archivo del programa. ATENCION: Si usted inhabilita un MCP, las salidas permanecen en el estado en que estaban durante el ltimo escn (por ej. todas las acciones permanecen activas). Asegrese de considerar las salidas que pueden ser controladas dentro de ese MCP antes de inhabilitarlo. De lo contrario podran producirse lesiones personales o dao al equipo. Inhabilite un MCP si desea mantener temporalmente el estado de una mquina, independientemente de las transiciones (por ejemplo, en condiciones de fallo de mquina). El inhabilitar un MCP tambin puede ayudar a mejorar el tiempo de escn; si usted sabe que no necesita ejecutar uno de sus MCP en cada escn, puede inhabilitarlo hasta que lo necesite. Para establecer y restablecer los bits para programas de control principal A-P, lleve el cursor al campo apropiado y escriba 1 para inhabilitar (saltar) este MCP o 0 para habilitar (escanear) este MCP. Presione [Enter]. Si se establece el bit de inhabilitacin para todos los campos de programa MCP (lo cual indica que todos los programas de control van a ser saltados), se registra un fallo menor en el archivo de estado del procesador.
S:79
I/O update
Un 1 en este campo le indica al procesador que salte el escn de E/S despus de este MCP. El valor predeterminado 0 le indica al procesador que realice el escn de E/S despus del MCP correspondiente. Para especificar el bit de E/S, lleve el cursor al campo apropiado y escriba 0 1. Presione [Enter].
S:78
Monitorizacin de MCP
Los tiempos de escn del programa para cada MCP son almacenados en el archivo de estado del procesador, incluyendo el tiempo de escn previo y mximo. El archivo de estado tambin almacena el tiempo de escn acumulativo, S:8 (el tiempo de escn para una pasada completa a travs de todos los MCP) y el tiempo de escn acumulativo mximo S:9.
Octubre 1995
Captulo 18
Uso de este captulo

Si desea leer acerca de : Uso de una interrupcin temporizada seleccionable Definicin de una interrupcin temporizada seleccionable Monitorizacin de interrupciones temporizadas seleccionables Vaya a la pgina: 181 183 184
Uso de una interrupcin de entrada seleccionable
Una interrupcin temporizada seleccionable (STI) le dice al procesador que interrumpa peridicamente la ejecucin del programa (debido a tiempo transcurrido) para hacer funcionar un programa STI una vez hasta completarlo. Luego, el procesador reinicia la ejecucin del archivo de programa original desde donde fue interrumpido. Por ejemplo, si se desea usar una STI para actualizar peridicamente valores analgicos para un lazo de control de proceso o enviar datos de maquinaria a una computadora principal a intervalos programados.
Consejo de diseo
Para escribir una lgica de escalera STI

Siga las pautas siguientes cuando escriba una lgica de escalera para una STI. Almacene el programa STI en su propio archivo de escalera. Asegrese de que el intervalo de interrupcin que se especifica (en la palabra de estado S:3) sea ms largo que el tiempo de ejecucin del programa STI. Si no lo es, puede ocurrir una superposicin de STI y el procesador establece un bit de fallo menor en S:10/2. Tome nota de que el temporizador de control (watchdog) del procesador contina funcionando mientras el procesador ejecuta un programa STI. Importante: Si ocurre la interrupcin durante la ejecucin de una instruccin, el procesador detiene la ejecucin de la instruccin, escanea el archivo de interrupcin una vez hasta completarlo y luego reinicia la ejecucin de la instruccin. En efecto, la ejecucin STI es transparente al tiempo de ejecucin del programa a menos que se especifique un intervalo muy corto. Un intervalo muy corto puede causar que el temporizador de control (watchdog) llegue a su tiempo lmite o cause escns de programa excesivamente largos.
Octubre 1995
182
La edicin fuera de lnea afecta el rendimiento de una rutina STI. La STI no puede interrumpir el procesador mientras est administrando su memoria debido a las ediciones en lnea que se estn efectuando. La entrada STI debe estar activada por un tiempo ligeramente mayor que el tiempo actual requerido para completar las ediciones en lnea. De lo contrario, la STI no se ejecuta.
Ejemplo de aplicacin STI

Revise peridicamente el estado de los procesadores de la familia PLC-5 en la red de comunicacin DH+. Compare el estado de cada procesador con un archivo de datos de referencia (vea los renglones a continuacin). Establezca un bit si se encuentra una desigualdad. Ejecute esta comparacin un vez cada 800 ms. suponga que otro paso activo recupera datos de estado desde los procesadores PLC-5 con una instruccin MSG y la carga dentro de un archivo de fuente temporal (N5:10).
R6:0 / DN FSC FILE SEARCH/COMPARE Control Length Position Mode Expression #N5:0 <> #N5:10
EN R6:0 10 0 ALL DN ER
R6:0 FD
O:000 00
Transferencias en bloque en interupciones temporizadas seleccionables (STI)

Si el procesador ejecuta una interrupcin temporizada seleccionable (STI) que contiene instrucciones de transferencia en bloques, el procesador ejecuta estas transferencias inmediatamente al completar las transferencias en bloque que se encuentran actualmente en el bfer activo, antes que los pedidos de transferencia en bloques esperando en la cola. Las transferencias en bloques en una rutina de fallo o una STI deberan estar slo entre el procesador y las E/S locales. Usted puede programar transferencias en bloques inmediatas a un chasis de E/S locales usando el programa STI (i.e., la STI se invoca y la transferencia en bloques ocurre inmediatamente). El procesador ejecuta la transferencia en bloques inmediatamente, completa los renglones restantes en la STI, luego reinicia la ejecucin del programa de escalera.
Octubre 1995
183
Usted puede usar la STI para una transferencia en bloques a E/S remotas. Las instrucciones de transferencia en bloques remotas en una STI causan que el procesador reinicie la ejecucin de programas de escalera de menor prioridad mientras espera que se complete la transferencia en bloques. Si desea que la STI se ejecute hasta completarla antes de regresar a su programa lgico principal, incluya un par de instrucciones UID y UIE en el archivo de programa STI. Coloque la instruccin de transferencia en bloques dentro de un par UID/UIE. ATENCION: Cuando el procesador ejecuta una rutina de fallo o una STI con una instruccin de transferencia en bloques a un chasis remoto, la MCP reinicia el procesamiento mientras la PII o STI est esperando a que se complete la transferencia en bloques a menos que se use el par de instruccin UIE/UID.
Definicin de una interrupcin temporizada seleccionable
Para configurar una interrupcin temporizada seleccionable, usted debe especificar:

Processor Configuration User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME Status File: Processor input interrupt N34 bit mask: compare value: prog file no.: prog file no.: 0 0 0 0 RESTART LAST ACTIVE STEP Watchdog (ms): 500 Communication time slice (ms):
down count: module group:
0 0
Selectable timed interrupt
setpoint (ms): 0
En este campo:
program file no.
Haga lo siguiente: Introduzca el nmero del archivo de programa que contiene el programa STI. Si no est usando una STI, introduzca un cero.
Archivo de estado: S:31
set point
Introduzca el intervalo de tiempo entre interrupciones (1 a 32767 ms). Si no est usando una STI, introduzca un cero. Importante: Recuerde especificar un tiempo de interrupcin ms largo que el tiempo de ejecucin del archivo STI. Si no lo hace, el procesador establece un fallo menor (S:10, bit 2). Importante: Tome nota de que lo ms bajo que el punto de ajuste puede ir es 10 milisegundos, aun cuando el software de programacin permite entradas de un dgito.
S:30
Por ejemplo, usted podra introducir un 7 en S:31 y un 15 en S:30. Esto causa que el procesador ejecute el archivo de escalera 7 cada 15 ms. Se puede usar slo una STI por vez. Sin embargo, se puede habilitar o inhabilitar la interrupcin, cambiar a un archivo de interrupcin diferente o cambiar el tiempo entre interrupciones. Use lgica de escalera para cambiar los valores en la palabra S:30 y palabra S:31 segn sea necesario.
Octubre 1995
184
ATENCION: Los programas STI alargan el escn de programa en una cantidad igual al retardo de interrupcin multiplicado por el nmero de veces que la interrupcin ocurre durante un escn de programa.
Importante: Si se inhabilita la STI mediante la lgica de escalera (colocando un cero en S:30), podra tomarle al procesador hasta 100 ms para rehabilitar la STI. Si se inhabilita la STI escribiendo un 0 en S:31, el procesador usa el valor en S:30 para determinar con qu regularidad verificar la existencia de un valor diferente a cero en S:31.
Monitorizacin de interrupciones temporizadas seleccionables
Use la segunda pgina de la pantalla de estado del procesador para monitorizar las STI.
Processor Status Processor input interrupt scan [ms] last: 0 events since last interrupt: changed bits last: last: [ms] [ms] [ms] [ms] [ms] [ms] [ms] [ms] [ms] last: last: last: last: last: last: last: last: last: 0 0 0 0 0 0 0 0 0 0 0 0 0 00000000 00000000 maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: 0 0 0 0 0 0 0 0 0 0 0 maximum:
Selectable timed interrupt scan [ms] Overall program scan [ms] Main control program A B C D E F G H I scan scan scan scan scan scan scan scan scan
Este campo de escn: Ultimo Mximo
Almacena do en: S:53 S:54
Muestra: El tiempo de escn actual o ltimo mediante la STI. El valor mximo que fue mostrado en el ltimo campo de escn.
Octubre 1995
Captulo 19
Uso de las interrupciones de entrada de procesador
Uso de este captulo

Si desea leer acerca: Uso de una interrupcin de entrada de procesador Definicin de una interrupcin de entrada de procesador Monitorizacin de interrupciones de entrada de procesador Vaya a la pgina: 191 195 196
Uso de una interrupcin de entrada de procesador
Una interrupcin de entrada de procesador (PII) especifica cundo una entrada accionada por un evento causa que el procesador interrumpa la ejecucin del programa y ejecute un archivo de programa PII una vez hasta completarlo. Seguidamente, el procesador reinicia la ejecucin del archivo de programa desde donde fue interrumpido. Use las PII slo para entradas en el chasis residente en el procesador. Se puede usar una interrupcin de entrada de procesador como una interrupcin accionada por un evento o en aplicaciones de procesamiento a alta velocidad. Por ejemplo, usted puede necesitar contar entradas rpidamente para seguir la produccin, tal como un una lnea de envasado en lata. O, use una PIT si su aplicacin requiere una actualizacin de entrada inmediata cuando una parte se ve en la banda transportadora o se necesita hacer una actualizacin de salida inmediata para ejecutar la accin siguiente. Por ejemplo, cuando se detecta una parte que desciende por la banda transportadora, se puede necesitar detenerla para que se pueda agregar la siguiente pieza. El programa PII puede contener instrucciones de actualizacin inmediata para completar funciones de control de alta velocidad. A medida que el programa de escalera est funcionando y la condicin de entrada ocurre, el procesador interrumpe la ejecucin del programa y ejecuta el archivo de programa PII. Luego, el procesador reinicia la ejecucin del archivo de programa desde el punto en donde fue interrumpido.
Octubre 1995
192
Consejo de diseo
Para escribir la lgica de escalera PII

Siga estas reglas cuando escriba la lgica de escalera para una PII. Almacene el programa PII en un archivo de escalera. Asegerese de que la condicin de entrada (para causar la interrupcin) no ocurre ms rpido que el tiempo de ejecucin del programa PII. Si ocurre una segunda condicin de entrada idntica antes que el programa de interrupcin ha terminado de ejecutar la primera condicin de entrada, ocurre una superposicin de PII y el procesador establece un bit de fallo menor en S:10/12. La temporizacin para una PII es como sigue: 1 ms para cambiar a una tarea PII tiempo de ejecucin de lgica de escalera PII 1 ms para regresar a la ejecucin del programa de control Ya que se necesita permitir por lo menos 1 ms para ejecutar la lgica PII, defina el tiempo PII de por lo menos 3 ms para ayudar a prevenir superposiciones de PII. El temporizador de control (watchdog) del procesador contina funcionando mientras funciona un programa PII. Una PII puede detectar un evento dentro de 100 ms; sin embargo, se debe permitir al menos 3 ms entre eventos PII sucesivos.
Ejemplos de aplicacin de PII

El programa PII se puede usar de dos maneras:
Modo Contador Descripcin Usando el modo de contador, se puede usar el contador interno del procesador. Se configura la PII con el valor prestablecido de manera que el hardware cuenta una condicin de entrada y luego ejecuta la PII cuando el valor prestablecido es igual al valor acumulado. La lgica de escalera PII slo necesita contener la salida que se desea que ocurra. Usando el modo de transicin de bit, se configura la PII para que ocurra cada vez que la condicin de entrada es verdadera. Por ejemplo, se desea contar tabletas a medida que salen de la lnea de produccin a una velocidad de 100 tabletas por segundo. La maquinaria empaca 100 tabletas por paquete. Suponga un interruptor ptico que detecta cada tableta.
Transicin de bit
El programa PII (Figura 19.1) debe: contar 100 tabletas por grupo establecer una salida en la tableta nmero 100 restablecer el contador para el siguiente grupo
Octubre 1995
193
Figura 19.1 Ejemplo de programa PII C4:0.CU U CTU COUNT UP Counter Preset Accum C4:0 DN Output CU C4:0 100 DN
Output
C4:0 RES CLR CLEAR Destination S:51
El bit de imagen de salida permanece establecido hasta el siguiente conteo.
Transferencia en bloques en interrupciones de entrada de procesador (PII)

Se puede usar una PII para transferencia en bloques a E/S remotas. Las instrucciones de transferencia en bloques remotas en una PII causan que el procesador reinicie la ejecucin de programas de escalera y STI de menor prioridad mientras espera que se complete la transferencia en bloques. Si desea que la PII se ejecute hasta completarla antes de regresar al programa lgico principal, incluya un par de instrucciones UID y UIE en el archivo de programa PII. Coloque la instruccin de transferencia en bloques dentro del par UID/UIE. Importante: Si la interrupcin ocurre durante la ejecucin de una instruccin, el procesador deja de ejecutar la instruccin, escanea el archivo de interrupcin una vez hasta completarlo, luego reinicia la ejecucin de la instruccin. En efecto, la ejecucin de una PII es transparente al tiempo de ejecucin del programa a menos que se programen demasiadas muy seguido. Demasiadas PII pueden causar que el temporizador de control (watchdog) llegue a su tiempo lmite o cause escns de programa excesivamente largos. Los cambios de configuracin de PII no entran en efecto hasta que el procesador va del modo de programacin a marcha o prueba.
Octubre 1995
194
Consejo de diseo
Consideraciones de diseo
Considere las pautas siguiente cuando planifique las PII. No use direccionamiento a 2 slots al usar PII. No use mdulos 1771-IG o -IGD, ni TTL de 8 y 16 puntos para PII. Use el mdulo de entrada 1771-IQ16. Ya que el filtro de retardo de entrada del mdulo es seleccionable, se puede establecer el retardo a 0 o alrededor de 200 ms. Evite usar un mdulo de transferencia en bloque en el rack residente en el procesador con una PII configurada ya que se podra perder un pulso de entrada mientras una transferencia en bloques de datos est en progreso. Sin embargo, si se necesita usar transferencias en bloques, asegrese que el pulso de entrada PII es al menos 400 ms, lo cual causa que la transferencia en bloques no afecte la PII. La edicin en lnea afecta el rendimiento de la rutina PII. Una PII no puede interrumpir el procesador mientras est administrando su memoria debido a las ediciones en lnea que estn siendo efectuadas. La entrada PII debe estar activada por una cantidad de tiempo ligeramente mayor que el tiempo actual requerido para completar las ediciones en lnea. En caso contrario, la PII no se ejecuta. Restablezca S:51 de una de las dos maneras siguientes: usando una instruccin CLR (vea la Figura 19.1) colocando una instruccin MOV (mover) en el ltimo rengln en el archivo PII. Mueva un 0 dentro de S:51 para restablecer los bits PII antes de terminar el archivo PII. Importante: Si no se restablece S:51, se establece un bit de superposicin de PII en la pgina de estado, causando un fallo menor.
Octubre 1995
195
Definicin de una interrupcin de entrada de procesador

Men principal 6200
Para definir una PII, haga lo siguiente:

Processor Configuration User Control Bits 00000000 00000000 Fault routine prog file no.: 0 I/O status file: 0 VME Status File: Processor input interrupt N34 prog file no.: 0 module group: down count: 0 bit mask: 00000000 00000000 compare value: 00000000 00000000 0 RESTART LAST ACTIVE STEP Watchdog (ms): 500 Communication time slice (ms):
Online Prog
F1
General Utilities
F7
En este campo de configuracin de PII:

prog file no.
Haga lo siguiente:
Direccin de archivo de estado: S:46
Introduzca el nmero del archivo de programa que contiene el programa PII. Este es el nico parmetro que se puede cambiar mientras el procesador est en el modo de MARCHA.
Proc Config
F3
module group
Introduzca el nmero de rack asignado y el nmero de grupo de E/S de la entrada que se va a monitorizar (por ejemplo, 21 para el rack 2, grupo 1). No introduzca la direccin. (Slo para entradas en el chasis residente en el procesador). Si el nmero de palabra de entrada especificado no es el del rack local o si no hay un mdulo de entrada en la ranura direccionada, se establece un bit de fallo menor (S:10/11) en la transicin de modo.
S:47
bit mask
Cada grupo de mdulo (especificado en S:47) tiene un bit de control que se usa para monitorizar el bit de entrada. Para monitorizar el bit, introduzca un 1. Para ignorar el bit, introduzca un 0. Cada grupo de mdulo (especificado en S:47) tiene un bit que se usa cuando se controla una PII a travs de una transicin de bit. Para que cuente una transicin de falso a verdadero (accionador de bit), introduzca un 1. Para que cuente una transicin de verdadero a falso (accionado de evento), introduzca un 0. Introduzca una valor prestablecido para determinado cuntas condiciones desea que ocurran antes de la interrupcin. Los lmites vlidos son de 0 a 32,767. Si desea que la interrupcin ocurra siempre, introduzca un 0 o un 1.
S:48
compare value
S:49
down count
S:50
Importante: Si cambia la configuracin PII durante el modo de marcha, debe conmutar el modo a programacin, luego regresar a modo de marcha para que el cambio se haga efectivo.
Octubre 1995
196
Monitorizacin de interrupciones de entrada de procesador

Men principal 6200
Use la segunda pgina de la pantalla de estado del procesador para monitorizar las PII.
Processor Status Processor input interrupt scan [ms] last: 0 events since last interrupt: changed bits 0 0 00000000 00000000 maximum:
Selectable timed interrupt scan [ms] Overall program scan [ms]
last: last:
0 0 0 0 0 0 0 0 0 0 0
maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum: maximum:
0 0 0 0 0 0 0 0 0 0 0
Online Prog
F1
General Utilities
F7
Main control program A B C D E F G H I
scan scan scan scan scan scan scan scan scan
[ms] [ms] [ms] [ms] [ms] [ms] [ms] [ms] [ms]
last: last: last: last: last: last: last: last: last:
Esta direccin:
Proc Status
F2
Almacena: Mscara de retorno (bits cambiados)
Descripcin: Muestra las transiciones de bits que causan la interrupcin. Si un bit es 1, el bit ha cambiado desde la ltima interrupcin. Si el bit es 0, no ha cambiado desde la ltima interrupcin. Se puede usar esta informacin para acondicionar otros renglones en el programa de escalera. Importante: Si uno de estos bits ya est establecido (i.e., una interrupcin previa estableci el bit), el procesador establece un fallo menor (S:10/12) para indicar una posible superposicin de PII. Importante: Si desea monitorizar esta superposicin, asegrese de que el ltimo rengln del programa PII restablece esta mscara de retorno en el archivo de estado.
S:51
PageDown
S:52
Acumulador (eventos)
Muestra el nmero de condiciones que ocurrieron antes de la interrupcin. Este valor debera ser igual al valor en el campo de contador de la informacin de configuracin. Si estos valores no son iguales: las interrupciones no se estn ejecutando cuando se supone que lo hagan se est intentando contar demasiados eventos los eventos estn sucediendo muy rpidamente para contarlos Muestra el escn actual o ltimo a travs de la PII.
S:55
Tiempo de escn (ltimo) Tiempo de escn (mximo)
S:56
Muestra el valor mximo que fue mostrado en el ltimo campo de escn.
Use S:51/0-15 dentro del archivo PII ya que estos bits son: mapeados desde el mdulo de entrada actual que est siendo usado para la PII retentivos Para que la rutina PII se ejecute correctamente, no use las direcciones de los bits del mdulo de entrada dentro de la rutina PII.
Octubre 1995
REFERENCIA
Para obtener informacin acerca de: Especificaciones del sistema Listado de las palabras de archivo de estado del procesador y su significado Gua para las instrucciones de escalera y tiempos de ejecucin Cmo posicionar los interruptores del sistema Problemas potenciales y soluciones recomendadas Pautas para seleccionar y hacer cables Vea el captulo: 20 21 22 23 24 25 Especificaciones Archivo de estado del procesador Referencia rpida del conjunto de instrucciones Referencia para los posicionamientos de interruptores Localizacin y solucin de problemas Referencia para cables Ttulo
Captulo 20
Uso de este captulo

Si desea leer acerca de: Especificaciones del procesador Especificaciones de la batera (1770-XYC) Programacin de las especificaciones del software Vaya a la pgina: 202 205 206
Octubre 1995
202
Especificaciones del procesador

Corriente del backplane PLC-5/11, -5/20, -5/26, -5/30 . . . . . . . . . . . . . . . . . . . . . . . . . 2.3A PLC-5/40, -5/46, -5/40L, -5/60, -5/60L -5/80, -5/86 . . . . . . . . . . 3.3A PLC-5/20E, -5/40E, -5/80E . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.6A Disipacin trmica PLC-5/11, -5/20, -5/26, -5/30 . . . . . . . . . . . . . . . . . . . . . . . . . 41.30 BTU/hr PLC-5/40, -5/46, -5/40L, -5/60, -5/60L -5/80, -5/86 . . . . . . . . . . 59.04 BTU/hr PLC-5/20E, -5/40E, -5/80E . . . . . . . . . . . . . . . . . . . . . . . . . . . 61.43 BTU/hr Condiciones ambientales Temperatura operativa . . . . . . 0 a 60 C (32-140 F) Temperatura de almacenamiento -40 a 85 C (-40 a 185 F) Humedad relativa . . . . . . . . . 5 a 95% (sin condensacin) Operativo . . . . . . 30 g de aceleracin de pico durante 111 ms No operativo . . . . . 50 g de aceleracin de pico durante 111 ms 1 g @ 10 a 500 Hz 0.012 pulgadas de desplazamiento pico a pico Variaciones mximas a 60 C lo calendario cal n ario Reloj
Choque Vibracin (operativa y no operativa)
5 min por mes
es Variaciones tpicas a 20 C . . 20 s por mes Precisin de temporizacin 1 program scan 1770-XYC 1785-ME16 1785-ME32 1785-ME64 1785-M100
Batera Mdulos de memoria
Escn tpico de E/S discretas
0.5 ms / E/S locales extendidas 10 ms / comunicacin de adaptador de E/S remotas a 57.6 kbps 7 ms / comunicacin de adaptador de E/S remotas a 115.2 kbps 3 ms / comunicacin de adaptador de E/S remotas a 230.4 kbps
Mdulos de E/S
E/S de boletn 1771, incluyendo mdulos de 8, 16, 32 puntos e inteligentes.
Octubre 1995
203
2 slot Cualquier combinacin de mdulos de 8 puntos Los mdulos de 16 puntos deben ser pares de E/S No se aceptan mdulos de 32 puntos Dir ccionami n o del Direccionamiento l hardware ar ar 1 slot Cualquier combinacin de mdulos de 8 16 puntos dulos de 32 puntos deben ser pares de E/S ES Los mdulos 1/2 slot Cualquier combinacin de mdulos de 8, 16 32 puntos DH+ (lnea troncal: cable de 3,048 ms (cable de 10,000 pies) lnea de derivacin: cable de 30.4 ms. (cable de 100 pies) DH usando 1785-KA En serie Ethernet (protocolo TCP/IP, puerto de transceriver AUI de 15 pines) E/S remotas E/S locales extendidas (procesadores PLC-5/40L y -5/60L solamente) chasis 1771-A1B, -A2B, A3B, -A3B1, -A4B, ranura del extremo izquierdo Entre 40 y 42 Entre 54 y 56 PLC-5/20, -5/26 PLC-5/30 PLC-5/40, -5/46, -5.40L Peso PLC-5/60, -5/60L PLC-5/80, -5/86 PLC-5/20E PLC-5/40E PLC-5/80E Certificacin de agencia (cuando el producto est marcado) 1.21 kg (2.7 lbs) 1.20 kg (2.6 lbs) 1.42 kg (3.1 lbs) 1.42 kg (3.1 lbs) 1.42 kg (3.1 lbs) 1.43 kg (3.2 lbs) 1.39 kg (3.1 lbs) 1.38 kg (3.0 lbs)
Comunicacin
Ubicacin Codificacin
CSA Clase I, Divisin 2, Grupos A, B, C, D Listado por UL Marcado CE para todas las directivas aplicables
Octubre 1995
204
Especificaciones del procesador (continuacin)

Mximo de palabras de memoria del usuario Mximo nmero de racks de E/S (direcc. de rack)
Procesador/ Cat. No.
Total mximo de E/S (cualquier combinacin) 512 cualquier combinacin o 384 ent + 384 sal (complementarias)
Tipos de puertos de comunicacin 1 DH+/E/S remotas (adaptador o escner) esc ner) 1 puerto en serie, configurable para RS-232 y 423 y compatible con RS-422A 1 DH+ (Fijo) 1 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422A 1 DH+ (Fijo) 1 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422A 1 canal Ethernet solamente 2 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422A 4 DH+/E/S remotas (adaptador o escner 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422A 2 DH+/E/S remotas (adaptador o escner) 1 canal Ethernet solamente 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422A 2 DH+/E/S remotas (adaptador o escner 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422A 1 E/S locales extendidas 4 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422A 2 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422A 1 E/S locales extendidas
Mximo nmero de chasis de E/S Total Local ext Remotas 4 (debe ser el rack 3)
PLC-5/11 (1785-L11B)
8K
4 (0-3)
PLC-5/20 (1785-L20B) PLC-5/26 (1785-L26B)
16K
512 (cualquier combinacin) o 512 ent + 512 sal (complementarias)
4 (0-3)
13
12
PLC-5/20E (1785-L20E)
16K
512 (cualquier combinacin) o 512 ent + 512 sal (complementarias) 1024 (cualquier combinacin) o 1024 ent y 1024 sal (complementarias) 2048 (cualquier combinacin) o 2048 ent + 2048 sal (complementarias)
4 (0-3)
13
12
PLC-5/30 (1785-L30B) PLC-5/40 (1785-L40B) PLC-5/46 (1785-L46B)
32 K
8 (0-7)
29
28
48 K
16 (0-17)
61
60
PLC-5/40E (1785-L40E)
48 K
16 (0-17)
61
60
PLC-5/40L (1785-L40L)
48 K
2048 (cualquier combinacin) o 2048 ent + 2048 saL (complementarias) 3072 (cualquier combinacin) o 3072 ent + 3072 sal (complementarias)
16 (0-17)
61
16
60
PLC-5/60 (1785-L60B)
64 K
24 (0-27)
93
92
PLC-5/60L (1785-L60L)
64 K
24 (0-27)
81
16
64
Los procesadores PLC-5/40, -5/40E, -5/40L tienen un lmite de 32 K palabras por archivo de tabla de datos. Los procesadores PLC-5/60 y -5/60L tienen un lmite de 56 K palabras por archivo de programa y 32 K palabras por archivo de tabla de datos.
Octubre 1995
205
Procesador/ Cat. No. PLC-5/80 (1785-L80B) PLC-5/86 (1785-L86B)
Mximo de palabras de memoria del usuario
Total mximo de E/S (cualquier combinacin) 3072 (cualquier combinacin) o 3072 ent + 3072 sal (complementarias)
Tipos de puertos de comunicacin 4 DH+/E/S remotas (adaptador o escner) 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422A 2 DH+/E/S remotas (adaptador o escner 1 puerto en serie configurable para RS-232 y 423 y compatible con RS-422As 1 canal Ethernet solamente
Mximo nmero de racks de E/S (direcc. de rack)
Mximo nmero de chasis de E/S
100 K
24 (0-27)
93
92
PLC-5/80E (1785-L80E)
100 K
3072 (cualquier combinacin) o 3072 ent + 3072 sal (complementarias
24 (0-27)
65
64
Los procesadores PLC-5/80, -5/80E tienen un lmite de 64 K palabras de espacio de tabla de datos total con un lmite de 56 K palabras por archivo de programa y 32 K palabras por archivo de tabla de datos.
Especificaciones de la batera (1770-XYC)

Estimado de vida de la batera en el peor de los casos Batera usada en este procesador: PLC-5/11, -5/20 y 5/20E A esta temperatura: Sin alim. elct. 100%: 256 das 2 aos 84 das 1 ao Sin alim. elct. 50%: 1.4 aos 4 aos 150 das 1.2 aos Duracin de la batera despus que se enciende el LED 11.5 das 47 das 5 das 30 das
60C 25C
PLC-5/30, -5/40, -5/40L, -5/60, -560L, -5/80, -5/40E y -5/80E
60C 25C
El indicador de la batera (BATT) le advierte cuando la carga de la batera est baja. Estas duraciones se basan en el supuesto de que slo la batera est suministrando la alimentacin elctrica al procesador (sin alimentacin elctrica al chasis) una vez que se enciende el LED por primera vez.
Octubre 1995
206
Software de programacin
Entorno DOS: 6201-PLC5, 6203-PLC5, 6241-PLC5, 6243-PLC5 Hardware de la computadora espacio de disco duro de 11 Mbytes para el software 6200 600 Kbytes opcionales para ejemplos de programacin de transferencia en bloques 800 Kbytes opcionales para apoyo de software remoto 5.6 Mbytes software PC/TCP para programar en Ethernet 547 Kbytes (560,000 bytes) de RAM libre 384 Kbytes adicionales recomendados de memoria extendida o expandida para programar fuera de lnea unidad de disco flexible (3 1/2) monitor monocromo o a color Mnimo con base en DOS Allen-Bradley IBM XT, AT, 80386 o compatible Recomendado IBM 80486 o compatible
Requisitos del sistema

Entorno Windows: 6201-PLC5, 6203-PLC5, 6241-PLC5, 6243-PLC5 igual que para el entorno DOS 384 Kbytes de memoria expandida Entorno Novell: 6203-5N5, 6203-5NA igual que para el entorno DOS los requisitos para disco duro de DOS se aplican al servidor de archivo los requisitos de RAM de DOS se aplican a cada estacin de trabajo vea la documentacin Novell para otros requisitos Entorno VAX/VMS: 6233-5VDL, 6233-5VTL, 6223-5VTL cualquier procesador de informacin VAX, MicroVAX, VAXstation o MicroVAX
Terminal de programacin
Mnimo IBM 80386SX, 16Mhz o compatible Recomendado IBM 80486, 33Mhz o o mejor o compatible
Recomendado vea la documentacin Novell para obtener recomendaciones acerca de servidores de archivo y estaciones de trabajo
Recomendado terminales serie DEC VT200 y superiores (terminales que aceptan grficos REGIS)
Sistema operativo
DOS 3.2, 3.3, 4.x, 5.0, 6.0, or 6.2 DOS 4.01 (1784-T47)
igual que para el entorno DOS Windows 3.1
igual que para el entorno DOS Red Novell Lite (25 usuarios por servidor de archivo) Novell 3.11 (250 usuarios por servidor de archivo) igual que para el entorno DOS igual que para el entorno DOS necesita una tarjeta de comunicacin para cada estacin de trabajo que programa en lnea
VAX/VMS versin 5.4 posterior
Interface de impresora Comunicacin
paralelo o en serie 80, 132 255 columnas 1784-KL serie B (DH+) 1784-KT (DH, DH+, DH II) 1784-KT2 (DH, DH+, DH II) 1784-KTK1 (DH+) 1784-PCMK (DH+) 6628-A5, -A7 (Ethernet) 1770-KF2 serie B (en serie a DH+) 1785-KE (en serie a DH+)
igual que para el entorno DOS 1784-KL serie B (DH+) 1784-KT (DH+) 1784-KT2 (DH+) 1784-PCMK (DH+) 6628-A5, -A7 (Ethernet)
vea la documentacin VAX/VMS para obtener los requisitos 1770-KF2 serie B, revisin F (en serie a la red DH+) 1785-KE (en serie a la red DH+) Software INTERCHANGE (versin 3.1 superior) para la computadora principal
Octubre 1995
207
Versin de software necesaria para el procesador

Si usted tiene este procesador: PLC-5/11 (serie A o posterior) (serie C o posterior) PLC-5/20 (serie A o posterior) (serie C o posterior) PLC-5/30 (serie A o posterior) (serie C o posterior) PLC-5/40, -5/60 (serie A) (serie B) (serie C) PLC-5/40L, -5/60L (serie A) (serie B) (serie C) PLC-5/80 PLC-5/20E, -5/40E PLC-5/80E 4.5 posterior Debe usar esta versin de software: 4.3 posterior 4.4 posterior 4.3 posterior 4.4 posterior 4.2 posterior 4.4 posterior 4.1 posterior 4.3 posterior 4.4 posterior 4.1 posterior 4.3 posterior 4.4 posterior 4.4 posterior
Octubre 1995
Captulo 21
Los datos de estado del procesador se almacenan en el archivo de datos 2. Importante: Para obtener ms informacin acerca de estos temas, consulte la descripcin en este manual o en el manual de Configuracin y mantenimiento del software de programacin PLC-5, publicacin 6200-6.4.6ES.
S:0 - S:2
Esta palabra del archivo de estado: S:0 Almacena:
Indicadores aritmticos bit 0 = acarreo bit 1 = overflow overflo bit 2 = cero bit 3 = signo Estado e indicadores del procesador Bit Descripcin 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Suma de verificacin RAM es invlida al encendido procesador en modo de PRUEBA procesador en modo de MARCHA procesador en modo de PROG procesador escribiendo a EEPROM procesador en modo de descarga procesador tiene los editores de prueba inhabilitados interruptor selector de modo en posicin REMOTA fuerzas habilitadas fuerzas presentes procesador exitosamente escribi a EEPROM ejecutando programacin en lnea no definido suma de verificacin del programa del usuario calculada ltimo escn de escalera o paso SFC procesador ejecutando primer escn de programa o el primer escn del paso siguiente en un SFC
S:1
S:2
Informacin de establecimiento de interruptor bits 0 6 nmero de estacin DH+ bit 11-12 se establecen con base en los interruptores de backplane del chasis de E/S bit 12 bit 11 = direccionamiento de chasis de E/S 0 0 ilegal 1 0 1/2 slot 0 1 1 slot 1 1 2 slot bit 13: 1 = carga desde EEPROM bit 14: 1 = RAM de respaldo (backup) no configurado bit 15: 1 = memoria no protegida
Octubre 1995
212
S:3-10
Esta palabra de archivo de estado: S:3 a S:6 Almacena:
Tabla de nodo activo para el canal 1A Palabra Bits # de estacin DH+ 3 0-15 00-17 4 0-15 20-37 5 0-15 40-57 6 0-15 60-77 Bits de estado global: S:7/0-7 - - bits de fallo de rack para los racks 0-7 S:7/8-15 - - bits de cola llena de rack para racks 0-7 Vea tambin S:27, S:32, S:33, S:34 y S:35 Ultimo escn de programa (en ms) Escn de programa mximo (en ms) Fallo menor (palabra 1) Descripcin Bit 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 carga de batera est baja (reemplace en 1 das) tabla de nodo activo DH+ ha cambiado retardo STI muy corto, superposicin de programa de interrupcin transferencia de memoria EEPROM al encendido ediciones evitan continuar SFC; tamao de tabla de datos cambi durante modo de programacin; se restablece automticamente en modo de marcha archivo de estado de E/S no vlido no definido no existen ms bloques de comando no hay memoria suficiente en el mdulo de memoria para cargar el programa desde el procesador no hay MCP configurado para ejecutar no se permite MCP no hay nmero de palabra PII en el rack local superposicin de PII no existen bloques de comando para llegar a PII overflow aritmtico superposicin de accin SFC
S:7
S:8 S:9 S:10
Vea tambin S:17
Octubre 1995
213
S:11
Esta palabra de archivo de estado: S:11 Almacena:
Fallo mayor Bit Descripcin 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 archivo de programa alterado (cdigos 10-19) direccin corrompida en archivo de escalera (cdigos 20-29) error de programacin (cdigos 30-49) fallo SFC (cdigos 71-79) error durante el ensamblaje del programa (cdigo 70); se encontr LBL duplicado fallo de proteccin de encendido; el procesador establece este bit al encendido en modo de de marcha si el bit S:26/1 est establecido fallo de dispositivo perifrico salt a rutina de fallo (cdigos 0-9) fallo de control (watchdog) sistema configurado incorrectamente (cdigos 80-89) error de hardware recuperable no existe MCP o no es archivo de escalera ni SFC no existe PII o no es escalera no existe STI o no es escalera no existe rutina de fallo o no es escalera ocurri fallo en un archivo que no es de escalera
Octubre 1995
214
S:12
Cdigos de fallo Cdigo Descripcin 0-9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46-69 definido por el usuario fall verificacin de tabla de datos suma de verificacin de programa de usuario equivocada tipo de operando de entero equivocado tipo de operando de modo de mezcla equivocado no hay suficientes operandos para instruccin demasiados operandos para instruccin se encontr operacin equivocada ninguna expresin termina en expresin matemtica CPT final faltante en zona de edicin abort descarga direccin indirecta fuera de lmites (alta) direccin indirecta fuera de lmites (baja) intento de obtener acceso a archivo no definido nmero de archivo menor que 0 o mayor que el nmero de archivos definidos; o, referencia indirecta a archivo 0, 1, 2; o nmero de archivo equivocado referencia indirecta a tipo de archivo equivocado reservado reservado reservado reservado reservado se excedi nivel de anidado de salto de subrutina muy pocos parmetros de subrutina salto a archivo que no es de escalera rutina CAR no es cdigo 68000 se introdujeron parmetros de temporizador equivocados se introdujeron tiempos delta PID equivocados punto de ajuste PID fuera de lmites se especificaron E/S no vlidas en una instruccin de E/S inmediatas uso no vlido de instruccin de retorno le falta NXT a lazo FOR archivo de control muy pequeo instruccin NXT sin FOR no existe objetivo de salto o le falta LBL a JMP el archivo no es un SFC error al usar SFR se introdujo nmero de canal no vlido reservado
Octubre 1995
215
S:12 (continuacin)
Esta palabra de archivo de estado: S:12 (continuacin) Almacena:
Cdigos de fallo Cdigo Descripcin 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 200 201 202 203 204 205 etiquetas duplicadas subgrfico SFC ya se est ejecutando se intent parar una SFC que ya estaba en marcha se excedi el mximo nmero de subgrficos SFC error de archivo SFC SFC contiene demasiados pasos activos paso SFC hace lazo que regresa a l mismo SFC hace referencia a un paso, transicin, subgrfico o archivo SC que falta, est vaco o es muy pequeo SFC no pudo continuar despus de prdida de alimentacin elctrica error al descargar una SFC al procesador que no puede hacer funcionar las SFC o este procesador PLC especfico no acepta esta SFC con nuevas caractersticas error de configuracin de E/S posicionamiento ilegal del interruptor de backplane del chasis de E/S tipo de cartucho ilegal fall control (watchdog) del usuario error en transferencias en bloques en modo de adaptador configuradas por el usuario cartucho defectuoso cartucho incompatible con computadora principal superposicin de rack (incluye cualquier adaptador de canal) canales de escner estn sobrecargando el bfer de E/S remotas; demasiados datos para que los pueda procesar el procesador Fall prueba de memoria extensiva del mdulo de carro lateral. Tipo de mensaje no definido de mdulo de carro lateral. Mdulo de carro lateral solicita grupo no definido. Tamao de grupo ilegal de mdulo de carro lateral. Mensaje ASCII ilegal de mdulo de carro lateral Mdulo de carro lateral report fallo, que puede ser el resultado de un programa defectuoso que corrompe la memoria o de un fallo de hardware. Mdulo de carro lateral no est fsicamente conectado al procesador PLC-5. Mdulo de carro lateral solicit un tamao de grupo muy pequeo para el comando PC3 (sucede al encender) Fall primera/ltima prueba de mdulo de carro lateral de RAM de 16 bytes Fall transferencia de datos de mdulo de carro lateral a procesador Fall transferencia de datos de procesador a mdulo de carro lateral Fall transferencia de datos de fin de escn de mdulo de carro lateral El nmero de archivo especificado para transferencia de datos sin procesar a travs del mdulo de carro lateral es un valor ilegal El nmero de elemento especificado para la transferencia de datos no procesados a travs de un mdulo de carro lateral es un valor ilegal El tamao de la transferencia de datos no procesados solicitado a travs del mdulo de carro lateral es un tamao ilegal El offset dentro del segmento de transferencia de datos no procesados del mdulo de carro lateral es un valor ilegal Violacin de proteccin de transferencia de mdulo de carro lateral; para procesadores PLC-5/26, -5/46 y -5/86 solamente Se perdi transferencia de salida ControlNet Se perdieron datos de entrada ControlNet Se perdieron datos de diagnstico ControlNet ControlNet program transmisin de overflow de datos Configuracin ControlNet muy compleja para el procesador PLC-5 Configuracin ControlNet excedi la anchura de banda PLC-5
Octubre 1995
216
S:13-S:24
Esta palabra de archivo de estado: S:13 S:14 S:15 S:16 S:17 Almacena:
Archivo de programa donde ocurri el fallo Nmero de rengln donde ocurri el fallo Archivo de estado VME Archivo de estado de E/S Fallo menor (palabra 2) Bit Descripcin 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 cola de BT completa a E/S remotas cola llena canal 1A; se usaron mximas transferencias en bloques remotas. cola llena canal 1B; se usaron mximas transferencias en bloques remotas. cola llena canal 2A; se usaron mximas transferencias en bloques remotas. cola llena canal 2B; se usaron mximas transferencias en bloques remotas. no hay mdem en puerto en serie rack de E/S remotas en tabla de rack local; o, rack de E/S remotas es mayor que el tamao de la imagen revisin de firmware para los pares de canales 1A/1B o 2A/2B no son iguales a la revisin del firmware del procesador error de instruccin ASCII direccin de nodo duplicada error de lista de grupo maestro DF1 violacin de elemento de tabla de datos de procesador protegido violacin de archivo de procesador protegido se estn usando todos los 32 MSG ControlNet se estn usando todos los 32 READ ControlNet 1771 y/o WRITE CIO 1771 se estn usando todos los 8 CIO Flex I/O ControlNet
Vea tambin S:10. S:18 S:19 S:20 S:21 S:22 S:23 S:24 S:25 Ao del reloj del procesador Mes del reloj del procesador Da del reloj del procesador Hora del reloj del procesador Minuto del reloj del procesador Segundo del reloj del procesador Offset de direccionamiento indexado Reservado
Octubre 1995
217
S:26-S:35
Esta palabra de archivo de estado S:267. Almacena:
Bits de control del usuario Descripcin Bit 0 SFC reinicio/continuo: cuando se restablece, el procesador reinicia en el primer paso en SFC. Cuando se establece, el procesador contina con el paso activo despus de prdida de alimentacin elctrica o cambio a modo de MARCHA Proteccin de arranque despus de prdida de alimentacin elctrica: cuando se restablece, no hay proteccin. Cuando se establece, el procesador establece bit de fallo mayor S:11/5 cuando se energiza en el modo de marcha. Define la direccin del rack local: cuando se restablece, la direccin del rack es 0. cuando se establece, la direccin del rack local es 1. Establece E/S complementarias: cuando se restablece, las E/S complementarias estn inhabilitadas. Cuando se establece, se habilitan las E/S complementarias. Bit de compatibilidad de transferencia en bloques local: cuando se restablece, la operacin es normal. cuando se establece, elimina errores frecuentes de suma de verificacin para ciertos mdulos BT. Bit de compatibilidad de escner PLC-3: cuando se establece (1), la respuesta del canal adaptador se retarda un ms; cuando se restablece (0), opera en tiempo de respuesta normal. Bit de inhibicin de modificacin de tabla de datos. Cuando se establece (1), el usuario no puede editar la tabla de datos mientras el procesador est en el modo de marcha.
2 3 4
S:27
Bits de control de rack S:27/0-7 - - bits de inhibicin de rack de E/S para racks 0-7 S:27/8-15 - - bits de restablecimiento de rack de E/S para racks 0-7 Vea tambin S:7, S:32, S:33, S:34 y S:35. Punto de ajuste de control (watchdog) de programa Archivo de rutina de fallo Punto de ajuste STI Nmero de archivo STI Bits de estado global S:32/0-7 - - bits de fallo de rack para racks 10-17 (octal) S:32/8-15 - - bits de cola llena de rack para racks 10-17 Vea tambin S:7, S:27, S:33, S:34 y S:35. Bits de control de rack: S:33/0-7 - - bits de inhibicin de rack de E/S para racks 10-17 S:33/8-15 - - bits de restablecimiento de rack de E/S para racks 10-17 Vea tambin S:7, S:27, S:32, S:34 y S:35. Bits de estado global: S:34/0-7 - - bits de fallo de rack para racks 20-27 (octal) S:34/8-15 - - bits de cola llena de racks para racks 20-27 Vea tambin S:7, S:27, S:32, S:33 y S:35. Bits de control de rack: S:35/0-7 - - bits de inhibicin de rack de E/S para racks 20-27 S:35/8-15 - - bits de restablec. de rack de E/S para racks 20-27 Vea tambin S:7, S:27, S:32, S:33 y S:34.
S:28 S:29 S:30 S:31 S:32
S:33
S:34
S:35
Octubre 1995
218
S:36-S:78
Esta palabra de archivo de estado: S:36 - S:45 S:46 S:47 S:48 S:49 S:50 S:51 S:52 S:53 S:54 S:55 S:56 S:57 S:58 S:59 S:60 S:61 S:62 S:63 S:64 S:65 S:66 S:77 S:78 Almacena:
Reservado Nmero de archivo de programa PII Grupo de mdulo PII Mscara de bit PII Valor de comparacin PII Cuenta regresiva PII Bit cambiado PII Eventos PII desde la ltima interrupcin Tiempo de escn STI (en ms) Tiempo de escn mximo STI (en ms) Tiempo de ltimo escn PII (en ms) Tiempo de escn mximo PII (en ms) Suma de verificacin de programa de usuario Reservado Escn de transferencia discreta de canal de E/S locales extendidas (en ms) Escn mximo discreto de canal de E/S locales extendidas (en ms) Escn de transferencia en bloques de canal de E/S locales extendidas (en ms) Escn mximo de transferencia en bloques de canal de E/S extendidas (en ms) Nmero de archivo de proteccin de tabla de datos de procesador protegido El nmero de bloques de comando de transferencia en bloques remotos que est siendo usado por el par de canales 1A/1B El nmero de bloques de comando de transferencia en bloques remotos que est siendo usado por el par de canales 2A/2B Reservado. Seccin de tiempo de comunicacin para funciones de mantenimiento interno de comunicacin (en ms) Bits de inhabilitar de actualizacin de E/S MCP Bit 0 para MCP A Bit 1 para MCP B etc.
Octubre 1995
219
S:79-S:127
Bits de inhibicin de MCP Bit 0 para MCP A Bit 1 para MCP B etc.
S:80-S:127
Nmero de archivo MCP Tiempo de escn de MCP (en ms) Tiempo de escn mx de MCP (en ms) La secuencia anterior se aplica a cada MCP; por lo tanto, cada MCP tiene 3 palabras de estado. Por ejemplo, palabra 80: nmero de archivo para MCP A palabra 81: tiempo de escn para MCP A palabra 82: tiempo de escn mximo para MCP A palabra 83: nmero de archivo para MCP B palabra 84: tiempo de escn para MCP B etc.
Octubre 1995
Captulo 22

Uso de este captulo
Si desea leer acerca de: Instrucciones de rel Instrucciones de temporizador Instrucciones de contador Instrucciones de comparacin Instrucciones de clculo Instrucciones lgicas Instrucciones de conversin Instrucciones de modificacin de bit y transferencia Instrucciones de archivo Instrucciones de diagnstico Instrucciones de desplazamiento de registro Instrucciones de secuenciador Instrucciones de control del programa Instrucciones de control de proceso y mensajes Instrucciones de transferencia en bloques Instrucciones ASCII Requisitos de temporizacin y memoria para control de programa de archivo e instrucciones de palabra Requisitos de temporizacin y memoria para control de programa de archivo e instrucciones ASCII Vaya a la pgina: 222 223 224 225 227 2214 2215 2216 2217 2219 2220 2221 2221 2224 2225 2226 2229 2232
Importante:
Para obtener una descripcin detallada de cada una de estas instrucciones, vea la Referencia del conjunto de instrucciones del Software de Programacin PLC-5, publicacin 6200-6.4.11ES.
Octubre 1995
222
Instrucciones de rel
Instruccin I:012 07 I:012 07 O:013 ( ) 01 O:013 ( L ) 01 Output Energize OTE Examine Off XIO Examine On XIC Descripcin Examine el bit de la tabla de datos I:012/07, el cual corresponde al terminal 7 en un mdulo de entrada en el rack de E/S 1, grupo de E/S 2. Si este bit de la tabla de datos est establecido (1), la instruccin es verdadera. Examine el bit de la tabla de datos I:012/07, el cual corresponde al terminal 7 en un mdulo de entrada en el rack de E/S 1, grupo de E/S 2. Si este bit de la tabla de datos est restablecido (0), la instruccin es verdadera. Si las condiciones de entrada que preceden esta instruccin de salida en el mismo rengln se hacen verdaderas, establezca (1) el bit O:013/01, que corresponde al terminal 1 de un mdulo de salida en el rack de E/S 1, grupo de E/S 3. Si las condiciones de entrada que preceden esta instruccin de salida en el mismo rengln se hacen verdaderas, establezca (1) el bit O:013/01, que corresponde al terminal 1 de un mdulo de salida en el rack de E/S 1, grupo de E/S 3. Este bit de la tabla de datos permanece establecido aunque el rengln se haga falso. Si las condiciones de entrada que preceden esta instruccin de salida en el mismo rengln se hacen verdaderas, establezca (1) el bit O:013/01, que corresponde al terminal 1 de un mdulo de salida en el rack de E/S 1, grupo de E/S 3. Es necesario restablecer un bit que ha sido enclavado. Esta instruccin actualiza una palabra de bits de la imagen de entrada antes de la siguiente actualizacin de la imagen de entrada normal. En el caso de un chasis local, el escn del programa es interrumpido mientras las entradas del grupo de E/S direccionado son escaneadas; en el caso de un chasis remoto, el escn del programa es interrumpido slo para actualizar la imagen de entrada con los ltimos estados segn lo encontrado en el bfer de E/S remotas. Esta instruccin actualiza una palabra de los bits de imagen de entrada antes de la siguiente actualizacin de la imagen de salida normal. En el caso de un chasis local, el escn del programa es interrumpido mientras las salidas del grupo de E/S direccionado son actualizadas; en el caso de un chasis remoto, el escn del programa es interrumpido slo para actualizar el bfer de E/S remotas con los ltimos estados segn lo encontrado en la imagen de salida.
Output Latch OTL
O:013 (U ) 01
Output Unlatch OTU
01 ( IIN )
Immediate Input IIN
01 ( IOT )
Immediate Output IOT
Octubre 1995
223
Instrucciones de temporizador
Instruccin TON TIMER ON DELAY Timer T4:1 1.0 Time Base Preset 15 Accum 0 Timer On Delay TON Descripcin
Si las condiciones de entrada se hacen verdaderas, el temporizador T4:1 empieza a incrementar en intervalos de 1 segundo. Cuando el valor acumulado es mayor o igual al valor preseleccionado (15), el temporizador se detiene y establece el bit de efectuado del temporizador.
Bits de estado: EN Habilitacin TT Temporizacin de

temporizador
Condicin del rengln Falso Verdadero Verdadero
EN 15 0 1 1
TT 14 0 1 0
DN 13 0 0 1
Valor ACUM 0 increment. >= preselec.
Estado TON Restab. Temporiz. Efectuado
DN Efectuado TOF Timer Off Delay TOF
TIMER OFF DELAY Timer T4:1 .01 Bits de estado: Time Base Preset 180 EN Habilitacin Accum 0 TT Temporizacin de
temporizador
Si las condiciones de entrada son falsas, el temporizador T4:1 empieza a incrementar en intervalos de 10 ms siempre que el rengln permanezca falso. Cuando el valor acumulado es mayor o igual al valor preseleccionado (180), el temporizador se detiene y restablece el bit de efectuado del temporizador.
Rengln del rengln Verdadero Falso Falso
EN 15 1 0 0
TT 14 0 1 0
DN 13 1 1 0
Valor ACUM 0 increment. >= preselec.
Estado TOF Restab. Temporiz. Efectuado
DN Efectuado
Vea la pgina 248 para obtener una descripcin de la operacin de pre-escn para esta instruccin.
Octubre 1995
224
Instruccin RTO RETENTIVE TIMER ON Timer T4:10 1.0 Time Base Preset 10 Accum 0 Retentive Timer On RTO
Descripcin
Si las condiciones de entrada se hacen verdaderas, el temporizador T4:10 empieza a incrementar en intervalos de 1 segundo, siempre que el rengln permanezca verdadero. Cuando el rengln se hace falso, el temporizador se detiene. Si el rengln se vuelve a hacer verdadero, el temporizador contina. Cuando el valor acumulado es mayor o igual que el valor preseleccionado (10), el temporizador de detiene y establece el bit de efectuado del temporizador.
Bits de estado: EN Habilitacin TT Temporizacin del temporizador DN Efectuado
Condicin del rengln Falso Verdadero Falso Verdadero
EN 15 0 1 0 1
TT 14 0 1 0 0
DN 13 0 0 0 1
Valor ACUM 0 increment. se mantiene >= preselec.
Estado RTO Restab. Temporiz. Inhabilit. Efectuado
T4:1 ( RES )
Timer Reset RES
Si las condiciones de entrada se hacen verdaderas, se restablece el temporizador T4:1. Esta instruccin restablece los temporizadores y contadores, as como los bloques de control. Esto es necesario para restablecer el valor acumulado RTO.
Instrucciones de contador
Instruccin CTU COUNT UP Counter Preset Accum C5:1 10 0 Count Up CTU Descripcin Si las condiciones de entrada se hacen verdaderas, el contador C5:1 empieza a contar en incrementos de 1 cada vez que el rengln va de falso a verdadero. Cuando el valor acumulado es mayor o igual que el valor preseleccionado (10), el contador establece el bit de efectuado del contador. DN 13 0 0 1 1 OV 12 0 0 0 1 Valor ACUM 0 incr en val. 1 >= preselec >32767 Estado CTU Restablec. Contando Efectuado Overflow
CU Condicin del Bits de estado: rengln 15 CUContador progresivo Falso 0 CDContador regresivo DNConteo progresivo Conmuta verdad. 1 efectuado Verdadero 1 OVOverflow UNUnderflow Verdadero 1
Octubre 1995
225
Instruccin CTD COUNT DOWN Counter C5:1 Preset 10 Accum 35 Count Down CTD
Descripcin Si las condiciones de entrada se hacen verdaderas, el contador C5:1 empieza a contar en decrementos de 1 cada vez que el rengln va de falso a verdadero. Cuando el valor acumulado es menor que el valor preseleccionado (10), el contador establece el bit de efectuado del contador. Condicin del rengln Falso Falso CD 14 0 0 DN 13 0 1 1 0 0 UN 11 0 0 0 0 1 Valor ACUM 0 >= preselec. dec en val. 1 < preselec. < 32768 Estado CTD Restab. Precarga Conteo Efectuado Underflow
Bits de estado: CUContador progresivo CDContador regresivo DNConteo regresivo efectuado OVOverflow UNUnderflow
Conmuta verdad. 1 Verdadero Verdadero 1 1
Instrucciones de comparacin
Instruccin LIM LIMIT TEST (CIRC) Low limit N7:10 3 Test N7:15 4 High limit N7:20 22 Limit Test LIM Descripcin Si el valor de la prueba (N7:15) es >= que el lmite inferior (N7:10) y <= que el lmite superior (N7:20), esta instruccin es verdadera. Low Limit 0 -5 5 10 10 10 MEQ MASKED EQUAL Source D9:5 0 0000 Mask D9:6 0000 Compare D9:10 0000 Mask Compare Equal MEQ Test 0 5 11 0 5 11 High Limit 10 10 10 0 -5 5 LIM T T F T F T
El procesador toma el valor de la fuente (D9:5) y pasa ese valor a travs de la mscara (D9:6). Luego el procesador compara el resultado con el valor de comparacin (D9:10). Si el resultado y estos valores de comparacin son iguales, la instruccin es verdadera.
Source 0008 0008 0087 0087
Mask 0008 0001 000F 00F0
Compare 0009 0001 0007 0007
MEQ T F T F
Octubre 1995
226
Instruccin CMP COMPARE Expression N7:5 = N7:10 xxx xxxxxxxxxxxxx Source A Source B N7:5 3 N7:10 1 Compare CMP
Descripcin Si la expresin es verdadera, esta instruccin de entrada es verdadera. La instruccin CMP puede realizar estas operaciones: igual (=), menor que (<), menor o igual que (<=), mayor que (>), mayor o igual quel (>=), diferente (<>) y expresiones complejas (hasta 80 caracteres). Source A 10 5 21 -30 -15 Equal to EQU Greater than or Equal GEQ Greater than GRT Less than or Equal LEQ Less than LES Not Equal NEQ Source B 10 6 20 -31 EQU T F F F GEQ T F T T GRT F F T T LEQ T T F F LES F T F F NEQ F T T T
F -14 F F T T T Si el valor en la fuente A (N7:5) es = al valor en la fuente B (N7:10), esta instruccin es verdadera. Si el valor en la fuente A (N7:5) es > o = que el valor en la fuente B (N7:10), esta instruccin es verdadera. Si el valor en la fuente A (N7:5) es > que el valor en la fuente B (N7:10), esta instruccin es verdadera. Si el valor en la fuente A (N7:5) es < or = el valor en la fuente B (N7:10), esta instruccin es verdadera. Si el valor en la fuente A (N7:5) es < que el valor en la fuente B (N7:10), esta instruccin es verdadera. Si el valor en la fuente A (N7:5) es diferente al valor en la fuente B (N7:10), esta instruccin es verdadera.
Octubre 1995
227
Compute Instrucciones
Instruccin CPT COMPUTE Dest N7:3 3 Compute CPT Descripcin Si las condiciones de entrada se hacen verdaderas, evale la expresin N7:4 (N7:6 * N7:10) y almacene el resultado en el destino (N7:3). La instruccin CPT realiza estas operaciones: suma (+), resta (), multiplicacin (*), divisin (|), conversin de BCD (FRD), conversin a BCD (TOD), raz cuadrada (SQR), Y lgico (AND), O lgico (OR), No lgico (NOT), O exclusivo (XOR), cambio de signo (), borrar (0), y mover, X a la potencia de Y (**), radianes (RAD), grados (DEG), logaritmo (LOG), logaritmo natural (LN), seno (SIN), coseno (COS), tangente (TAN), seno inverso (ASN), coseno inverso (ACS), tangente inversa (ATN), y expresiones complejas (hasta 80 caracteres) Nota: ACS ARCCOSINE Source F8:19 0.7853982 Dest F8:20 0.6674572 Arc cosine ACS Cualquier valor introducido (por ej., 2.3) se expande a 8 caracteres (2.3000000).
Expression N7:4 (N7:6 * N7:10)
Si las condiciones se hacen verdaderas, tome el coseno de arco del valor en F8:19 y almacene el resultado en F8:20. Bit de estado C V Z S Descripcin siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece siempre restablece
ADD ADD Source A Source B Dest N7:3 3 N7:4 1 N7:12 4
Addition ADD
Cuando las condiciones de entrada sean verdaderas, sume el valor en la fuente A (N7:3) al valor en la fuente B (N7:4) y almacene el resultado en el destino (N7:12). Bit de estado C
Descripcin establece si se genera un acarreo; de lo contrario restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo de lo contrario restablece
Octubre 1995
228
Instruccin ASN ARCSINE Source Dest F8:17 0.7853982 F8:18 0.9033391 Arc sine ASN
Descripcin Cuando las condiciones de entrada se hagan verdaderas, tome el seno del arco del valor en F8:17 y almacene el resultado en F8:18. Bit de estado C V Z S Descripcin siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece siempre restablece
ATN ARCTANGENT Source F8:21 0.7853982 Dest F8:22 0.6657737
Arc tangent ATN
Cuando las condiciones de entrada se hagan verdaderas, tome la tangente del arco del valor en F8:21 y almacene el resultado en F8:22. Bit de Descripcin estado C V Z S siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo; de lo contrario restablece
AVE AVERAGE FILE File #N7:1 Dest N7:0 Control R6:0 Length 4 Position 0
Average AVE Bits de estado: EN Habilitacin DN Bit de efectuado ER Bit de error
Cuando las condiciones de entrada vayan de falso a verdadero, tome el promedio del archivo #N7:1 y almacene el resutlado en N7:0. Bit de estado C V Z S Descripcin siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo de lo contrario restablece
Octubre 1995
229
Instruccin CLR CLR Dest D9:34 0000 Clear CLR
Descripcin Cuando las condiciones de entrada sean verdaderas, borre el archivo decimal 9, palabra 34 (establecido en cero). Bit de estado C V Z S Descripcin siempre restablece siempre restablece siempre restablece siempre restablece
COS COSINE Source Dest F8:13 0.7853982 F8:14 0.7071068
Cosine COS
Cuando las condiciones de entrada se hagan verdaderas, tome el coseno del valor en F8:13 y almacene el resultado en F8:14. Bit de Descripcin estado C V Z S siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo de lo contrario restablece
Octubre 1995
2210
Instruccin DIV DIVIDE Source A Source B Dest N7:3 3 N7:4 1 N7:12 3 Division DIV
Descripcin Cuando las condiciones de entrada sean verdaderas, divida el valor en la fuente A (N7:3) entre el valor en la fuente B (N7:4) y almacene el resultado en el destino (N7:12). Bit de estado C V Z S Descripcin siempre restablece establece si divisin entre cero u overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece; indefinido si overflow est establecido establece si el resultado es negativo; de lo contrario restablece; indefinido si overflow est establecido
LN NATURAL LOG Source Dest N7:0 5
Natural log LN
Cuando las condiciones de entrada se hagan verdaderas, tome el logaritmo natural del valor en N7:0 y almacene el resultado en F8:20.
Bit de estado C V Z S
Descripcin siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo; de lo contrario restablece
F8:20 1.609438
LOG LOG BASE 10 Source Dest N7:2 5
Cuando las condiciones de entrada se hagan verdaderas, tome el logaritmo de base 10 del valor en N7:2 y almacene el resultado en F8:3.
F8:3 0.6989700
Octubre 1995
2211
Instruccin MUL MULTIPLY Source A Source B Dest N7:3 3 N7:4 1 N7:12 3 Multiply MUL
Descripcin Cuando las condiciones de entrada sean verdaderas, multiplique el valor en la fuente A (N7:3) por el valor en la fuente B (N7:4) y almacene el resultado en el destino (N7:12). Bit de estado C V Z Descripcin siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo; de lo contrario restablece
S NEG NEGATE Source Dest N7:3 3 N7:12 3 Negate NEG
Cuando las condiciones de entrada sean verdaderas, tome el signo opuesto de la fuente (N7:3) y almacene el resultado en el destino (N7:12). Esta instruccin cambia valores positivos a valores negativos y valores negativos a valores positivos. Bit de estado C V Z S Descripcin establece si la operacin genera un acarreo; de lo contrario restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo de lo contrario restablece
SIN SINE Source Dest F8:11 0.7853982 F8:12 0.7071068
Sine SIN
Cuando las condiciones de entrada se hagan verdaderas, tome el seno del valor en F8:11 y almacene el resultado en F8:12.
Octubre 1995
2212
Instruccin SQR SQUARE ROOT N7:3 Source 25 Dest N7:12 5 Square Root SQR
Descripcin Cuando las condiciones de entrada sean verdaderas, saque la raz cuadrada de la fuente (N7:3) y almacene el resultado en el destino (N7:12). Bit de estado C V Z Sort SRT #N7:1 R6:0 4 0 Bits de estado: ENHabilitacin DNBit de efectuado ERBit de error Standard Deviation STD Cuando las condiciones de entrada vayan de falso a verdadero, tome la desviacin estndar de los valores en el archivo #N7:1 y almacene el resultado en el (N7:0). Descripcin siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece siempre restablece Descripcin siempre restablece establece si ocurre un overflow durante la conversin de punto (coma) flotante a entero; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece siempre restablece
SRT SORT File Control Length Position STD STANDARD DEVIATION File #N7:1 Dest N7:0 Control R6:0 Length 4 Position 0
S Cuando las condiciones de entrada van de falso a verdadero, los valores en N7:1, N7:2, N7:3 y N7:4 son clasificados en orden ascendente.
Bits de estado: Bit de EN Habilitacin estado DNBit de efectuado C ER Bit de error V Z S
Octubre 1995
2213
Instruccin SUB SUBTRACT Source A Source B Dest N7:3 3 N7:4 1 N7:12 2 Subtract SUB
Descripcin Cuando las condiciones de entrada sean verdaderas, reste el valor en la fuente B (N7:4) del valor en la fuente A (N7:3) y almacene el resultado en el destino (N7:12). Bit de estado C V Z S Descripcin establece si se genera un acarreo negativo; de lo contrario restablece establece si se genera underflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo; de lo contrario restablece
TAN TANGENT Source Dest F8:15 0.7853982 F8:16 1.000000
Tangent TAN
Cuando las condiciones de entrada se hagan verdaderas, tome la tangente del valor en F8:15 y almacene el resultado en F8:16. Bit de Descripcin estado C V Z S siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo; de lo contrario restablece
XPY X TO POWER OF Y N7:4 Source A 5 Source B N7:5 2 Dest N7:6 25
X to the power of Y XPY
Cuado las condiciones de entrada se hagan verdaderas, tome el valor en N7:4, elvelo a la potencia almacenada en N7:5 y almacene el resultado en N7:6. Bit de Descripcin estado C V Z S siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo; de lo contrario restablece
Octubre 1995
2214
Instrucciones lgicas
Instruccin AND BITWISE AND Source A Source B Dest D9:3 3F37 D9:4 00FF D9:5 0037 NOT Operation D9:3 00FF D9:5 FF00 AND Descripcin Cuando las condiciones de entrada son verdaderas, el procesador realiza una operacin lgica AND (bit a bit) entre la fuente A (D9:3) y la fuente B (D9:4) y almacena el resultado en el destino (D9:5). La tabla de verdad para una operacin lgica AND es: Fuente A Fuente B Resultado 0 0 0 1 0 0 0 1 0 1 1 1 Cuando las condiciones de entrada son verdaderas, el procesador realiza una operacin lgica NOT (toma el opuesto de) (bit a bit) en la fuente (D9:3) y almacena el resultado en el destino (D9:5). La tabla de verdad para una operacin lgica NOT es: Fuente Destino 0 1 1 0 Cuando las condiciones de entrada son verdaderas, el procesador realiza una operacin lgica OR (bit a bit) entre la fuente A (D9:3) y la fuente B (D9:4) y almacena el resultado en el destino (D9:5). La tabla de verdad para una operacin lgica OR es: Fuente A Fuente B Resultado 0 0 0 1 0 1 0 1 1 1 1 1 Cuando las condiciones de entrada son verdaderas, el procesador realiza una operacin lgica O exclusivo (bit a bit) entre la fuente A (D9:3) y la fuente B (D9:4) y almacena el resultado en el destino (D9:5). La tabla de verdad para una operacin lgica XOR es: Fuente A Fuente B Resultado 0 0 0 1 0 1 0 1 1 1 1 0
NOT NOT Source A Dest
OR BITWISE INCLUSIVE OR Source A D9:3 3F37 Source B D9:4 00FF Dest D9:5 3FFF
OR
XOR BITWISE EXCLUSIVE OR D9:3 Source A 3F37 Source B D9:4 3F37 Dest D9:5 0000
Exclusive OR XOR
Descripcin siempre restablece siempre restablece establece si el resultado es cero; de lo contrario restablece establece si el bit ms significativo (bit 15 para decimal o bit 17 para octal) est establecido (1); de lo contrario restablece
Octubre 1995
2215
Instrucciones de conversin
Instruccin FRD FROM BCD Source Dest D9:3 0037 N7:12 37 Convert from BCD FRD Descripcin Cuando las condiciones de entrada sean verdaderas, convierta el valor BCD en la fuente (D9:3) a un valor entero y almacene el resultado en el destino (N7:12). La fuente debe estar entre los lmites de 0-9999 (BCD). Bit de estado C V Z S TOD TO BCD Source Dest N7:3 44 D9:5 0044 Convert to BCD TOD Descripcin siempre restablece siempre restablece establece si el valor de destino es cero; de lo contrario restablece siempre restablece
Cuando las condiciones de entrada sean verdaderas, convierta el valor entero en la fuente (N7:3) a un valor de formato BCD y almacene el resultado en el destino (D9:5). Bit de estado C V Descripcin siempre restablece establece si el valor es negativo o mayor de 9999 (por ej. fuera de los lmites de 09999) establece si el valor de destino es cero; de lo contrario restablece siempre restablece
Z S DEG RADIANS TO DEGREE F8:7 Source 0.7853982 F8:8 Dest 45 Convert to Degrees DEG
Cuando las condiciones de entrada sean verdaderas, convierta radianes (el valor en la fuente A) a grados y almacene el resultado en el destino (fuente por 180/). Bit de estado C V Z S Descripcin siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo; de lo contrario restablece
Octubre 1995
2216
Instruccin RAD DEGREES TO RADIAN N7:9 Source 45 Dest F8:10 0.7853982 Convert to Radians RAD
Descripcin Cuando las condiciones de entrada sean verdaderas, convierta grados (el valor en la fuente A) a radianes y almacene el resultado en el destino (fuente por /180). Bit de estado C V Z S Descripcin siempre restablece establece si se genera overflow; de lo contrario restablece establece si el resultado es cero; de lo contrario restablece establece si el resultado es negativo de lo contrario restablece
Instrucciones de modificacin de bit y transferencia

Instruccin MOV MOVE Source Dest N7:3 20 F8:12 20.000000 Move MOV Descripcin Cuando las condiciones sean verdaderas, mueva una copia del valor en la fuente (N7:3) al destino (F8:12), convirtiendo de un tipo de datos a otro. Esto sobrescribe el valor original en el destino. Bit de estado C V Descripcin siempre restablece establece si se gener overflow durante conversin de punto (coma) flotante a entero; de lo contrario restablece establece si el valor de destino es cero; de lo contrario restablece establece si el resultado MSB est establecido; de lo contrario restablece
Z S MVM MASKED MOVE Source D9:3 478F Mask D9:5 00FF Dest D9:12 008F Masked Move MVM
Cuando las condiciones de entrada son verdaderas, el procesador pasa el valor en la fuente (D9:3) a travs de la mscara (D9:5) y almacena el resultado en el detino (D9:12). Esto sobrescribe el valor original en el destino. Bit de estado C V Z S Descripcin siempre restablece siempre restablece establece si el resultado es cero; de lo contrario restablece establece si el bit ms significativo del valor resul tante est establecido; de lo contrario restablece
Octubre 1995
2217
Instruccin BTD BIT FIELD DISTRIB Source N7:3 0 Source bit 3 Dest N7:4 0 Dest bit 10 Length 6 Bit Distribute BTD
Descripcin Cuando las condiciones de entrada son verdaderas, el procesador copia el nmero de bits especificado por el parmetro Longitud, empezando con el bit fuente (3) de la fuente (N7:3), y colocando los valores en el destino (N7:4), empezando con el bit de destino (10).
Instrucciones de archivo
Instruccin FAL FILE ARITH/LOGICAL Control R6:1 Length 8 Position 0 Mode ALL Dest #N15:10 Expression #N14:0 256 File Arithmetic and Logic FAL Bits de estado: EN Habilitacin DN Bit de efectuado ER Bit de error Descripcin
Cuando las condiciones de entrada van de falso a verdadero, el procesador lee 8 elementos de N14:0, y resta 256 (una constante) de cada elemento. Este ejemplo muestra que el resultado est siendo almacenado en los ocho elementos empezando con N15:10. El elemento de control R6:1 controla la operacin. El Modo determina si el procesador realiza la expresin en todos los elementos en los archivos (ALL) por escn de programa, un elemento en los archivos (INC) por transicin de falso a verdadero, o un nmero especfico de elementos (NUM) por escn.
La instruccin FAL puede realizar estas operaciones: suma (+), resta (), multiplicacin (*), divisin (|), convertir de BCD (FRD), convertir a BCD (TOD), raz cuadrada (SQR), Y lgico (AND), O lgico (OR), No lgico (NOT), O exclusivo (XOR), cambio de signo (), borrar (0), mover, y las nuevas instrucciones matemticas (vea la lista CPT). File Search and Compare FSC Bits de estado: EN Habilitacin DN Bit de efectuado ER Bit de error IN Bit de inhibicin FD Bit de encontrado Cuando las condiciones de entrada van de falso a verdadero, el procesador realiza la comparacin no igual a en 10 elementos entre los archivos B4:0 y B5:0. El elemento de control R6:1 controla la operacin. El Modo determina si el procesador realiza la expresin en todos los elementos en los archivos (ALL) por escn de programa, un elemento en los archivos (INC) por transicin de falso a verdadero, o un nmero especfico de elementos (NUM) por escn. El elemento de control R9:0 controla la operacin. Cuando los elementos fuente correspondientes son diferentes (elemento B4:4 y B5:4 en este ejemplo), el procesador detiene la bsqueda y establece los bits de encontrado .FD e inhibicin .IN, de manera que su programa de escalera pueda tomar la accin apropiada. Para continuar la comparacin de bsqueda, usted debe restablecer el bit .IN. Para ver una lista de las comparaciones disponibles, vea las comparaciones listadas bajo la instruccin CMP.
FSC FILE SEARCH/COMPARE Control R9:0 Length 90 Position 0 Mode 10 Expression #B4:0 <> #B5:0
Octubre 1995
2218
Instruccin COP COPY FILE Source Dest Length #N7:0 #N12:0 5 File Fill FLL N10:6 #N12:0 5 File Copy COP
Descripcin Cuando las condiciones de entrada son verdaderas, el procesador copia el contenido del archivo fuente (N7) en el archivo de destino (N12). La fuente permanece sin cambiar. La instruccin COP copia el nmero de elementos desde la fuente, tal como lo especifica la longitud. A diferencia de la instruccin MOV, no hay conversin de tipo de datos para esta instruccin. Cuando las condiciones de entrada son verdaderas, el procesador copia el valor en la fuente (N10:6) a los elementos en el destino (N12). La instruccin FLL slo llena elementos en el destino segn lo especificado la longitud. A diferencia de la instruccin MOV, no hay conversin de tipo de datos para esta instruccin.
FLL FILL FILE Source Dest Length
Octubre 1995
2219
Instrucciones de diagnstico
Instruccin FBC FILE BIT COMPARE Source #I:031 Reference #B3:1 Result #N7:0 Cmp Control R6:4 Length 48 Position 0 Result Control R6:5 Length 10 Position 0 File Bit Compare FBC Bits de estado: EN Habilitacin DN Bit de efectuado ER Bit de error IN Bit de inhibicin FD Bit de encontrado Descripcin Cuando las condiciones van de falso a verdadero, el procesador compara el nmero de bits especificados en longitud de control de cmp. (48) del archivo fuente (#I:031) con los bits en el archivo de referencia (#B3:1). El procesador almacena el resultado (nmeros de bits desiguales) en el archivo de resultados (#N7:0). El archivo R6:4 controla la comparacin y el archivo R6:5 controla el archivo que contiene los resultados. El archivo que contiene los resultados puede contener hasta 10 (el nmero especificado en el campo de longitud) desigualdades entre los archivos comparados. Nota: Para evitar encontrar un posible error en ejecucin cuando se ejecute esta instruccin, aada un rengln de escalera que restablezca S:24 (offset de direccionamiento indexado) inmediatamente antes de una instruccin FBC. Diagnostic Detect DDT Bits de estado: EN Habilitacin DN Bit de efectuado ER Bit de error IN Bit de inhibicin FD Bit de encontrado Cuando las condiciones van de falso a verdadero, el procesador compara el nmero de bits especificados en longitud de control de cmp. (20) del archivo fuente (#I:030) con los bits en el archivo de referencia (#B3:1). El procesador almacena el resultado (nmeros de bits diferentes) en el archivo de resultados (#N10:0). El elemento de control R6:0 controla la comparacin y el elemento de control R6:1 controla el archivo que contiene los resultados (#N10:0). El archivo que contiene los resultados puede contener hasta 5 (el nmero especificado en el campo de longitud) desigualdades entre los archivos comparados. El procesador copia los bits fuente al archivo de referencia para la siguiente comparacin. La diferencia entre la instruccin DDT y FBC es que cada vez que la instruccin DDT encuentra una desigualdad, el procesador cambia el bit de referencia para que corresponda con el bit fuente. Usted puede usar la instruccin DDT para actualizar su archivo de referencia para reflejar el cambio de mquinas o las condiciones del proceso. Nota: Para evitar encontrar un posible error en ejecucin cuando se ejecute esta instruccin, aada un rengln de escalera que restablezca S:24 (offset de direccionamiento indexado) inmediatamente antes de una instruccin DDT. DTR DATA TRANSITION Source I:002 Mask 0FFF Reference N63:11 Data Transition DTR La instruccin DTR compara los bits en la fuente (I:002) a travs de una mscara (0FFF) con los bits en la referencia (N63:11). Cuando la fuente enmascarada es diferente de la referencia, la instruccin es verdadera slo para 1 escn. Los bits fuente son escritos en la direccin de referencia para la siguiente comparacin. Cuando la fuente enmascarada y la referencia son iguales, la instruccin permanece falsa.
DDT DIAGNOSTIC DETECT Source #I:030 Reference #B3:1 Result #N10:0 Cmp Control R6:0 Length 20 Position 0 Result Control R6:1 Length 5 Position 0
Octubre 1995
2220
Instrucciones de registro de desplazamiento

Instruccin BSL Bit Shift Left BSL Descripcin Si las condiciones de entrada van de falso a verdadero, la instruccin BSL desplaza el nmero de bits especificados por la longitud (5) en el archivo (B3), empezando en el bit 16 (B3:1/0 = B3/16), a la izquierda una posicin de bit. El bit fuente (I:022/12) se desplaza a la primera posicin de bit, B3:1/0 (B3/16). El quinto bit, B3:1/4 (B3/20), es desplazado dentro del bit UL de la estructura de control (R6:53). Si las condiciones de entrada van de falso a verdadero, la instruccin BSR desplaza el nmero de bits especificados por la longitud (3) en el archivo (B3), empezando con B3:2/0 (=B3/32), a la derecha una posicin de bit. El bit fuente (I:023/06) se desplaza dentro de la posicin del tercer bit B3/34. El primer bit (B3/32) es desplazado dentro del bit UL del elemento de control (R6:54). Cuando las condiciones de entrada van de falso a verdadero, el procesador carga N60:1 en el siguiente elemento disponible en el archivo FIFO, #N60:3, segn lo indicado por R6:51. Cada vez que el rengln va de falso a verdadero, el procesador carga otro elemento. Cuando el archivo FIFO (pila) est lleno, (64 palabras cargadas), se establece el bit DN. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin. Cuando las condiciones de entrada van de falso a verdadero, el procesador descarga un elemento de #N60:3 y lo coloca en N60:2. Cada vez que el rengln va de falso a verdadero, el procesador descarga otro valor. Todos los datos en el archivo #N60:3 son desplazados una posicin hacia N60:3. Cuando el archivo est vaco se establece el bit EM. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin. Cuando las condiciones de entrada van de falso a verdadero, el procesador carga N70:1 en el siguiente elemento disponible en el archivo LIFO, #N70:3, segn lo indicado por R6:61. Cada vez que el rengln va de falso a verdadero, el procesador carga otro elemento. Cuando el archivo LIFO (pila) est lleno, (64 palabras cargadas), se establece el bit DN. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin. Cuando las condiciones de entrada van de falso a verdadero, el procesador descarga un elemento de #N70:3 y lo coloca en N70:2. Cada vez que el rengln va de falso a verdadero, el procesador descarga otro elemento. Cuando el archivo LIFO est vaco se establece el bit EM. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
BIT SHIFT LEFT File #B3:1 Bits de estado: Control R6:53 EN Habilitacin Bit Address I:022/12 DN Bit de efectuado Length 5 ER Bit de error UL Bit de descarga BSR BIT SHIFT RIGHT File #B3:2 Control R6:54 Bit Address I:023/06 Length 3 Bit Shift Right BSR Bits de estado: EN Habilitacin DN Bit de efectuado ER Bit de error UL Bit de descarga FIFO Load FFL N60:1 #N60:3 R6:51 64 0 Bits de estado: EN Habilitar carga DN Bit de efectuado EM Bit de vaco FIFO Unload FFU
FFL FIFO LOAD Source FIFO Control Length Position FFU
FIFO UNLOAD FIFO #N60:3 Bits de estado: Dest N60:2 EU Habilitar descarga R6:51 DN Bit de efectuado Control 64 EM Bit de vaco Length Position 0 LFL LIFO LOAD Source LIFO Control Length Position LFU LIFO UNLOAD LIFO Dest Control Length Position #N70:3 N70:2 R6:61 64 0 N70:1 #N70:3 R6:61 64 0 LIFO Load LFL Bits de estado: EN Habilitar carga DN Bit de efectuado EM Bit de vaco LIFO Unload LFU Bits de estado: EU Habilitacin Unload DN Bit de efectuado EM Bit de vaco
Octubre 1995
2221
Instrucciones de secuenciador
Instruccin SQI SEQUENCER INPUT File #N7:11 Mask FFF0 Source I:031 Control R6:21 Length 4 Position 0 Sequencer Input SQI Descripcin La instruccin SQI filtra los datos de imagen de entrada de la fuente (I:031) a travs de una mscara (FFF0) y compara el resultado con los datos de referencia (#N7:11) para ver si los dos valores son iguales. La operacin es controlada por la informacin en el erchivo de control R6:21. Cuando el estado de todos los bits no enmascarados de la palabra sealada por el elemento de control R6:21 es igual a los bits de referencia correspondientes, la condicin del rengln permanece verdadera si es precedida por una condicin de rengln verdadero. La instruccin SQL carga datos en el archivo secuenciador (#N7:20) desde la palabra fuente (I:002) pasando a travs del nmero de elementos especificados por la longitud (5) de la fuente (I:002), empezando en la posicin (0). La operacin es controlada por la informacin en el archivo de control R6:22. Cuando el rengln va de falso a verdadero, la instruccin SQL incrementa el siguiente paso en el archivo secuenciador y carga los datos en ste por cada escn que el rengln permanece verdadero. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin. SQO SEQUENCER OUTPUT #N7:1 File Mask 0F0F Dest O:014 Control R6:20 Length 4 Position 0 Sequencer Output SQO Bits de estado: EN Habilitacin DN Bit de efectuado ER Bit de error Cuando el rengln va de falso a verdadero, la instruccin SQO incrementa al siguiente paso en el archivo secuenciador (#N7:1). Los datos en el archivo secuenciador son transferidos a travs de una mscara (0F0F) al destino (O:014) por cada escn que el rengln permanece verdadero. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
SQL SEQUENCER LOAD File #N7:20 Source I:002 Control R6:22 Length 5 Position 0
Sequencer Load SQL Bits de estado: EN Habilitacin DN Bit de efectuado ER Bit de error
Instrucciones de control del programa

Instruccin ( MCR ) Master Control Reset MCR Descripcin Si las condiciones de entrada son verdaderas, el programa escanea los renglones entre los renglones de la instruccin MCR y procesa las salidas normalmente. Si la condicin de entrada es falsa, los renglones entre los renglones de la instruccin MCR son ejecutados como falsos. Si las condiciones de entrada son verdaderas, el procesador salta los renglones saltando al rengln identificado por la etiqueta (10). Cuando el procesador lee una instruccin JMP que corresponde a la etiqueta 10, el procesador salta al rengln que contiene la etiqueta y empieza la ejecucin. Importante: Debe ser la primera instruccin en un rengln.
10 ( JMP ) 10 LBL
Jump JMP Label LBL
Octubre 1995
2222
Instruccin FOR FOR Label Number Index Initial Value Terminal Value Step Size NXT NEXT Label Number 0 Break BRK Jump to Subroutine JSR 0 N7:0 0 10 1 Next NXT FOR Loop FOR
Descripcin El procesador ejecuta los renglones entre las instrucciones FOR y NXT repetidamente en un escn del programa, hasta que llega al valor terimnal (10) o hasta que una instruccin BRK cancela la operacin. El tamao del paso es el incremento del ndice del lazo. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin. La instruccin NXT regresa al procesador a la instruccin FOR correspondiente, identificada por el nmero de etiqueta especificado en la instruccin FOR. La instruccin NXT debe programarse en un rengln incondicional que es el ltimo rengln a ser repetido en un lazo For-Next. Cuando las condiciones de entrada se hacen verdaderas, la instruccin BRK cancela un lazo For-Next. Si las condiciones de entrada son verdaderas, el procesador empieza a ejecutar un archivo de programa de subrutina (90). El procesador pasa los parmetros de entrada (N16:23, N16:24, 231) a la subrutina y la instruccin RET pasa los parmetros de retorno (N19:11, N19:12) otra vez al programa principal, donde el procesador encontr la instruccin JSR.
BRK JSR JUMP TO SUBROUTINE Program File 90 Input par N16:23 Input par N16:24 Input par 231 Return par N19:11 Return par N19:12 SBR SUBROUTINE Input par Input par Input par RET RETURN ( ) Return par Return par AFI ( TND ) N43:3 N43:4 N43:0 N43:1 N43:2
Subroutine SBR
La instruccin BSR es la primera instruccin en un archivo de subrutina. Esta instruccin identifica los parmetros de entrada (N43:0, N43:1, N43:2) que el procesador recibe de la correspondiente instruccin JSR. Usted no necesita la instruccin SBR si no pasa los parmetros de entrada a la subrutina. Si las condiciones de entrada son verdaderas, la instruccin RET termina la subrutina y almacena los parmetros de retorno (N43:3, N43:4) a ser retornados a la instruccin JSR en el programa principal. La instruccin AFI inhabilita el rengln (o sea, el rengln siempre es falso). Si las condiciones de entrada son verdaderas, la instruccin TND detiene la ejecucin del resto del programa por parte del procesador (es decir, esta instruccin temporalmente termina el programa). Si las condiciones de entrada que preceden a las instrucciones ONS en el mismo rengln van de falso a verdadero, las instrucciones ONS condicionan el rengln de manera que la salida es verdadera para un escn. El rengln es falso en escanes sucesivos. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
Return RET
Always False AFI Temporary End TND
B3 ONS 110
One Shot ONS
Octubre 1995
2223
Instruccin ( TND ) Temporary End TND
Descripcin Si las condiciones de entrada son verdaderas, la instruccin TND detiene la ejecucin del resto del programa por parte del procesador (es decir, esta instruccin temporalmente termina el programa). La instruccin OSF impulsa un evento para que ocurra una vez. Use la instruccin OSF cada vez que un evento deba empezar basado en el cambio de estado de un rengln de falso a verdadero, no en el estado resultante del rengln. El bit de salida (N7:0/15) se establece (1) por un escn del programa cuando el rengln va de falso a verdadero. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
OSF ONE SHOT FALLING Storage Bit B3/0 Output Bit 15 Output Word N7:0
One Shot Falling OSF Bits de estado: OB Output Bit SB Storage Bit
OSR ONE SHOT RISING Storage Bit B3/0 Output Bit 15 Output Word N7:0
One Shot Rising OSR Bits de estado: OB Output Bit SB Storage Bit
La instruccin OSR impulsa un evento para que ocurra una vez. Use la instruccin OSR cada vez que un evento deba empezar basado en el cambio de estado de un rengln de verdadero a falso, no en el estado resultante del rengln. El bit de salida (N7:0/15) se establece (1) por un escn del programa cuando el rengln va de verdadero a falso. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
SFR SFC Reset Prog File Number Restart Step At
SFC Reset SFR 3
La instruccin SFR restablece la lgica en un diagrama de funcin secuencial. Cuando la instruccin SFR se hace verdadera, el procesador realiza un ltimo escn/post-escn en todos los pasos activos y acciones en el archivo seleccionado y luego restablece la lgica en el SFC en el siguiente escn del programa. El diagrama permanece en este estado restablecido hasta que la instruccin SFR se hace falsa. La instruccin OET debe ser la ltima instruccin en un archivo de transicin. Si usted no usa una instruccin EOT, el procesador siempre evala la transicin como verdadera. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
( EOT )
End of Transition EOT
( UID )
User Interrupt Disable UID
La instruccin UID inhabilita temporalmente un programa de escalera controlado por interrupciones (tales como una STI o PII) impidiendo la interrupcin del programa que se est ejecutando actualmente. La instruccin UIE vuelve a habilitar el programa controlado por interrupciones para que interrumpa el programa de escalera que se est ejecutando actualmente.
( UIE )
User Interrupt Enable UIE
Octubre 1995
2224
Instrucciones de control de proceso, mensajes

Instruccin PID PID Control Block Proc Variable Tieback Control Output Proportional, Integral, and Derivative PID Descripcin El bloque de control (PD10:0) contiene la informacin de instruccin para la PID. La PID obtiene la variable del proceso desde N15:13 y enva la salida PID a N20:21. El valor almacenado en N15:14 maneja la estacin de control manual.
PD10:0 N15:13 Bits de estado: N15:14 EN Habilitacin Si usa un bloque de control N, el rengln debe cambiar de N20:21 DN Bit de efectuado (para falso a verdadero para la ejecucin. bloques de control N Si usa bloque de control PD, entonces no hay bit de efectuado. solamente) Adems, las condiciones de entrada del rengln tienen que ser verdaderas. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
Message SEND/RECEIVE MESSAGE MSG Control Block MG7:10 MSG
Si las condiciones de entrada van de falso a verdadero, los datos son transferidos de acuerdo a los parmetros de instruccin que usted estableci cuando introdujo la instruccin de mensaje. El bloque de control (MG7:10) contiene parmetros de instruccin y estado. Usted tambin ta bin puede usar bloques de control N. Para MSG continuos, condicione el rengln para que sea verdadero slo por un escn. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
Bit # 15 14 13 12 11 10 9 8
Bits de estado EN Habilitacin ST Start Bit DN Bit de efectuado ER Bit de error CO Continuo EW Espera habilitada NR No respuesta TO Bit de tiempo lmite
Octubre 1995
2225
Instrucciones de transferencia en bloques

Bloque de control (N) de enteros Offset de palabra Descripcin 0 1 2 3 4 Bits de estado (vea ms abajo) conteo de palabras solicitado conteo de palabras transmitido nmero de archivo nmero de elemento Bloque de control (BT) de transferencia en bloque Mnemnico de palabra .EN thru .RW .RLEN .DLEN .FILE .ELEM .RGS Palabra 0 15 EN 14 ST 13 DN 12 ER 11 CO 10 EW 09 NR 08 TO 07 RW 06 05 04 03 02 slot 01 00 Descripcin bits de estado longitud solicitada long. de palabra transmitida/cdigo de error nmero de archivo nmero de elemento rack/grupo/ranura
** rack **
** group **
Instruccin Block Transfer Read BLOCK TRANSFER READ BTR Rack 1 Group 0 Module 0 Control Block BT11:100 Data File N10:110 Length 40 Continuous Y BTR
Descripcin
Si las condiciones de entrada van de falso a verdadero, el mdulo de E/S ubicado en el rack 1, grupo 0, mdulo 0 inicia una transferencia de bloque de lectura. El bloque de control ( BT11:100, archivo de 6 palabras) contiene el estado para la transferencia. El archivo de datos (N10:110) es el lugar donde se almacenan los datos ledos desde el mdulo. La longitud BT (40) identifica el nmero de palabras en la transferencia. Una transferencia en bloques no continuos es colocada en la cola y se ejecuta slo una vez en una transicin de rengln de falso a verdadero; una transferencia de bloques continuos es colocada repetidamente en la cola. Tambin puede usar el tipo de datos N para el bloque de control. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
Procesadores PLC-5/30, -5/40 -5/40E, -5/40L -5/60, -5/60L, -5/80, -5/80E S:7 # bit 08 09 10 11 12 13 14 15 Cola BT llena para rack 0 1 2 3 4 5 6 7
Procesadores PLC-5/40, -5/40L, -5/60, -5/60L, -5/80, -5/40E, -5/80E S:32 bit # 08 09 10 11 12 13 14 15
Procesadores PLC-5/60, -5/60L, -5/80, -5/80E Cola BT llena para rack 20 21 22 23 24 25 26 27
S:34 Cola BT llena para rack bit # 10 11 12 13 14 15 16 17 08 09 10 11 12 13 14 15
Tambin procesadores PLC-5/11, -5/20 y -5/20E
Octubre 1995
2226
Instruccin BTW BLOCK TRNSFR WRITE Rack 1 Group 0 Module 0 Control Block BT11:0 Data File N10:10 Length 40 Continuous Y Block Transfer Write BTW
Descripcin Si las condiciones de entrada van de falso a verdadero, el mdulo de E/S ubicado en el rack 1, grupo 0, mdulo 0 inicia una transferencia de bloque de escritura. El bloque de control ( BT11:0, archivo de 6 palabras) contiene el estado para la transferencia. El archivo de datos contiene los datos a escribir al mdulo (N10:10). La longitud BT (40) identifica el nmero de palabras en la transferencia. Una transferencia en bloques no continuos es colocada en la cola y se ejecuta slo una vez en una transicin de rengln de falso a verdadero; una transferencia de bloques continuos es colocada repetidamente en la cola. Tambin puede usar el tipo de datos N para el bloque de control. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
Instrucciones ASCII
Bits de estado: EN Habilitacin EM Bit de vaco DN Bit de efectuado EU Cola ER Bit de error FD Bit de encontrado
Instruccin ABL ASCII TEST FOR LINE Channel 0 Control R6:32 Characters ASCII Test for Line ABL
Descripcin Si las condiciones de entrada van de falso a verdadero, el procesador reporta el nmero de caracteres en el bfer, hasta e incluyendo los caracteres de fin de lnea y coloca este valor en la palabra de posicin de la estructura de control (R6:32.POS). El procesador tambin muestra este valor en el campo Characters de la pantalla. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
ACB ASCII CHARS IN BUFFER Channel 0 Control R6:32 Characters
ASCII Characters in Buffer ACB
Si las condiciones de entrada van de falso a verdadero, el procesador reporta el nmero de caracteres en el bfer y coloca este valor en la palabra de posicin (.POS) de la estructura de control. El procesador tambin muestra este valor en el campo characters de la pantalla. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
ACI STRING TO INTEGER CONVERSION Source ST38:90 Dest N7:123 75
Convert ASCII String to Integer ACI
Si las condiciones de entrada son verdaderas, el procesador convierte la cadena en ST38:90 a un valor entero y almacena el resultado en N7:123. Bit de estado Descripcin C Establece si se gener un acarreo durante la conversin, de lo contrario restablece establece si la fuente es > 32,767 < 32,768, de lo contrario restablece establece si la fuente es cero; de lo contrario restablece establece si el destino es negarivo; de lo contrario restablece
V Z S
Octubre 1995
2227
Instruccin ACN STRING CONCATENATE ST38:90 Source A ST37:91 Source B Dest ST52:76 AEX STRING EXTRACT Source ST38:40 Index 42 Number 10 Dest ST52:75 AIC INTEGER TO STRING CONVERSION Source 876 ST38:42 Dest AHL ASCII HANDSHAKE LINE Channel 0 AND Mask 0001 OR Mask 0003 Control R6:23 Channel Status
Descripcin ASCII String Concatenate Si las condiciones de entrada son verdaderas, el ACN procesador concatena la cadena en ST38:90 con la cadena en ST37:91 y almacena el resultado en ST52:76.
ASCII String Extract AEX
Si las condiciones de entrada son verdaderas, el procesador extrae 10 caracteres empezando en el carcter 42 de ST38:40 y almacena el resultado en ST52:75.
Convert Integer to ASCII String AIC
Si las condiciones de entrada son verdaderas, el procesador convierte el valor 876 a una cadena y almacena el resultado en ST38:42.
ASCII Handshake Lines AHL Bits de estado: ENHabilitacin DNBit de efectuado ERBit de error
Si las condiciones de entrada van de falso a verdadero, el procesador usa las mscaras AND y OR para determinar si establece o restablece las lneas DTR (bit 0) y RTS (bit 1), o las deja tal como estn. Los bits 0 y 1 de la mscara AND hacen que la(s) lnea(s) se restablezca(n) si 1 y deja la(s) lnea(s) tal como est(n) si 0. Los bits 0 y 1 de la mscara OR hacen que la(s) lnea(s) se establezca(n) si 1 y deja la(s) lneas tal como est(n) si 0. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
ARD ASCII READ Channel 0 Dest ST52:76 Control R6:32 String Length 50 Characters Read
ASCII Read ARD Bits de estado EN Habilitacin DN Bit de efectuado ER Bit de error UL Descarga EM Vaco EU Cola ASCII Read Line ARL Bits de estado EN Habilitacin DN Bit de efectuado ER Bit de error UL Descarga EM Vaco EU Cola ASCII String Search ASC
Si las condiciones de entrada van de falso a verdadero, lea 50 caracteres desde el bfer y muvalos a ST52:76. El nmero de caracteres ledos es almacenado en R6:32.POS y mostrado en el campo Characters Read Field de la pantalla de instruccin. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin. Si las condiciones de entrada van de falso a verdadero, lea 18 caracteres (o hasta el fin de la lnea) desde el bfer y muvalos a ST50:72. El nmero de caracteres ledos es almacenado en R6:30.POS y mostrado en el campo Characters Read Field de la pantalla de instruccin. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin. Si las condiciones de entrada son verdaderas, buscque ST52:80 empezando en el carcter 35, para la cadena encontrada en ST38:40. En este ejemplo, la cadena fue encontrada en ndice 42. Si no se encuentra la cadena, se establece el bit de fallo menor de instruccin S:17/8 y el resultado es cero.
ARL ASCII READ LINE Channel 0 Dest ST50:72 Control R6:30 String Length 18 Characters Read
ASC STRING SEARCH Source ST38:40 Index 35 Search ST52:80 Result 42
Octubre 1995
2228
Instruccin ASR ASCII STRING COMPARE Source A ST37:42 ST38:90 Source B ASCII String Compare ASR
Descripcin Si la cadena en ST37:42 es idntica a la cadena en ST38:90, la instruccin es verdadera. Tome nota de que sta es un instruccin de entrada. Una longitud de cadena invlida hace que se establezca el bit de fallo menor de error de instruccin ASCII S:17/8, y la instruccin es falsa. Si las condiciones de entrada van de falso a verdadero, lea 50 caracteres desde ST52:76 y escrbalos al canal 0 y anexe la cofiguracin de 2 caracteres en la cofiguracin de canal (valor predeterminado CR/LF). El nmero de caracteres enviado se almacena en R6:32.POS y aparece en el campo Characters Sent de la pantalla de instruccin. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin. Si las condiciones de entrada van de falso a verdadero, escriba 40 caracteres desde ST37:40 al canal 0. El nmero de caracteres enviado se almacena en R6:23.POS y aparece en el campo Characters Sent de la pantalla de instruccin. Vea la pgina 248 para obtener una descripcin de las actividades de pre-escn para esta instruccin.
AWA ASCII WRITE APPEND Channel 0 Source ST52:76 Control R6:32 String Length 50 Characters Sent
ASCII Write Append AWA Bits de estado EN Habilitacin DN Bit de efectuado ER Bit de error UL Descarga EM Vaco EU Cola ASCII Write AWT Bits de estado EN Habilitacin DN Bit de efectuado ER Bit de error UL Descarga EM Vaco EU Cola
AWT ASCII WRITE Channel 0 Source ST37:40 Control R6:23 String Length 40 Characters Sent
Octubre 1995
2229
Requisitos de temporizacin y memoria

Categora
Instrucciones de bit y palabra

Cdigo Ttulo Tiempo de ejec. (s) enteros Tiempo de ejec. (s) punto (coma) flotante Palabras de memoria
Verd. Falso Verd. Falso

Rel XIC XIO OTL OTU OTE Bifuracin examine if closed examine if open output latch output unlatch output energize branch end next branch branch start Temporizador y contador TON timer on (base 0.01) (base 1.0) TOF timer off (base 0.01) (base 1.0) RTO retentive timer on (base 0.01) (base 1.0) count up count down reset 3.8 4.1 2.6 2.6 3.8 4.1 3.4 3.3 2.2 2.6 2.5 3.2 3.2 2-3 2.4 2.3 3.4 3.4 1.0 2-3 2-3 2-3 2-3 .32 .32 .48 .48 .48 .16 .16 .16 .16 .16 .48 .16 1 1 1 1 1 1 1 1 2-3
CTU CTD RES
Use el nmero mayor para direcciones ms all de 2048 palabras en la tabla de datos del procesador. Por cada direccin de bit por encima de las primeras 256 palabras de memoria en la tabla de datos,
sume 0.16 s y 1 palabra de memoria.
Octubre 1995
2230
Categora
Cdi go
Ttulo
Tiempo de ejec. (s) enteros
Tiempo de ejec. (s) punto (coma) flotante
Palabras de memoria
Verdadero
Aritmtica ADD SUB MUL DIV SQR NEG CLR AVE STD TOD FRD RAD DEG SIN COS TAN ASN ACS ATN LN LOG XPY SRT add subtract multiply divides square root negate clear average file standard deviation convert to BCD convert from BCD radian degree sine cosine tangent inverse sine inverse cosine inverse tangent natural log log X to the power of Y sort file (5/11, -5/20) (-5/30, -5/40, -5/60, -5/80)
Falso
1.4 1.4 1.4 1.4 1.3 1.3 1.1 30 34 1.3 1.3 1.4 1.4
Verdadero
14.9 15.6 18.2 23.4 35.6 6.0 3.9 162+E22.9 295+E85.5
Falso
1.4 1.4 1.4 1.4 1.3 1.3 1.1 36 34 4-7 4-7 4-7 4-7 3-5 3-5 2-3 4-7 4-7 3-5 3-5
6.1 6.2 9.9 12.2 9.9 4.8 3.4 152+E25.8 262+E92.5 7.8 8.1 57.4 55.9
50.1 50.7 414 404 504 426 436 375
1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.4 1.5
3-5 3-5 3-5 3-5 3-5 3-5 3-5 3-5 3-5 3-5 4-7 3-5
409 411 897
1.4 1.4 1.5
403 403 897
276 + 12[E**1.34] 227 224 + 25[E**1.34] 189
278 + 16[E**1.35] 230 + 33[E**1.35]
227 189
Use el nmero mayor para direcciones ms all de 2048 palabras en la tabla de datos del procesador.
E = nmero de elementos afectados por escn SRT verdadero es slo una aproximacin. El tiempo real depende de la aleatoriedad de los nmeros.
Octubre 1995
2231
Categora
Cdi go
Ttulo
Tiempo de ejec. (s) enteros
Tiempo de ejec. (s) punto (coma) flotante
Palabras de memoria
Verdadero
Lgica AND OR XOR NOT
Transferencia
Falso
1.4 1.4 1.4 1.3 1.3 1.4 1.7 1.0 1.0 1.0 1.0 1.0 1.0 1.1 1.1 2.16 + Wi[0.56] 2.16 + Wi[0.56]
Verdadero
Falso
4-7 4-7 4-7 3-5
and or exclusive or not move masked move bit distributor equal not equal less than less than or equal greater than greater than or equal limit test mask compare if equal all all
5.9 5.9 5.9 4.6 4.5 6.2 10.0 3.8 3.8 4.0 4.0 4.0 4.0 6.1 5.1 2.48 + ([0.8 + i]) 2.48.+ ([0.8 + i])
MOV MVM BTD
5.6
1.3
3-5 4-7 6-9
Comparacin
EQU NEQ LES LEQ GRT GEQ LIM MEQ
4.6 4.5 5.1 5.1 5.1 5.1 8.4
1.0 1.0 1.0 1.0 1.0 1.0 1.1
3-5 3-5 3-5 3-5 3-5 3-5 4-7 4-7
Comparacin
CMP CPT
2.48 + ([0.8 + i]) 2.48.+ ([0.8 + i])
2.16 + Wi[0.56] 2.16 + Wi[0.56]
2+Wi 2+Wi
Clculo
Use el nmero mayor para direcciones ms all de 2048 palabras en la tabla de datos del procesador. i = tiempo de ejecucin de cada instruccin (operacin, por ej., ADD, SUB, etc.) usado dentro de la expresin CMP o CPT Wi =nmero de palabras de memoria usado por la instruccin (operacin, por ej. ADD, SUB, etc) dentro de la expresin CMP o CPT Las instrucciones CMP o CPT se calculan con direccionamiento directo corto.
Octubre 1995
2232
Instrucciones de archivo, control de programa y ASCII

Categora Cdigo Ttulo Tiempo (s) enteros Tiempo (s) punto (coma) flotante Palabras de memoria
Verdadero
Aritmtica y lgica de archivo
Bsqueda y comparac. de arch.
Falso
6.16 + Wi[0.16] 6.16 + Wi[0.16]
Verdadero
11 + ([2.3 + i])E 11 + ([2.3 + i])E 17.8+E[1.44]
Falso
6.16 + Wi[0.16] 6.16 + Wi[0.16] 3-5 +Wi 3-5 +Wi
FAL FSC
all all
11 + ([2.3 + i])E 11 + ([2.3 + i])E 16.2+E[0.72] 15.7+E[2.16]
Archivo
COP
copy counter, timer, y control
1.4 1.4
1.4
4-6
FLL
fill counter, timer, y control
15.7+E[0.64] 15.1+E[1.60] 10.6+B[0.025]
1.5 1.5 5.2
18.1+E[0.80]
1.5
4-6
Registro desplaz.
BSL BSR FFL FFU LFL LFU
bit shift left bit shift right FIFO load FIFO unload LIFO load LIFO unload 0 mismatch
4-7 4-7 4-7 4-7 4-7 4-7 6-11
11.1 + B[0.025] 5.2 8.9 10.0+E[0.43] 9.1 10.6 15.4 + B[0.055] 22.4 + B[0.055] 29.9+ B[0.055] 15.4 + B[0.055] 24.5 + B[0.055] 34.2 + B[0.055] 5.3 3.8 3.8 3.7 3.8 2.9
Diagnsticos
FBC
1 mismatch
2.9
2 mismatches DDT 0 mismatch 1 mismatch
2.9 2.9 2.9 6-11
2 mismatches
2.9
DTR
data transitional
5.3
4-7
Use el nmero mayor para direcciones ms all de 2048 palabras en la tabla de datos del procesador. i = tiempo de ejecucin de cada instruccin (operacin, por ej., ADD, SUB, etc.) usado dentro de la expresin FAL o FSC E = nmero de elementos afectados por escn B = nmero de bits afectados por escn Wi = nmero de palabras de memoria usado por la instruccin (operacin, por ej. ADD, SUB, etc) dentro de la expresin FAL o FSC Las instrucciones FAL o FSC se calculan con direccionamiento directo corto.
Octubre 1995
2233
Categora
Cdigo
Ttulo
Tiempo (s) enteros
Tiempo (s) punto (coma) flotante
Palabras de memoria
Verdadero
Secuenciador SQI SQL SQO E/S inmediatas IIN sequencer input sequencer load sequencer output immediate input PLC-5/11, -5/20, and -5/20E PLC5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L y -5/80, -5/80E immediate output PLC-5/11, -5/20 y -5/20E PLC5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E master control jump jump to subroutine /return PLC-5/11, -5/20, -5/30, -5/40, -5/40L, -5/60, -5/60L, -5/20E y -5/40E 0 parmetros 1 parmetro incremento/ parmetro PLC-5/80 y -5/80E 0 parmetros 1 parmetro incremento/ parmetro SBR 315 340 31 7.9 7.9 9.7
Falso
1.3 3.5 3.7 1.1
Verdadero
Falso
5-9 4-7 5-9 2
357 307
IOT
1.1 361 301
Control de zona Control de programa
MCR JMP JSR /RET
0.16
0.16
1 2 3+parm./ JSR 1+parm./ RET
8.9 + (file# 2) 1.4 * 0.96
12.3 16.1 3.8
1.0 1.0 no aplicable
no aplicable 17.3 5.0
no aplicable 1.0 no aplicable
1.0 1.0 no aplicable
no aplicable 349 33
no aplicable 1.0 no aplicable 1+ parmetros
Use el nmero mayor para direcciones ms all de 2048 palabras en la tabla de datos del procesador. Tiempo para instrucciones de E/S inmediatas es el tiempo para que la instruccin sea colocada en la cola para su procesamiento. Calcule los tiempos de ejecucin como sigue: (tiempo) + (cantidad de parmetros adicionales) (tiempo/parmetro). Por ejemplo: si est pasando parmetros de 3 enteros en una instruccin JSR dentro de un procesador PLC-5/11, tiempo de ejecucin = 16.1 + (2)(3.8) = 23.7 ms
Octubre 1995
2234
Categora
Cdigo
Ttulo
Tiempo (s) enteros
Palabras de memoria
Verdadero
Control de programa
Falso
0.16
Verdadero
Falso
2 1 1 1
LBL END TND EOT AFI ONS OSR OSF FOR/ NXT
label end temporary end end of transition always false one shot one shot rising one shot falling for next loop PLC-5/11, -5/20, -5/30, -5/40, -5/40L, -5/60, -5/60L, -5/20E y -5/40E PLC-5/80 y -5/80E
0.16 insignificante
0.16 3.0 6.2 6.2
0.16 3.0 6.0 5.8
1 2-3 4-6 4-6 FOR 5-9 NXT 2
8.1+ L[15.9]+ (arch.# 2) * 0.96
5.3 + N[0.75]
152+N[6.1]
151+L[277]+ (arch.# 2) * 0.96 BRK UID break user interrupt disable (Procesadores PLC-5/11, -5/20, -5/30, -5/40, -5/60 y -5/80) 11.3 + N[0.75] 0.9 1.0 175 119 1 1
UIE
user interrupt enable (Procesadores PLC-5/11, -5/20, -5/30, -5/40, -5/60 y -5/80)
1.0 170 100
Use el nmero mayor para direcciones ms all de 2048 palabras en la tabla de datos del procesador. L = nmero para lazos FOR/NXT N = nmero de palabras en memoria entre FOR/NXT o BRK/NXT
Octubre 1995
2235
Categora
Cdigo
Ttulo
Tiempo (s) enteros
Palabras de memoria
Verdadero
Control de proceso Ganancias PID PID loop control Independiente PLC-5/11, -5/20, -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L -5/80, -5/80E ISA PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E Modos Manual PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E Salida establecida PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E Cascada Esclavo Maestro
Falso
Verdadero
Falso
59
3.0 462 655
882
58
1142 560 895
900 372 420
882 380 440
1286 840
Use el nmero mayor para direcciones ms all de 2048 palabras en la tabla de datos del procesador.
Octubre 1995
2236
Categora
Cdigo
Ttulo
Tiempo (s) enteros
Palabras de memoria
Verdadero
ASCII ABL test buffer for line PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E no. of characters in buffer PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E string to integer PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E string concatenate PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E string extract PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E set or reset lines PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80, -5/80E 316 388
Falso
214 150
Verdadero
Falso
3-5
ACB
3-5 316 389 214 150
ACI
1.4 220 + C[11] 140 + C[21.4]
3-5
ACN
1.9 237 + C[2.6] 179 + C[5.5]
4-7
AEX
1.9 226 + C[1.1] 159 + C[2.2]
5-9
AHL
5-9 318 526 213 157
Use el nmero mayor para direcciones ms all de 2048 palabras en la tabla de datos del procesador. Tiempo para instrucciones ASCII es el tiempo para que la instruccin sea colocada en la cola para su procesamiento en el canal 0. C = nmero de caracteres ASCII
Octubre 1995
2237
Categora
Cdigo
Ttulo
Tiempo (s) enteros
Palabras de memoria
Verdadero
ASCII AIC integer to string PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E read characters PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E read line PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E string search PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E string compare PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E 260 270
Falso
1.4
Verdadero
Falso
3-5
ARD
4-7 315 380 214 149
ARL
4-7 316 388 214 151
ASC
1.9 222 + C[1.7] 151 + C[3.0]
5-9
ASR
3-5 234 + C[1.3] 202 169 + C[2.4] 119
Octubre 1995
2238
Categora
Cdigo
Ttulo
Tiempo (s) enteros
Palabras de memoria
Verdadero
AWA write with append PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E write PLC-5/11, -5/20 y -5/20E PLC-5/30, -5/40, -5/40E, -5/40L -5/60, -5/60L, -5/80 y -5/80E 319 345
Falso
215 154
Verdadero
Falso
4-7
ASCII
AWT
4-7 318 344 215 151
Octubre 1995
Captulo 23
Uso de este captulo

Para este posicionamiento de interruptor: Interruptor 1 para definir la direccin de los procesadores PLC-5 con nuevas caractersticas y Ethernet Interruptor 2 para definir el interface elctrico del puerto en serie de los procesadores PLC-5 con nuevas caractersticas y Ethernet Chasis de E/S que contiene un procesador PLC-5 Chasis de E/S que contiene un mdulo adaptador de E/S remotas 1771-ASB Puente de configuracin del chasis de E/S para definir fuente de alimentacin elctrica de ranura o externa 1771-ASB que no usa E/S complementarias Mdulo adaptador 1771-ALX Vaya a la pgina: 232 233
234 235 236 237 239
Octubre 1995
232
Interruptores de procesador
Interruptor 1
Vista lateral del conjunto de interruptores SW1 de los procesadores PLC-5/30, -5/40, -5/46, -5/40L, -5/60, -5/60L, -5/80, -5/86, -5/40E y -5/80E
Vista lateral del conjunto de interruptor SW1 de los procesadores PLC-5/11, -5/20, -5/26, -5/20E
1234567 1234567 Siempre off Siempre off interruptor hacia abajo on Para seleccionar: Establezca el interruptor: 1a6 En: interruptor hacia arriba off
Nmero de estacin DH+
(Vea a continuacin)
No se usa el interruptor 7 establzcalo en off
Nmero de estacin DH+ 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 20 21 22 23 24 25 26 27 30 31 32 33 34 35 36 37
Interruptor 1 on off on off on off on off on off on off on off on off on off on off on off on off on off on off on off on off 2 on on off off on on off off on on off off on on off off on on off off on on off off on on off off on on off off 3 on on on on off off off off on on on on off off off off on on on on off off off off on on on on off off off off 4 on on on on on on on on off off off off off off off off on on on on on on on on off off off off off off off off 5 on on on on on on on on on on on on on on on on off off off off off off off off off off off off off off off off 6 on on on on on on on on on on on on on on on on on on on on on on on on on on on on on on on on
Nmero de estacin DH+ 40 41 42 43 44 45 46 47 50 51 52 53 54 55 56 57 60 61 62 63 64 65 66 67 70 71 72 73 74 75 76 77
Interruptor 1 on off on off on off on off on off on off on off on off on off on off on off on off on off on off on off on off 2 on on off off on on off off on on off off on on off off on on off off on on off off on on off off on on off off 3 on on on on off off off off on on on on off off off off on on on on off off off off on on on on off off off off 4 on on on on on on on on off off off off off off off off on on on on on on on on off off off off off off off off 5 on on on on on on on on on on on on on on on on off off off off off off off off off off off off off off off off
Octubre 1995
233
Interruptor 2
Vista desde abajo del conjunto de interruptores SW2 de los procesadores PLC-5/11, -5/20, -5/26 y -5/20E Parte frontal del procesador Vista desde abajo del conjunto de interruptores SW2 de los procesadores PLC-5/30, -5/40, -5/46 -5/40L, -5/60, -5/60L, -5/80, -5/86, -5/40E y -5/80E Parte frontal del procesador Vista lateral interruptor hacia abajo on 1 2 3 4 5 6 7 8 9 10 1 2 3 4 5 6 7 8 9 10 interruptor hacia arriba off
Para especificar: s cificar: 1 RS-232C RS-422A RS-423 on off on 2 on off on 3 on on on
Establezca los interruptores: 4 off off off 5 off off off 6 on off on 7 on off off 8 off off off 9 on on on 10 off off off
Octubre 1995
234
Backplane del chasis de E/S

1 on off Siempre Off
Procesador PLC-5 en el chasis de E/S

Interr. Ultimo estado Las salidas de este chasis de E/S permanecen en su ltimo estado cuando ocurre un fallo de hardware. Las salidas de este chasis de E/s se activan cuando ocurre un fallo de hardware. Direccio namiento 2 slot 1 slot 1/2 slot No se permite Transferencia EEPROM Transferencia de memoria EEPROM a la memoria del procesador al momento del encendido Transferencias de memoria EEPROM a la memoria del procesador si la memoria del procesador no es vlida. La memoria EEPROM no transfiere a la memoria del procesador.
Interruptores 4 off off on on 5 off on off on
Interruptores 6 off on on Interr. 8 off 7 off on off
Proteccin de memoria del procesador Proteccin de memoria del procesador inhabilitada. Proteccin de memoria del procesador habilitada. Presionado arriba ON (cerrado) Presionado abajo OFF (abierto)
on
Independientemente del posicionamiento de este interruptor, las salidas se activan cuando ocurre cualquiera de lo siguiente: el procesador detecta un error de tiempo de marcha ocurre un fallo de backplane del chasis de E/S se selecciona el modo de programacin o prueba se establece el bit de archivo de estado para restablecer un rack local Si un mdulo EEPROM no est instalado y la memoria del procesador es vlida, el indicador LED PROC del procesador parpadea y el procesador estable S:11/9, bit 9 en la palabra de estado de fallo mayor. Para borrar este fallo, cambie el procesador del modo de programacin al modo de marcha y de nuevo al modo de programacin. Si el interruptor de llave del procesador se estable en Remoto, el procesador introduce la MARCHA remota despus de que se activa y hace actualizar su memoria con el mdulo EEPROM. Ocurre un fallo de procesador (LED PROC rojo slido) se la memoria del procesador no es vlida. No se puede borrar la memoria del procesador cuando el interruptor est activo (on).
19309
Octubre 1995
235
Adaptador de E/S remotas 1771-ASB o adaptador de E/S locales extendidas1771-ALX

Interruptor Ultimo estado 1 on Las salidas de este chasis de E/S permanecen en su ltimo estado cuando este adaptador de E/S detecta un fallo de comunicacin. Las salidas de este chasis de E/S se desactivan cuando este adaptador de E/S detecta un fallo de comunicacin.
off
Siempre Off
Interruptor 2 on
Reinicio desactivacin del procesador El procesador puede reiniciar el chasis de E/S despus de un fallo de comunicacin.. Se debe reiniciar manualmente el chasis de E/S con un interruptor cableado a 1771-AS o -ASB.
Siempre Off
off
Interruptores Direccionamiento 5 off on off on 6 off off on on 2 slot 1 slot 1/2 slot No se permite
19308
Presionado arriba ON (cerrado) Presionado abajo OFF (abierto)
ATENCION: Si se establece este interruptor en la posicin ON, cuando se detecta una fallo de comunicacin, las salidas conectadas a este chasis permanecen en su ltimo estado para permitir que contine el movimiento de la maquinaria. Recomendamos que se establezca el interruptor 1 en la posicin OFF para desenergizar las salidas cableadas a este chasis cuando se detecta un fallo. Tambin, si las salidas estn controladas por entradas en un rack diferente y ocurre un fallo de rack de E/S remotas (en el rack de entradas), las entradas se dejan en su ltimo estado de no fallo. Las salidas pueden no estar adecuadamente controladas y puede resultar dao potencial al personal y a la maquinaria. Si desea que las entradas estn en cualquier estado menos el ltimo estado de no fallo, se necesita programar una rutina de fallo.
Establezca este interruptor en ON si planea usar configuracin automtica de rack de E/S. El adaptador 1771-ASB serie A no acepta direccionamiento a 1/2 slot.
Octubre 1995
236
Puente de configuracin de chasis de E/S
Y N
1.
Ubique el puente de configuracin del chasis (entre las dos primeras ranuras del extremo izquierdo del chasis). Establezca el puente de configuracin del chasis de E/S. El posicionamiento predeterminado es N (no se usa mdulo de fuente de alimentacin elctrica en el chasis).
2.
ESTA USANDO MODULO DE FUENTE DE ALIMENTACION ELECTRICA EN EL CHASIS?
Y N
Y N
Establezca Y cuando instale un mdulo de fuente de alimentacin elctrica en el chasis.
Importante: No se puede energizar un solo chasis de E/S con un mdulo de fuente de alimentacin elctrica y una fuente externa de alimentacin elcEstablezca N cuando use trica simultneamente. una fuente externa de ali17075 mentacin elctrica.
Octubre 1995
237
Mdulo de adaptador de E/S remotas
(1771-ASB Serie C y D) sin E/S complementarias
Presionado arriba ON (cerrado) SW 1

O1 N O F F 2 3 4 5 6 7 8
Presionado abajo OFF (abierto) SW 2

O1 N O F F 2 3 4 5 6
Nmero de rack de E/S (vea la pgina siguiente)
Primer nmero de grupo de E/S (vea a continuacin)
Interruptor 1 ON OFF OFF ON 2 OFF OFF ON ON
Velocidad de comunicacin 57.6 Kbps 115.2 Kbps 230.4 Kbps No usado
Respuesta de enlace: ONpara emulacin serie B OFFpara no restringida Escn: ONpara todas menos para las ltimas 4 ranuras OFFpara todas las ranuras
Nmero del primer grupo de E/S: 0 2 4 6
7 on on off off
8 on off on off
Octubre 1995
238
(1771-ASB Serie C y D) nmero de rack de E/Ssin E/S complementarias

Rack 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 20 21 22 23 24 25 26 27 1 on on on on on on on on on on on on on on on on on on on on on on on 2 on on on on on on on on on on on on on on on off off off off off off off off 3 on on on on on on on off off off off off off off off on on on on on on on on 4 on on on off off off off on on on on off off off off on on on on off off off off 5 on off off on on off off on on off off on on off off on on off off on on off off 6 off on off on off on off on off on off on off on off on off on off on off on off
Octubre 1995
239
Mdulo adaptador de E/S locales extendidas
(1771-ALX) Interruptor SW1
SW-1 1 2 3 4 5 6 7 8 SW-2 No usado

OPEN
Primer nmero de grupo de E/S Nmero de rack de E/S
Rack: 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17 20 21 22 23 24 25 26 27
1 on on on on on on on on on on on on on on on on on on on on on on on
2 on on on on on on on on on on on on on on on off off off off off off off off
3 on on on on on on on off off off off off off off off on on on on on on on on
4 on on on off off off off on on on on off off off off on on on on off off off off
5 on off off on on off off on on off off on on off off on on off off on on off off
6 off on off on off on off on off on off on off on off on off on off on off on off
Octubre 1995
2310
(1771-ALX) Puente de configuracin
1.
Recueste el mdulo en su lado derecho. Los puentes de configuracin estn visibles en la parte ms baja del mdulo.
2. Puente de configuracin No coloque un puente en este conjunto de pines.
Establezca los puentes de configuracin como se muestra de acuerdo a su aplicacin.
17341
Si est usando: Mdulos de E/S de 32 puntos y cualquier mtodo de direccionamiento Mdulos 1771IX y 1771IY y cualquier mtodo de direccionamiento
Pero no: 1771IX 1771IY
Establezca el puente de configuracin: en los 2 pines inferiores
mdulos de E/S de 32 puntos
en los 2 pines superiores
Octubre 1995
Captulo 24
Uso de este captulo

Para obtener informacin sobre localizacin y correccin de fallos: Problemas generales del procesador PLC-5 y del canal 0 Problemas del adaptador, escner de E/S remotas PLC-5 y Ethernet PLC-5 o DH+ Problemas de la red de E/S locales extendidas en el puerto del procesador PLC-5/40L o -5/60L Enlace PLC-5E Ethernet Mdulo 1771-ASB Mdulo 1771-ALX Operacin inesperada del PLC-5 al entrar al modo de marcha Prdida de alimentacin elctrica durante la edicin en lnea Vaya a la pgina: 242 243 244 244 245 247 248 NO TAG
Octubre 1995
242
Procesador PLC-5
Indicador BATT Color Rojo Apagado PROC
BATT PROG R E M RUN PROC FORCE COMM
Problemas generales
Descripcin La batera est baja La batera est buena Causa probable Batera baja Operacin normal Accin recomendada Cambie la batera antes de 10 das No se requiere accin alguna No se requiere accin alguna
Verde (fijo) Verde (intermitente) Rojo (intermitente)
El procesador est en el modo de Operacin normal marcha y operativo La memoria del procesador se est transfiriendo a la EEPROM Fallo mayor Error en ejecucin
Revise el bit de fallo mayor en el archivo de estado (S:11) para determinar definicin de error Restablezca el bit de fallo, corrija el problema y regrese al modo de marcha
Rojo (fijo)
Fallo mayor
La memoria del Borre la memoria y vuelva a procesador tiene cargar el programa error de suma de Revise las posiciones de los comprobacin interruptores del backplane y/o inserte el mdulo de memoria Error del mdulo correcto de memoria Desconecte la alimentacin Fallaron los elctrica, vuelva a asentar el diagnsticos procesador y conecte la internos alimentacin; luego, borre la memoria y vuelva a cargar su programa. Reemplace la EEPROM con programa nuevo; luego, si fuera necesario, reemplace el procesador Revise la fuente de alimentacin elctrica y las conexiones Operacin normal No se requiere accin alguna
Apagado
El procesador est en el modo de programa o prueba o no est recibiendo alimentacin elctrica Forzados de E/S y/o SFC habilitados Forzados de E/S y/o SFC presentes pero no habilitados Forzados de E/S y/o SFC no estn presentes No hay transmisin en el canal 0 Operacin normal si no se est usando el canal Operacin normal si no se est usando el canal
FORCE
Ambar (fijo) Ambar (intermitente) Apagado
COMM
Apagado
Verde (intermitente)
Hay transmisin en el canal 0
Octubre 1995
243
Localizacin y correccin de fallos del canal de comunicacin del procesador

Indicador Color A or B Verde (fijo) Modo del canal Escner de E/S remotas Descripcin Red activa de E/S remotas, todos los mdulos adaptadores estn presentes y no tienen fallo Comunicndose con escner El procesador est transmitiendo o recibiendo en la red DH+ Por lo menos un adaptador est con fallo o ha fallado Alimentacin elctrica desconectada en rack remoto Cable roto Vuelva a conectar la alimentacin elctrica al rack Repare el cable Causa probable Operacin normal Accin recomendada No se requiere accin alguna
Adaptador de E/S remotas DH+
Verde Escner de E/S (intermi remotas tente rpida o lentamente) DH+ Rojo (fijo) Escner de E/S remotas Adaptador de E/S remotas DH+
No hay otros nodos en la red Fallo de hardware Error de hardware Desconecte y vuelva a conectar la alimentacin elctrica Verifique que la configuracin de software sea igual a la configuracin de hardware Reemplace el procesador.
Rojo Escner de E/S (intermi remotas tente rpida o lentamente)
Todos los adaptadores con fallo
Cable no conectado o roto Alimentacin elctrica desconectada en racks remotos Se detect nodo duplicado No se est usando el canal
Repare el cable Vuelva a conectar la alimentacin elctrica a los racks
DH+ Apagado Escner de E/S remotas Adaptador de E/S remotas DH+
Mala comunicacin en DH+ Canal fuera de lnea
Corrija la direccin de estacin Coloque el canal en lnea si fuera necesario
Octubre 1995
244
Slo procesadores PLC-5/40L y -5/60L

BATT PROG R E M RUN
Localizacin y correccin de fallos de E/S locales extendidas

Indicador Color Modo del canal Escner de E/S locales extendidas Descripcin Causa probable Accin recomendada No se requiere accin alguna
PROC FORCE COMM
Verde (fijo)
red activa de E/S locales Operacin normal extendidas, todos los mdulos adaptadores estn presentes y sin fallo por lo menos un adaptador est con fallo o ha fallado alimentacin elctrica desconectada en rack de E/S locales extendidas fallo de comunicacin cable roto
Verde (intermi tente rpida o lentamente)
vuelva a conectar la alimentacin elctrica al rack vuelva a iniciar los adaptadores usando el botn pulsador de reinicio desactivacin del procesador repare el cable Desconecte y vuelva a conectar la alimentacin elctrica. Verifique que la configuracin de software sea igual a la configuracin de hardware. Reemplace el procesador. repare el cable reemplace o repare el terminador vuelva a conectar la alimentacin elctrica a los racks
Rojo (fijo)
fallo de hardware
error de hardware
Rojo Escner de E/S (intermi locales extendidas tente rpida o lentamente)
todos los adaptadores con fallo
cable desconectado o roto terminador off alimentacin elctrica desconectada en racks de E/S locales extendidas no se est usando el canal
Apagado
canal fuera de lnea
Coloque el canal en lnea si fuera necesario
Indicador de estado Ethernet

Indicador STAT
BATT PROG R E M RUN PROC FORCE COMM ENET
Color Rojo fijo
Descripcin Fallo crtico de hardware
Causa probable El procesador requiere reparacin interna Depende del cdigo del fallo
Accin recomendada Comunquese con su representante local de Allen-Bradley Comunquese con Global Technical Support (GTS) de Allen-Bradley Conecte el procesador a una red Ethernet activa
Rojo intermitente Apagado
Fallo de hardware o software (detectado y reportado a travs de un cdigo)
El interface Ethernet est Operacin normal funcionando correctamente pero no est conectado a una red Ethernet activa El canal 2 Ethernet est funcionando correctamente y ha detectado que est conectado a una red Ethernet activa Operacin normal
STAT
Verde
No se requiere accin alguna
Octubre 1995

BATT PRO G R E M RUN ENET TRANSMIT PRO C FO RCE CO M M
245
Indicador LED de transmisin Ethernet

El interface PLC-5 Ethernet contiene un indicador LED de transmisin Ethernet que se enciende (verde) brevemente cuando el puerto Ethernet est transmitiendo un paquete. No indica si el puerto Ethernet est recibiendo o no un paquete.
Sistema de E/S remotas

ACTIVE ADAPTER FAULT I/O RACK FAULT
Gua para la localizacin y correccin de fallos del mdulo adaptador 1771-ASB Serie C y D
Indicadores Activo Encen dido Fallo adapt. Apaga do Rack E/S Apa gado Descripcin D scri cin Causa probable ro a l Accin ccin recomendada r com n a a
Indicacin normal; el adaptador remoto est completamente operativo Fallo de memoria RAM, tiempo lmite de temporizador de control (watchdog)
Error de ubicac. de mdulo
Apaga do
Encen dido
Apa gado Apag Apa gado Numero de grupo de E/S inicial incorrecto
Reemplace el mdulo.
Coloque el mdulo en la ranura correcta en el chasis.
Encend. Intermit. Intermitentes al unsono Encen dido Apaga do Intermi tente Encen dido Encen dido Apaga do
Mdulo de E/S en ranura incorrecta Error en nmero de grupo de E/S inicial o direccin de rack de E/S Velocidad de transmisin incorrecta Interruptor de escn establecido para todas las ranuras menos las cuatro ltimas en 1/4 de rack El procesador est en el modo de programacin o de prueba El escner est manteniendo el mdulo adaptador en el modo de fallo
Revise las posiciones de los interruptores.
En El mdulo no se est cend. comunicando En El mdulo no se est cend. comunicando Apa gado El adaptador remoto no est controlando las E/S activamente (el enlace de comunicacin de escner a adaptador es normal) El mdulo no se est comunicando
Restablezca las posiciones de los interruptores.
El fallo debe ser borrado por el escner de E/S.
Los indicadores LED se apagan y se encienden de manera secuencial de arriba a abajo Intermitentes alternadamente Apa gado
Otro adaptador de E/S remota con la misma direccin en la red
Corrija la direccin.
El mdulo adaptador no est controlando las E/S activamente El mdulo adaptador est en el modo de reinicio desactivacin del procesador (el enlace de comunicacin de adaptador a escner es normal)
El interruptor de reinicio desactivacin del procesador en el conjunto de interruptores del backplane del chasis est en la posicin on
Presione el botn de restablecimiento para restablecer la funcin de desactivacin o desconecte y vuelva a conectar la alimentacin elctrica; si despus de varios intentos los indicadores todava estn parpadeando, revise si: el botn pulsador no est correctamente conectado al brazo de cableado de campo el brazo de cableado no est conectado al mdulo adaptador el mdulo adaptador fue restablecido por el proceso/o escner, luego entro en fallo inmediatamente
Usted debe seleccionar el modo de operacin del mdulo adaptador de E/S remotas tal como se describe en la publicacin suministrada con el escner de
E/S remotas/panel de distribucin, escner de E/S remotas-mdulo de interface de programacin, o escner de E/S-mdulo administrador de mensajes. Preste atencin especial al modo de inhabilitacin de bsqueda en el 1771-SD, -SD2. El chasis de E/S est en modo de fallo segn seleccin del interruptor del ltimo estado en el backplane del chasis. El desconectar y volver a conectar la alimentacin elctrica borra la cola de peticiones de transferencias en bloque. Todas las transferencias en bloques pendientes se pierden. Su programa debe repetir las peticiones de transferencias en bloques. Si se produce un fallo y el procesador est en el modo de marcha pero est operando en el modo dependiente, el modo de respuesta a fallo del chasis es seleccionado por el interruptor del ltimo estado en el backplane del chasis.
Octubre 1995
246
Gua para la localizacin y correccin de fallos del mdulo adaptador 1771-ASB Serie C y D (continuacin)
Indicadores Activo Apaga do Fallo adapt. Apaga do Rack E/S En cen dido Descripcin D scri cin Causa probable ro a l Accin ccin recomendada r com n a a
Fallo de chasis de E/S No hay comunicacin en la red
Existe un problema entre: adaptador y mdulo en el chasis; el mdulo permanecer en el modo de fallo hasta que el fallo sea corregido tarjeta de circuito impreso con cortocircuito en backplane o mdulo de E/S Ruido en backplane Tarjeta con cortocircuito Tarjeta con fallo en el chasis
Desconecte y vuelva a conectar la alimentacin elctrica al chasis para corregir un problema resultante del alto ruido. Desinstale y vuelva a instalar todos los mdulos de E/S uno por uno Si esto no soluciona el problema, hay un problema en el chasis o mdulo de E/S Elimine el ruido Aisle el ruido Aada supresin de sobretensin Reemplace el chasis Reemplace la tarjeta defectuosa en el chasis
Intermi tente
Apaga do
En cen dido
Hay comunicacin en la red. Posible cortocircuito en backplane
Intermi tente Apaga do
Encen dido Apaga do
Apa gado Apa gado
Fallo de lnea de identificacin de mdulo El mdulo no se est comunicando
Ruido excesivo en el backplane
Verifique la conexin a tierra del chasis y fuente de alimentacin. Revise la fuente de alimentacin, las conexiones de cables y asegrese de que el mdulo adaptador est completamente asentado en el chasis. Corrija los defectos de cables y cableado Para obtener informacin sobre la configuracin del escner, vea la publicacin 1772-2.18. Haga una revisin secuencial desde el primer mdulo hasta el ltimo para determinar el fallo; corrija los fallos y prosiga con el siguiente chasis.
Fallo de fuente de alimentacin
Desconexin en cableado de escner a mdulo adaptador El escner no est correctamente configurado Un chasis con fallo dentro de una direccin de grupo de racks est haciendo que el escner/panel de distribucin haga entrar en fallo a todos los chasis en la direccin de grupo de racks (en el modo de inhabilitar bsqueda)
Usted debe seleccionar el modo de operacin del mdulo adaptador de E/S remotas tal como se describe en la publicacin suministrada con el escner de
E/S remotas/panel de distribucin, escner de E/S remotas-mdulo de interface de programacin, o escner de E/S-mdulo administrador de mensajes. Preste atencin especial al modo de inhabilitacin de bsqueda en el 1771-SD, -SD2. El chasis d e E/S est en modo de fallo segn seleccin del interruptor del ltimo estado en el backplane del chasis. El desconectar y volver a conectar la alimentacin elctrica borra la cola de peticiones de transferencias en bloque. Todas las transferencias en bloques pendientes se pierden. Su programa debe repetir las peticiones de transferencias en bloques. Si se produce un fallo y el procesador est en el modo de marcha pero est operando en el modo dependiente, el modo de respuesta a fallo del chasis es seleccionado por el interruptor del ltimo estado en el backplane del chasis.
Octubre 1995
247
Sistema de E/S local extendida

ACTIVE ADAPTER FAULT I/O RACK FAULT
Gua para la localizacin y correccin de fallos del mdulo adaptador 1771-ALX
Indicadores Activo Encen dido Apaga do Fallo de adaptador Apagado Encendido Rack E/S Apaga do Apaga do Descripcin Indicacin normal, el adaptador remoto est totalmente operativo Fallo de adaptador local El adaptador local no est funcionando; permanecer en el modo de fallo hasta que el fallo sea corregido Existe un problema entre: adaptador y mdulo en el chasis; el mdulo permanecer en el modo de fallo hasta que el fallo sea corregido tarjeta de circuito impreso con cortocircuito en backplane o mdulo de E/S
Desconecte y vuelva a conectar la alimentacin elctrica al chasis para borrar el fallo del adaptador. Remplace el adaptador si no se borra el fallo. Desconecte y vuelva a conectar la alimentacin elctrica al chasis para corregir un problema resultante del alto ruido.
Causa probable
Accin recomendada
Apaga do
Apagado
Encen dido
Fallo de chasis de E/S
Desinstale y vuelva a instalar todos

los mdulos de E/S uno por uno
reemplace el adaptador Si esto no soluciona el problema,

hay un problema en el chasis o mdulo de E/S
Intermi tente
Apagado
Apaga do
Las salidas estn restablecidas
El procesador est en el modo de programacin o prueba. El escner de E/S remotas est manteniendo el mdulo adaptador en el modo de fallo El interruptor de reinicio desactivacin del procesador en el conjunto de interruptores del backplane del chasis est en la posicin On
Ninguna El escner de E/S local extendida debe borrar el fallo.

Presione el botn de restablecimiento para restablecer la funcin de desactivacin o desconecte y vuelva a conectar la alimentacin elctrica; si despus de varios intentos los indicadores todava estn parpadeando, verifique que el adaptador haya sido restablecido por el procesador/escner, luego entr en fallo inmediatamente.
Intermitentes alternadamente
Apaga do
El mdulo adaptador no est controlando las E/S activamente El mdulo adaptador est en el modo de reinicio desactivacin del procesador (el enlace de adaptador a escner es normal)
Apaga do
Apagado
Apaga do
No hay alimentacin elctrica o no hay comunicacin
Fallo de fuente de alimentacin
Revise la fuente de alimentacin, los cables de E/S y las conexiones de cables de la fuente de alimentacin y asegrese de que el mdulo adaptador est completamente asentado en el chasis. Verifique los modos de direccionamiento y las posiciones de los interruptores
Encen dido
Intermitente Apaga do
Error de ubicacin de mdulo en chasis de E/S local extendida
Ubicacin incorrecta de mdulos de alta densidad
El chasis d e E/S est en modo de fallo segn seleccin del interruptor 1 (el interruptor del ltimo estado) en el backplane del chasis. El desconectar y volver a conectar la alimentacin elctrica borra la cola de peticiones de transferencias en bloque. Todas las transferencias en bloques
pendientes se pierden. Su programa debe repetir las peticiones de transferencias en bloques desde el chasis.
Si se produce un fallo y el procesador est en el modo de marcha pero est operando en el modo dependiente, el modo de respuesta a fallo del chasis es
seleccionado por el interruptor 1 (interruptor del ltimo estado) en el backplane del chasis.
Octubre 1995
248
Operacin inesperada al entrar al modo de marcha
Si se produce una operacin inesperada cada vez que su procesador entra al modo de marcha, asegrese de examinar la operacin de pre-escn de las instrucciones en esta seccin. Durante el pre-escn, estas instrucciones se ejecutan de manera diferente a las de un escn normal. La funcin de pre-escn es un escn intermedio entre la transicin del modo de programacin al de marcha, durante el cual todos los renglones son escaneados como falsos. El preescn examina todos los archivos e instrucciones del programa de escalera e inicializa la tabla de datos en base a los resultados del programa. Por ejemplo, una subrutina que se invoca infrecuentemente puede contener una direccin indirecta incorrecta y generar un error en ejecucin. Sin embargo, pueden ocurrir muchos escns de programa normal antes de que se genere el error en ejecucin. El pre-escn proporciona la oportunidad para que el procesador examine el programa para determinar si existen errores como ste antes de cambiar al modo de marcha.
Instrucciones con operaciones de pre-escn nicas

Use la siguiente tabla para localizar operaciones de pre-escn que se desvan de la operacin de instruccin normal.
Tabla 24.A Operacin de instruccin durante pre-escn Esta instruccin ARD ARL AWT AWA ACB ABL AHL BTR BTW CTU CTD EOT FFL LFL FFU LFU FND FOR Todos los bits de configuracin que no son del usuario 15, 14, 13, 12, 10, y 9 son restablecidos (para archivos tipo INT y BT). El CU/CD se establece para evitar un conteo falso cuando empieza el pri er escn primer esc n del modo odo de marcha. archa. Esta instruccin es saltada para que todas las instrucciones de escalera puedan ser pre-escaneadas. El bit EL se establece para evitar una carga falsa cuando empieza el pri primer er esc escn n del modo odo de marcha. archa. El bit EU se establece para evitar una descarga falsa cuando empieza el pri er escn primer esc n del modo odo de marcha. archa. Esta instruccin es saltada para que todas las instrucciones de escalera puedan ser pre-escaneadas. Las instrucciones de escalera dentro del lazo FOR/NXT son pre-escaneadas. Si se establece el bit EN y se restablecen los bits DN y ER, entonces la palabra de control es restablecida. Si se establece el bit DN o el bit ER, entonces el bit EN es restablecido y el bit DN es establecido. Ejecuta estas acciones durante el pre-escn
Octubre 1995
249
Esta instruccin MSG
Ejecuta estas acciones durante el pre-escn Si se restablece el bit de reinicio SFC y se restablece el bit CO, entonces todos los bits de configuracin que no son de usuario 15, 14, 13, 12, 10, y 9 son restablecidos en ambos tipos de archivo INT y MG. El tipo de archivo MG tambin restablece los bits 11, 7, 6, 5, 4, 2, 1 y 0. La direccin de la instruccin del bit programado se establece para evitar una activacin falsa cuando empieza el primer escn del modo de marcha. La direccin de la instruccin del bit programado se restablece para evitar una activacin falsa cuando empieza e pieza el pri primer er esc escn n del modo odo de marcha. El bit de salida tambin se restablece. Para el tipo de archivo PD, el bit INI se restablece. El tipo de archivo INT restablece los bits de estado 8, 9 y 10 (banda muerta, alarma de salida superior e inferior). El registro de error del escn previo se establece en 32767, lo cual indica que el punto de ajuste y bits ER de los escanes previos todava no se han inicializado). Los bits de acumulador integral y error derivativo se restablecen.
ONS
OSF OSR PID
SQL SQO TOF DTR
El bit EN se establece para evitar un incremento falso del puntero de la tabla cuando ocurre el primer pri er escn esc n del modo odo de marcha. archa. Los bits TT, TC, TE y TO se restablecen y el ACC = preseleccionado. El valor de referencia es actualizado (sin importar la condicin del rengln)
La instruccin DTR tambin funciona de esta manera durante un escn normal.
Accin sugerida
Para evitar una operacin inesperada que puede resultar de estas actividades de pre-escn, siga estas pautas: No use direccionamiento indexado o indirecto con las instrucciones listadas en la Tabla 24.A. Si tiene que usar direccionamiento indexado o indirecto, use el bit de primer escn (S:1/15) para pre-inicializar todas las otras variables usadas. Si est usando direccionamiento indirecto con instrucciones de escalera, no use datos variables manteniendo la direccin indirecta para mltiples funciones.
Octubre 1995
2410
Prdida de la alimentacin elctrica durante edicin en lnea
ATENCION: La memoria del procesador puede daarse sin indicacin si pierde alimentacin elctrica mientras est realizando una de las siguientes operaciones de edicin en lnea:
creando un rengln ensamblando ediciones en lnea creando y/o borrando espacio en la tabla de
datos
Para borrar una memoria potencialmente corrupta y restaurar la ltima versin guardada de su programa, siga estos pasos estando en la pantalla de funciones del procesador:
Pantalla de funciones del procesador
Clear Memory F4 Yes F8 Restore Program F6
Lleve el cursor al programa apropiado
Begin Restore F1
Octubre 1995
Captulo 25
Uso de este captulo

Para obtener informacin acerca de: Asignaciones de pines para el canal 0 del procesador Asignaciones de pines para cable en serie Diagramas de conexin de cables Programacin de especificacin de cable Conexiones de cable Ehternet Vaya a la pgina: 251 252 253 255 2510
Asignaciones de pines para el canal 0

Pin 1 2 3 4 5 6 7 8 9 10 11 12 13 NO SE USA CTS.INNO SE USA DCD.IN RS-232C C.GND TXD.OUT RXD.IN RTS.OUT CTS.IN DSR.IN SIG.GND DCD.IN RS-422A C.GND TXD.OUT+ RXD.IN+ RTS.OUT+ CTS.IN+ DSR.IN SIG.GND DCD.IN
La etiqueta lateral del procesador muetra una tabla que lista las asignaciones de pines para el canal 0 (puerto RS). La tabla siguiente muestra la misma informacin:
RS-423 C.GND TXD.OUT RXD.IN RTS.OUT CTS.IN DSR.IN SIG.GND DCD.IN Pin 14 15 16 17 18 19 20 21 22 NO SE USA 23 24 25 NO SE USA NO SE USA NO SE USA DSR.IN DTR.OUT NO SE USA NO SE USA NO SE USA DTR.OUT RTS.OUTDTR.OUT NO SE USA DTR.OUT NO SE USA RXD.INREC COM RS-232C NO SE USA RS-422A TXD.OUTRS-423 SEND COM
El rea sombreada indica que el pin est reservado.
Octubre 1995
252
Asignaciones de pines para cable en serie

Cable #1 SKT 9 pines IBM AT (hembra) RXD 2 GND 5 TXD 3 DCD 1 DTR 4 DSR 6 RTS 7 CTS 8 SKT 25 pines 1770-KF2 (hembra) 2 7 3 4 RTS 5 CTS 6 DSR 8 DCD 20 DTR
11955-I
El diagrama siguiente muestra las asignaciones de pines para los cables que se necesiatan para comunicaciones de puerto en serie.
Cable #2 SKT 25 pines IBM XT (hembra) TXD 2 GND 7 RXD 3 RTS 4 CTS 5 DSR 6 DCD 8 DTR 20 SKT 25 pines 1770-KF2 (hembra) 3 7 2 4 RTS 5 CTS 6 DSR 8 DCD 20 DTR
11957-I
Cable #3 SKT 9 pines Computadora (hembra) TXD 2 GND 7 RXD 3 RTS 4 CTS 5 DSR 6 DCD 8 DTR 9 SKT 25 pines 1770-KF2 (hembra) 3 7 2 4 RTS 5 CTS 6 DSR 8 DCD 20 DTR
11958-I
Cable #4 SKT 9 pines IBM AT (hembra) DCD 1 RXD 2 TXD 3 DTR 4 GND 5 DSR 6 RTS 7 CTS 8 RNG 9 CASE 25 pines Mdem (macho) 8 3 2 20 7 6 4 5 22 1
11959-I
Cable #5 SKT 9 pines Computadora (hembra) RNG 1 TXD 2 RXD 3 RTS 4 CTS 5 DSR 6 GND 7 DCD 8 DTR 9 25 pines Mdem (macho) 22 2 3 4 5 6 7 8 20
11960-I
Cable #6 SKT 25 pines Computadora (hembra) CHS 1 TXD 2 RXD 3 RTS 4 CTS 5 DSR 6 GND 7 DCD 8 DTR 20 25 pines Mdem (macho) 1 2 3 4 5 6 7 8 20
11961-I
Octubre 1995
253
Diagramas de conexin
cable #1 1784-CP5 con adaptador CP7
Terminal
1770-KF2
PLC-5
Puerto en serie de 9 pines 1784-T50 6160-T53 6160-T60 6160-T70 IBM PC/AT
Terminal
1784-CAK
1785-KE Serie B
1770-CD
PLC-5
Nota: 1785-KE Serie A utiliza cable 1785-CP5 y adaptador 1785-CP7 con procesadores PLC-5 con nuevas caractersticas y Ethernet
1784-CP10 Terminal
Al canal 0 del PLC-5
Terminal 1784-CP7 PLC-5
cable #4
mdem lnea telefnica
1784-CP5
1770-KF2
cable #6
mdem
Terminal
cable #4
mdem lnea telefnica
cable #6
mdem
Requiere un modificador de gnero o que se coloque un enchufe macho de 25 pines en el cable #2.
Octubre 1995
254
Terminal
cable #2
1770-KF2
1784-CP5
1784-CP7
PLC-5
Puerto en serie de 25 pines 1784-T47 IBM XT IBM PS/2 Modelo 30 IBM PS/2 Modelo 60
1784-CXK 1785-KE Serie B 1770-CD
Terminal
PLC-5
Nota: 1785-KE Serie A usa cable 1785-CP5 y adaptador 1785-CP7 con los procesadores PLC-5 con nuevas caractersticas y Ethernet
Terminal
1784-CP11
Terminal
cable #6
mdem lnea telefnica
PLC-5
1784-CP6
1770-KF2
cable #6
mdem
Terminal
cable #6
mdem lnea telefnica cable #6
To channel 0 of the PLC-5
mdem
Requiere un modificador de gnero o que se coloque un enchufe macho de 25 pines en el cable #2.
Octubre 1995
255
Programacin de las especificaciones de cable
Las especificaciones para cada cable Allen-Bradley usado para comunicaciones DH+ se muestran en las pginas siguientes. Vea la Tabla 25.A.
Tabla 25.A Programacin de especificaciones de cable Para: 6160-T53 6160-T60 6160-T70 IBM PC/AT 1784-T45 IBM PC IBM XT procesador PLC-5 con nuevas caractersticas o Ethernet A: 1785-KE Use este cable: 1784-CAK Vea la pgina: 255
1785-KE
1784-CXK
256
Terminal (usando un 1784-KT, -KT2, -KL o -KL/B)
1784-CP6 1784-CP con un adaptador 1784-CP7 adaptador 1784-CP8
256 257 257
Terminal (usando 1784-KTK1) Terminal (usando un cable en serie de 9 pines) Terminal (usando un cable en serie de 25 pines) Termninal (usando una 1784-PCMK)
1784-CP5 con un adaptador 1785-CP7 1784-CP10
257
258
1784-CP11
258
1784-PCM5 con un adaptador 1784-CP7
259 y 257
Figura 25.1 Cable de interconexin1784-CAK Conecta 1785-KE a 6160-T53, 6160-T60, 6160-T70 IBM PC/AT Conector tipo D de 15 pines Pinmacho 9 15 1 8 1785-KE 2.9 m (9.50 ft.) 1 Conector tipo D de 9 pines Pinhembra 5 1 IBM-PC/AT 9 6 1 4 6 2 5 3 7 8 D-sub 9 pines (IBM PC/AT)
2 7 3 13 4 5 6 8 11 D-sub 15 pines (1785-KE)
4 19 3 6
Octubre 1995
256
Figura 25.2 Cable de interconexin1784-CXK Conecta 1785-KE a 1784-T45, IBM PC o IBM XT Conector tipo D de 15 pines Pinmacho 8 1 15 9 1785-KE Conector tipo D de 25 pines Pinhembra 1 13 IBM XT 14 25 1 3 7 2 13 4 5 6 8 11 D-sub 15 pines (1785-KE)
289.6 cm (114 pulg.) Cable blindado 24 AWG
ROJO NEGRO BLANCO NEGRO
2 7 3 4 5 6 8 20
D-sub 25 pines (IBM XT)
12727
Figura 25.3 Cable de interconexin1784-CP6 Conecta terminal usando 1784-KT, -KT/2, -KL o -KL/B a procesador 62 61 8 Transparente 7 6 5 Transparente 4 Malla Malla 3 Azul 2 Azul 1 Extremo de procesador Mini-DIN de 8 pines
22 43 62 1 A 21 Pin 1 Pin 6 Pin 3 Extremo de procesador Mini-DIN de 8 pines
Extremo de terminal tipo D de 62 pines
38 37 36 35 34 33 32 31
3 2 1 Extremo de terminal tipo D de 62 pines
18378
Octubre 1995
257
Figura 25.4 Cable de interconexin y adaptador1784-CP7 Conecta al procesador a travs de un tipo D de 9 pines de un cable 1784-CP, -CP5, or -PCM5. 8 7 Transparente 6 5 9 8 4 Malla Malla 3 7 2 6 Azul Azul 1 5 4 Extremo de procesador 3 Mini-DIN de 8 pines 2 1 Transparente Tipo D de 9 pines
18377
5 1 Tipo D de 9 pines
9 6
Pin 1 Pin 6 Pin 3 Extremo del procesador Mini-DIN de 8 pines
Figura 25.5 Adaptador de cable de interconexin1784-CP8 Conecta a terminal usando una tarjeta 1784-KT, -KT2 o -KL a una red DH+ permanente
1 2 SH 1 2 3
33
Extremo del terminal (frontal) conector subminiatura de 62 posiciones
conector terminal de 3 posiciones conector sub- 34 miniatura 35 de 62 Extremo de la red (posterior) posiciones 36
37
Azul Malla
conector terminal de 3 posiciones 2 SH 1 1770-CD Cable twinaxial
Transparente
60 61 62
19816
Octubre 1995
258
Figura 25.6 Cable de interconexin1784-CP10 Conecta terminal a procesador usando puerto en serie 3.2m (10 pies) 6 9 1 5 25 9-SKT IBM AThembra 25-SKT Procesador PLC macho 13 DTR DSR RTS CTS 4 6 7 8 4 5 RTS CTS RXD 2 GND 5 TXD 3 2 7 3
14
6 DSR 8 DCD 20 DTR

19870
Figura 25.7 Cable de interconexin1784-CP11 Procesador a terminal usando puerto en serie TXD 14 1 3.2m (10 pies) GND 14 1 RXD 25 13 25-SKT Computadora IBM XT hembra 25 25-SKT Procesador PLCmacho 13 RTS CTS DSR DCD DTS 3 4 5 6 8 20 2 4 5 6 8 RTS CTS DSR DCD 2 7 3 7
20 DTR
19871
Octubre 1995
259
Figura 25.8 Cable de interconexin 1784-PCM5 Procesador a terminal (usando una 1784-PCMK)
124.25 pulg. 6 9 1 5 PLC-5 DH+ 9-pin 1 5 7 SHELL TRANSP AZUL DRENAJE BLINDADO LINEA 1 TRANSP LINEA 2 TRANSP DRENAJE 3 BLINDADO SHELL 1 2 DTD SY DRD RET EN
1 2 3 4 5 6
KT/PCMCIA NEGRO BLANCO ROJO VERDE MARRON AZUL ANARANJADO

1 2 3 4 5 6 7 8 9 10 11 12
TD RET 7 AMARILLO RIO 8 VIOLETA DTR 9 GRIS SY 10 ROSADO RTS 11 BRONCE CTS 12 DRENAJE SHELL BLINDAJE SHELL
SHELL SHELL
19872
Octubre 1995
2510
Conexiones de cable Ethernet

Red Ethernet
El puerto Ethernet se conecta a una red de cable delgado o cable grueso a travs de un transceiver de 15 pines o una conexin de unidad de acceso a medio (MAU).
Transceiver Transceiver
Cable Transceiver puerto AUI Cable Transceiver
Para conectar un terminal de programacin a un procesador PLC-5/20E, -5/40E -5/80E a travs de una red Ethernet, use lo siguiente: Tarjeta de comunicacin Ethernet PCMCIA o compatible con PC/AT (6628-A5) Cable Ethernet Transceivers y cables transceiver
Tarjeta de interface Ethernet Terminal de programacin PLC-5/40E
Hay disponibles dos tipos de transceivers Allen-Bradley.

Nmero de catlogo 5810-AXMT 5810-AXMH Descripcin Transceiver de cable delgado Ethernet/802.3 Transceiver de cable grueso Ethernet/802.3
El procesador se conecta al transceiver usando un cable transceiver estndar, el cual se conoce tambin como cable de interface de unidad de acceso (AUI). Allen-Bradley tiene cables trasnsceiver de dos longitudes y cuatro unidades que constan de transceivers y cables.
Nmero de catlogo 5810-TC02/A 5810-TC15/A 5810-TAS/A (kit) 5810-TAM/A (kit) 5810-TER 5810-TBS/A (kit) 5810-TBM/A (kit) Descripcin Cable transceiver de cable grueso de 2.0 m (6.5 pies) Cable transceiver de cable grueso de 15.0 m (49.2 pies) Transceiver de cable delgado y cable de 2.0 m (6.5 pies) Transceiver de cable delgado y cable de 15.0 m (49.2 pies) Resistencias de terminacin Ethernet de cable delgado Transceiver de cable grueso y cable de 2.0 m (6.5 pies) Transceiver de cable grueso y cable de 15.0 m (49.2 pies)
La conexin a 10baseT (fibra ptica) y redes de banda ancha tambin se acepta si se compran los transceivers y cables apropiados de un proveedor diferente.
Octubre 1995
Indice
Nmeros
1771AF, 6-6 1771AS, 6-6 1771ASB, 6-6 configuracin, 6-10 1771DCM, 6-6 1771SN, 6-6 1772SD, SD2, 6-6 1775S4A, S4B, 6-6 1775SR, 6-6 1784CP10, 25-2, 25-5 1784CP8, 25-7 1784CAK, 25-5 1784CP10, 25-8 1784CP11, 25-8 1784CP6, 25-6 1784CP7, 25-5, 25-7 1784CXK, 25-5, 25-6 1784KTK1, 25-5 1784PCM5, 25-9 1784CP11, 25-2, 25-5 1785KE, 25-5 6008SQH1, SQH2, 6-6
programacin de transferencia en bloques, 7-9 ADAPTER FAULT, 24-524-10 Allen-Bradley, P-6 contacto para apoyo, P-6 almacenamiento, archivos de programa, 4-14 almacenamiento de datos archivos, 4-11 bit, 4-11 bloque de datos, 4-12 conceptos, 4-11 definido por el usuario, 4-12 miembro, 4-12 palabras, 4-11 tipo, 4-11 ambiente, especificaciones, 20-2 archivo de datos memoria usada, 4-13 no usado, 4-12 predeterminado, 4-13 privilegios de lectura/escritura, 13-4 rango de valores, 4-14 tamao, 4-13 tipo de, 4-13 tipos de direccionamiento, 4-14 archivo de estado procesador, 21-1 tamao, 4-13 archivo de estado de E/S configuracin, 6-7 diagrama de bits, segunda palabra, 6-23 direccionamiento, 6-21 archivo de estado de E/s, diagrama de bits, primera palabra, 6-22 archivo de estado del procesador, 21-1 esquema, 21-1 archivo de programa almacenamiento, 4-14 memoria usada, 4-14 archivo fuera de lneaa, privilegios, 13-4 archivos, 4-14 almacenamiento de datos, 4-11 frecuentemente utilizados, 4-21 privilegios de lectura/escritura, 13-4
A
ACTIVE, 24-524-10 actualizacin de E/S configuracin, 17-4 teora, 17-2 adaptador de E/S local extendida, localizacin y correccin de fallos, 24-724-10 adaptador de E/S locales extendidas posicionamiento de interruptores del backplane del chasis, 23-5 posicionamiento del puente de configuracin, 23-10 adaptador de E/S remotas Vea tambin canal adaptador localizacin y correccin de fallos, 24-3 posicionamiento de interruptores del backplane del chasis, 23-5
I2
Indice
archivos de configuracin de transferencia discreta, 7-2, 7-4 archivos de control de transferencia en bloques, 7-9 archivos de programa, privilegios de lectura/escritura, 13-4 ASCII configuracin del puerto en serie, 11-16 estado, 11-23 instrucciones, 22-26
edicin de archivo de configuracin, 12-8 ejemplo, 12-9 inhabilitacin, 12-4 instalacin, 12-7 uso, 12-5 BOOTPTAB.TXT, 12-8 bferes activos, 6-12
C
cables asignaciones de pines, 25-2 Belden 9463, 6-3 canal 0, 11-5 de puerto en serie de 25 pines a procesador, 25-4 disposicin de la canalizacin, 3-3 E/S locales extendidas, 8-2 E/S remotas, 6-5 especificaciones, 25-5 Ethernet, 12-1 instalacin de conductores, 3-4 clculo temporizacin, 9-5 tiempo de escn de E/S remotas, 9-8 tiempo de escn de procesador, 9-10 ejemplo, 9-11 cambio de modos, 1-9 cambio del modo de comunicacin, configuracin del puerto en serie, 11-19 cambio remoto de modo, 11-4 canal clase de privilegio, 13-4 configuracin de adaptador, 7-1 configuracin de escner de E/S locales extendidas, 8-10 configuracin del escner de E/S remotas, 6-6 configuracin RS, 11-5 localizacin y correccin de fallos, 24-3 monitorizacin adaptador de E/S remotas, 7-15 E/S locales extendidas, 8-14 escner de E/S remotas, 6-19 canal 0 asignaciones de pines, 25-1 cambio de modos, 11-4 cmo usarlo, 11-2 configuracin, 11-5 estado de DF1 esclavo, 11-21
B
backplane carga de corriente, 20-2 posicionamiento de interruptores, 23-4, 23-5 batera, 20-2 BATT, 24-2 Belden 9463, 6-3 bit, almacenamiento de datos, 4-11 bits de control. See bits de control del usuario bits de control de rack racks 07, 21-7 racks 1017, 21-7 racks 2027, 21-7 bits de control de usuario, 21-7 bits de control del usuario, procedimiento de arranque, 15-2 bits de estado chasis mltiples, 16-16 global, 16-16 monitorizacin, 16-16 bits de estado de chasis mltiples, 16-10, 16-16 bits de estado de transferencia en bloques, 7-14 bits de estado global, 16-10, 16-16 racks 07, 21-2 racks 1017, 21-7 racks 2027, 21-7 bits de inhibicin global reseteo, 8-12 restablecimiento, 6-9 bloque de datos, 4-12 definido por el usuario, 4-12 BOOTP definido, 12-5 DOS, 12-7
Indice
I3
estado de DF1 maestro, 11-21 estado de DF1 punto a punto, 11-20 interpretacin del estado, 11-20 modo de sistema definido, 11-3 DF1 esclavo, 11-3 DF1 maestro, 11-3 DF1 punto a punto, 11-3 modo de usuario, 11-2 modo de usuario (ASCII), 11-23 planificacin del cableado, 11-5 canal 2 configuracin Ethernet uso de BOOTP, 12-5 uso del software 6200, 12-3 configuracin para Ethernet, 12-3 funciones avanzadas, 12-12 monitorizacin E/S locales extendidas, 8-14 Ethernet, 12-18 canal adaptador Vea tambin adaptador de E/S remotas configuracin, 7-1 programacin de transferencia en bloques, 7-9 canal del escner, configuracin, 6-6 caractersticas de programacin, 1-10 lgica de escalera, 1-10 MCP, 1-10 SFC, 1-10 subrutinas, 1-10 texto estructurado, 1-10 certificacin, 20-3 chasis conjuntos de interruptores, 23-4, 23-5 dimensiones, 3-1 posicionamiento de interruptores. See switch assemblies puente de configuracin, 23-6 chasis de E/S locales residentes en procesador, definicin, P-3 chasis de E/S remotas, definicin, P-3 choque, especificaciones, 20-2 clase de privilegio asignado a archivo fuera de lnea, 13-4 asignado a canal, 13-4 asignado a nodo, 13-4 clases, privilegios, 13-3 codificacin, 20-3
cdigos de error, mensajes, 12-17 cdigos de fallo, 16-12, 21-5 cdigos de fallo definidos por el usuario, 16-12 colas de espera, 6-12 colocacin, E/S locales extendidasextendedlocal I/O, 8-2 COMM, 24-2 componentes del tiempo de escn de E/S remotas, 9-6 computadora principal de servidor Boot, 12-7 instalacin, 12-7 modificacin de archivo de configuracin de servicio Boot, 12-8 computadora principal DOS, configuracin como computadora principal servidor Boot, 12-7 comunicacin, 20-3 modo basado en mensajes, definido, 11-4 modo estndar, definido, 11-4 comunicacin basada en mensajes, definida, 11-4 comunicacin con el 1771ASB, 6-10 comunicacin DF1 esclava, 11-3 comunicacin DF1 maestra, 11-3 comunicacin esclava. See comunicacin de estacin remota comunicacin estndar, definida, 11-4 comunicacin Ethernet direccionamiento broadcast, 12-12 gateways o routers, 12-12 mscaras de subred, 12-12 comunicacin maestra, 11-3 comunicacin punto a punto, 11-3 conceptos, almacenamiento de datos, 4-11 conexin a tierra chasis residente en procesador, 3-6 sistema de E/S locales extendidas, 3-6 sistema de E/S remotas, 3-6 configuracin archivo de estado de E/S, 6-7
I4
Indice
archivos de configuracin de transferencia discreta, 7-4 canal 0 ASCII (modo de usuario), 11-16 cambio del modo de comunicacin, 11-19 DF1 esclavo, 11-8 DF1 maestro, 11-10 DF1 punto a punto, 11-6 canal 2, como E/S locales extendidas, 8-11 canal 2 como Ethernet, uso del software 6200, 12-3 canal 2 Ethernet, uso de BOOTP, 12-5 canal adaptador de E/S remotas, 7-1 canal de escner de E/S remotas, 6-6 canales, como adaptador de E/S remotas, 7-3 computadora principal de servidor Boot, 12-7 computadora principal DOS, 12-7 pedidos de transferencia en bloques en un canal adaptador, 7-9 PII, 19-5 procedimiento de arranque, 15-2 programas de control principal, 17-3 puerto en serie, 11-5 ASCII (modo de usuario), 11-16 cambio del modo de comunicacin, 11-19 DF1 esclavo, 11-8 DF1 maestro, 11-10 DF1 punto a punto, 11-6 rack residente en el procesador, 5-5 rutina de fallo, 16-4 STI, 18-3 configuracin automtica, 6-8, 6-9, 8-11, 8-12 configuracin de canal adaptador, E/S remotas, 7-3 canal 0, 11-5 canal 2 Ethernet uso de BOOTP, 12-5 uso del software 6200, 12-3 configuracin de canales, E/S locales extendidas, 8-11 configuracin de mdulo adaptador, 6-10 configuracin de procesador, PII, 19-5 configuracin del canal, escner de E/S remotas, 6-7
configuracin del procesador archivo de estado de E/S, 6-7 procedimiento de arranque, 15-2 programas de control principal, 17-3 rutina de fallo, 16-4 STI, 18-3 configuracin maestra DF1, esquema de polling, 11-14 conjuntos de interruptores adaptador de E/S locales extendidas, 23-9 adaptador de E/S remotas, sin E/S complementarias, 23-7 chasis, 23-4, 23-5 puente de configuracin del chasis, 23-6 SW1, 23-2 SW2, 23-3 consejo de diseo asignacin de privilegios, 13-2 asignacin de racks, 4-9 consejos de diseo de programa, 9-12 consideraciones de programacin, E/S locales extendidas, 8-10 datos de grupo, 4-12 direccionamiento de racks de E/S locales extendidas, 8-3 direccionamiento y colocacin de E/S locales extendidas, 8-2 diseo de cable de E/S remotas, 6-5 diseo de enlace de E/S locales extendidas, 8-2 E/S remotas, 4-10 edicin de la lista de escn para actualizaciones mltiples de rack, 6-9 enlace de E/S remotas, 6-4 longitudes de cables RS232, 422A y 423, 11-5 optimizacin de la memoria del procesador, 4-21 optimizacin del tiempo de ejecucin de instruccin, 4-21 organizacin de archivos, 4-12 para escribir programas PII, 19-2 pautas para escribir programas STI, 18-1 pautas para las PII, 19-4 programacin de transferencia en bloques, 6-18 ubicacin de mdulos de E/S locales extendidas, 8-4 constante de programa, rango de valores vlidos, 4-14
Indice
I5
contacto con Allen-Bradley para soporte, P-6 control de salidas, 16-3 cumplimiento con normas CE, 20-3
escn de programa, 5-2 escn lgico, 5-2 grupo de E/S, 4-2 mantenimiento interno, 5-2 punto, 4-2 rack de E/S, 4-2 dejar espacio, 4-12 descripcin, procesadores PLC5, 1-1 descripcin de trminos chasis de E/S locales residentes en procesador, P-3 chasis de E/S remotas, P-3 datos de transferencia discreta, P-3 E/S locales extendidas, P-3 E/S locales residentes en procesador, P-3 procesadores PLC5 con nuevas caractersticas, P-3 procesadores PLC5 Ethernet, P-3 red de E/S locales extendidas, P-3 red de E/S remotas, P-3 transferencia de datos en bloques, P-3 DH+, localizacin y correccin de fallos, 24-3 dimensiones chasis, 3-1 fuentes de alimentacin elctrica, 3-6 direccin de gateway, Ethernet, 12-12 direccin de hardware, Ethernet, 12-8 direccin de protocolo Internet Vea tambin direccin IP Ethernet, 12-8 direccin Internet, 12-4 direccin IP, 12-2 Vea tambin direccin Internet direccin lgica, 4-16 nemnico, 4-17 direccionamiento archivo de estado de E/S, 6-21 archivos de datos, 4-14 archivos frecuentemente utilizados, 4-21 asignacin de nmeros de rack, 4-9 concepto, 4-1 definicin de un modo, 4-7 E/S locales extendidas, 8-2 ejemplo, 4-5, 4-6 Ethernet, 12-2 imagen de E/S, 4-15
D
datos de estado, puerto en serie DF1 esclavo, 11-21 DF1 maestro, 11-21 DF1 punto a punto, 11-20 modo de usuario (ASCII), 11-23 datos de transferencia discreta, 5-3 definicin, P-3 determinacin del estado del procesador en modo de adaptador, 7-7 determinacin del estado del procesador supervisor, 7-8 modo de adaptador, 7-8 datos de transferencia en bloque, a E/S locales extendidas, 8-7 datos de transferencia en bloques a E/S remotas, 6-13 a E/S residentes en el procesador, 5-4 consideraciones de programacin general, 6-18 racks residentes en el procesador, 6-18 ejemplo de programacin de modo de adaptador, 7-127-16 en el archivo de programa PII, 19-3 en un archivo de programa de STI, 18-2 en un archivo de programa STI, 18-3 introduccin a, 6-11 pedidos en cola en modo de escner, 6-12 secuencia, 6-14 con bits de estado, 6-14 datos de transferencias en bloques, rutina de fallo, 16-10 de completado, estado de programa, 14-3 de ejecucin, estado de programa, 14-3 de espra, estado de programa, 14-3 de fallo, estado de programa, 14-3 de listo, estado de programa, 14-3 definicin E/S inmediatas, 5-3 escn de E/S, 5-2
I6
Indice
indexado, 4-19 indirecto, 4-18 lgico, 4-16 mdulos de transferencia en bloques, 4-8 nemnicos, 4-17 pautas para seleccionar modos de direccionamiento, 4-8 racks de E/S locales extendidas, 8-3 racks de E/S remotas, 4-10 relacionar un bit a un dispositivo de entrada/salida, 4-3 resumen, 4-8 seleccin de modo, 4-4, 23-4, 23-5 simblico, 4-20 trminos, 4-2 direccionamiento a 1 slot, 4-4, 23-4, 23-5 direccionamiento a 1/2 slot, 4-4, 23-4, 23-5 direccionamiento a 2 slots, 4-4, 23-4, 23-5 direccionamiento Broadcast, Ethernet, 12-12 direccionamiento de E/S, 20-3 Vea tambin direccionamiento E/S locales extendidas, 8-2 direccionamiento de rack, 8-11 direcciones de estacin, introduccin para PLC5, 11-15 diseo de sistemas control centralizado, 1-1 control distribuido, 1-2 disipacin trmica, 20-2 disposicin del sistema entorno, 3-1 espacio en el panel posterior, 3-5 dispositivos en serie, 11-1 dispositivos RS, seleccin, 11-1 DOS, 20-6 dtlbootd.exe, 12-10 dtlbootw.exe, 12-10
E/S local extendida, localizacin y correccin de fallos, 24-4 E/S locales extendidas clculo de terminacin de transferencia en bloque, 8-7 conceptos, 8-11 configuracin de la conexin a tierra, 3-7 configuracin del canal 2, 8-11 definicin, P-3 dispositivos que usted puede conectar, 8-1 fallo de rack, 16-3 interpretacin de estado, 8-14 longitudes de cable, 8-2 monitorizacin de estado, 8-14 posicionamiento de interruptor, 23-9 transferencia de datos, 8-5 transferencia en bloques, 6-11 ubicacin de mdulos de E/S, 8-4 E/S locales residentes en el procesador, fallo de rack, 16-3 E/S locales residentes en procesador, definicin, P-3 E/S remotas componentes bsicos, 6-3 concepto, 6-3 configuracin de canal adaptador, 7-1 configuracin del canal de escner, 6-6 diseo para transferencia de datos discretos, 9-9 diseo para transferencia de datos en bloques, 9-9 instalacin del sistema, 6-4 localizacin y correccin de fallos, 24-524-10 longitudes de cables, 6-5 terminacin del enlace, 6-5 tiempo de escn, 9-6 clculo, 9-8 nmero de entradas de racks en la lista de escn, 9-7 optimizacin, 9-8 transferencia en bloques, 9-7 velocidad de comunicacin, 9-6 transferencia de datos, 6-10 transferencia en bloques, 6-11 edicin de archivo BOOTPTAB.TXT, 12-8 edicin en lnea efecto de mantenimiento interno, 9-4 efecto en mensajes y transferencia en bloques, 9-11
E
E/S inmediatas, 6-10, 6-19 definicin, 5-3 efectos del uso con mdulos adyacentes de transferencia en bloques, 5-3 en racks locales extendidos, 8-6
Indice
I7
efectos en las PII, 19-4 efectos en las STI, 18-2 prdida de alimentacin elctrica durante, 24-10 EEPROM, 1-9 mdulos, 20-2 transferencia, 23-4 ejecucin de programa, 14-3 ejecucin del programa, 1-9 ejemplo direccionamiento, 4-5, 4-6 tiempo de transferencia en bloque en E/S locales extendidas, 8-9 uso eficiente del espacio de la tabla de imagen, 4-7 elemento. Vea palabra en cadena, 6-5 enlace de E/S locales extendidas, terminacin, 8-2 enlace de E/S remotas dispositivos en el enlace diferentes al mdulo adaptador, 6-1 fallo de rack, 16-3 enlace de terminacin, E/S remotas, 6-5 entorno alojamientos, 3-3 enfriamiento, 3-1 espacio entre chasis, 3-1 humedad relativa, 3-1 temperatura de almacenamiento, 3-1 temperatura de operacin, 3-1 entradas de rack, cmo afectan el tiempo de escn, 9-7 error en ejecucin, 16-2 escn de E/S definicin, 5-2 discretas, 20-2 inhabilitacin, 17-2 escn de programa actividades que pueden afectar el tiempo, 9-1 definicin, 5-2 efecto de mantenimiento interno, 9-4 efectos de diferentes estados de entrada, 9-2 efectos de diferentes instrucciones, 9-2 efectos de usar interrupciones, 9-3 introduccin a, 5-2 lgica falsa versus verdadera, 9-2 MCP, 17-4
escn lgico Vea tambin escn de programa definicin, 5-2 escaneo datos de transferencia en bloques a E/S remotas, 6-11 a E/S residentes en el procesador, 6-11 durante escn lgico, 6-11 introduccin a, 5-1 escner E/S locales extendidas configuracin de canales, 8-10 creacin de una lista de escn, 8-11, 8-12, 8-13 modificacin de una lista de escn, 8-12 monitorizacin de estado, 6-19 escner de E/S remotas, localizacin y correccin de fallos, 24-3 escner, E/S remotas configuracin de canales, 6-7 creacin de una lista de escn, 6-8 espacio en el panel posterior, 3-5 espacio entre componentes, 3-1 especificaciones, 20-1 esquemas de polling, 11-14 establecimiento de interruptores, SW2, 11-2 estado, esquema para el procesador, 21-1 estado de canal interpretacin para adaptador de E/S remotas, 7-15 interpretacin para E/S locales extendidas, 8-14 interpretacin para escner de E/S remotas, 6-19 estado del canal interpretacin para el canal 0, 11-20 interpretacin para Ethernet, 12-18 estados de programa, 14-3 Ethernet cables, 12-1, 25-10 cables transceivers, 25-10 configuracin del canal 2 uso de BOOTP, 12-5 uso del software 6200, 12-3 datos de estado, 12-18 definido, 12-1 direccin de hardware, 12-8 direccin de protocolo Internet, 12-8
I8
Indice
direccin IP, 12-2 direccionamiento, 12-2 funciones avanzadas, 12-12 indicador de estado, 24-4 indicador de transmisin, 24-5 interpretacin del estado, 12-18 localizacin y correccin de fallos, 24-4 media, 12-1 mensajes, 12-20 monitorizacin del estado, 12-18 transreceptores, 25-10
I
I/O RACK FAULT, 24-524-10 ignorar ranuras vacas, 9-5 imagen de E/S, direccin, 4-15 indexada, direccin, 4-19 indicadores localizacin y correccin de fallos, 24-2 PLC5/20E, 1-6 PLC5/30, 1-4 PLC5/11,5/20, 1-3 PLC5/40, 5/60 y 5/80, 1-5 PLC5/40E y 5/80E, 1-7 PLC5/40L, 5/60L, 1-8 indicadores LED. See localizacin y correccin de fallos indirecta, direccin, 4-18 informacin de estado escn de programa de control principal, 17-4 PII, 19-6 STI, 18-4 instalacin, utilidad BOOTP, 12-7 instruccin memoria archivo, control de programa y ASCII, 22-32 instrucciones de bit y palabra, 22-29 pre-escn, 24-8 temporizacin archivo, control de programa y ASCII, 22-32 instrucciones de bit y palabra, 22-29 pre-escn, 24-8 instrucciones, referencia rpida, 22-1 instrucciones de archivo, 22-17 instrucciones de clculo, 22-7 instrucciones de comparacin, 22-5 instrucciones de contador, 22-4 instrucciones de control de proceso, 22-24 instrucciones de control del programa, 22-21 instrucciones de conversin, 22-15 instrucciones de diagnstico, 22-19
F
fallo de hardware, 16-2 fallo menor descripcin de palabra 1, 16-15 descripcin de palabra 2, 16-15 fallos cdigos, 16-10, 16-12 cmo borrar, 16-6, 16-11, 16-14 creacin de cdigos definidos por el usuario, 16-12 descripcin de palabra 1 de fallo menor, 16-15 descripcin de palabra 2 de fallo menor, 16-15 deteccin de mayores, 16-2 dnde ocurrieron, 16-11 informacin de estado, 16-10 mayores, 16-1, 16-11 cdigos, 16-12 mayores y menores, 16-10 menores, 16-14 tipos de, 16-15 rack de E/S locales extendidas, 16-3 rack de E/S locales residentes en el procesador, 16-3 rack de E/S remotas, 16-3 fallos mayores cmo borrar, 16-6 explicacin, 16-11 fallos menores, 16-14 FORCE, 24-2 fuentes de alimentacin elctrica, dimensiones de montaje, 3-6
G
gateways, Ethernet, 12-12
Indice
I9
instrucciones de mensaje, 22-24 instrucciones de modificacin de bit, 22-16 instrucciones de registro de desplazamiento, 22-20 instrucciones de rel, 22-2 instrucciones de secuenciador, 22-21 instrucciones de temporizador, 22-3 instrucciones de transferencia, 22-16 instrucciones de transferencia en bloque, 22-25 instrucciones lgicas, 22-14 interrupcin de entrada de procesador. See PII interrupcin de entrada del procesador. See PII interrupcin temporizada seleccionable. See STI interrupciones, 9-3 programacin, 14-2 interrupciones accionadas por evento. See PII interrupciones accionadas por tiempo. See STI interrupciones de usuario. See UID/UIE interruptor de llave operacin, 1-9 ubicacin de PLC5/20E, 1-6 PLC5/30, 1-4 PLC5/11, 5/20, 1-3 PLC5/40, 5/60 y 5/80, 1-5 PLC5/40E y 5/80E, 1-7 PLC5/40L, 5/60L, 1-8 interruptor de ltimo estado, 23-4, 23-5 interruptores, establecimiento de los interruptores del backplane del chasis, 16-2 introduccin E/S remotas, 6-3 escaneo de procesador, 5-1
lista de escn, 6-4 cmo las entradas afectan el tiempo de escn, 9-7 contenidos, 6-9 creacin E/S locales extendidas, 8-11, 8-12 E/S remotas, 6-8 E/S locales extendidas, 8-12 limitaciones, 6-9, 8-12 modificacin E/S locales extendidas, 8-12 E/S remotas, 6-9 localizacin y correccin de fallos, 24-1 adaptador de E/S local extendida, 24-7 canal de adaptador de E/S remotas, 24-3 canal de escner de E/S remotas, 24-3 canal DH+, 24-3 contacto con Allen-Bradley, P-6 E/S local extendida, 24-4 E/S remotas, 24-5 Ethernet, 24-4 procesador, 24-2
M
mantenimiento interno Vea tambin mantenimiento interno de E/S definicin, 5-2 mantenimiento interno de E/S, 6-10 mscaras de subred, Ethernet, 12-12 material de introduccin, procesadores PLC5, 1-1 maximizacin del rendimiento del sistema, 17-2 mximo nmero de dispositivos en un enlace de E/S remotas, 6-5 MCP, 17-1 configuracin, 17-3 especificacin de orden, 17-4 inhabilitacin temporal, 17-4 definidos, 17-1 ejecucin programada, 17-117-3 monitorizacin, 17-4 monitorizacin del tiempo de escn, 17-4 uso, 17-1 MCPs, programacin, 14-2
L
lmites de direccionamiento de rack, 20-4 lnea troncal/lnea de derivacin, 6-5
I10
Indice
memoria, dejar espacio, 4-12 memoria de acceso aleatorio (RAM). See RAM mensajes, cdigos de error, 12-17 miembro, almacenamiento de datos, 4-12 modificacin de archivo de configuracin de servicio Boot, 12-8 modo de adaptador Vea tambin modo de adaptador de E/S remotas configuracin de archivo de transferencia discreta, 7-6 configuracin de canales, 7-3 efectos de transferencia en bloques en datos discretos, 7-14 monitorizacin de estado, 7-15 transferencia de datos determinacin del estado del procesador, 7-7 determinacin del estado del procesador supervisor, 7-8 ejemplo de programacin de transferencia en bloques, 7-127-16 modo de adaptador, 7-8 uso del procesador como un adaptador de E/S remotas, 1-12 modo de adaptador de E/S remotas Vea tambin modo de adaptador definicin, 1-12 interpretacin de estado, 7-15 modo de escner secuencia de transferencia en bloques, 6-14 con bits de estado, 6-14 transferencia de datos, transferencia en bloques a E/S remotas, 6-13 en una PII, 19-3 en una STI, 18-2 pedidos en cola, 6-12 uso del procesador como un escner de E/S locales extendidas, 1-14 uso del procesador como un escner de E/S remotas, 1-11 modo de escner de E/S locales extendidas, uso del procesador como un escner de E/S locales extendidas, 1-14 modo de escner de E/S remotas definicin, 1-11 interpretacin de estado, 6-19 modo de marcha, 1-9
modo de programacin, 1-9 modo de sistema, 11-3 estado, 11-20 modo de usuario, 11-2 modo escner, introduccin a, 5-3 modo remoto, 1-9 mdulos de E/S, 20-2 categoras de cables, 3-4 pautas para la seleccin, 2-1 seleccin de tamao de punto (densidad), 2-2 ubicacin de mdulo de transferencia en bloques, 2-3 mdulos de E/S, ubicacin en el chasis, 2-3 monitorizacin estado de canal adaptador de E/S remotas, 7-15 estado de canal de E/S locales extendidas, 8-14 estado de canal de escner de E/S remotas, 6-19 estado del canal del puerto en serie, 11-20 estado del canal Ethernet, 12-18 montaje dimensiones del chasis de E/S, 3-5 dimensiones del chasis de E/S (serie B), 3-5
N
nemnico, direccionamiento, 4-17 Novell, 20-6
O
optimizacin del sistema, 9-5 optimizar, memoria de procesador y ejecucin de instruccin, 4-21
P
palabras, almacenamiento de datos, 4-11 panel frontal PLC5/20E, 1-6 PLC5/30, 1-4 PLC5/11,5/20, 1-3 PLC5/40, 5/60 y 5/80, 1-5 PLC5/40E y 5/80E, 1-7
Indice
I11
PLC5/40L, 5/60L, 1-8 pautas consideraciones de programacin de PII, 19-4 consideraciones de programacin STI, 18-1 cundo usar rutinas de interrupcin, 14-1 direccionamiento, 4-7, 4-8 entorno apropiado, 3-1 seleccin de E/S, 2-1 seleccin de modo de direccionamiento, 4-8 seleccin de rutinas de interrupcin, 14-1 seleccin de tamao de punto de E/S (densidad), 2-2 ubicacin de mdulos de E/S locales extendidas, 8-4 segn caractersticas elctricas, 2-3 pautas de instalacin de cables, 3-4 peso, especificacin, 20-3 PID, 22-24 PII, 9-3, 9-4 a chasis de E/S locales extendidas, 8-4 aplicacin de programacin especial, 14-1 campos de configuracin, 19-5 con una instruccin de transferencia en bloques, 19-3 configuracin, 19-5 consideraciones de programacin, 19-4 cundo usar, 14-1 definicin, 19-1 ejemplo de aplicacin de lgica de escalera, 19-2 estado, 19-6 flujo de programa, 14-1 informacin de estado, 19-6 monitorizacin, 19-6 para escribir la lgica de escalera, 19-2 PLC5E, rendimiento, 12-20 polling de estacin maestra, 11-4 posicionamiento de interruptores backplane del chasis, 23-4, 23-5 procesador SW1, 23-2 SW2, 23-3 puente de configuracin del chasis, 23-6 referencia, 23-1 preparacin del lugar categoras de conductores, 3-4
disposicin de la canalizacin, 3-3 instalacin de conductores, 3-4 privilegios asginacin de clase a archivo fuera de lnea, 13-4 asignacin a archivo de datos, 13-4 asignacin de archivos de datos, 13-4 asignacin de archivos de programa, 13-4 asignacin de clase a canales, 13-4 definicin de clases, 13-3 descripcin general, 13-1 pautas para asignacin, 13-2 tipos de, 13-1 privilegios de lectura/escritura asignados a archivo de datos, 13-4 asignados a archivos de programa, 13-4 PROC, 24-2 procesador asignaciones de pines del canal 0, 25-1 cables a interfaces de comunicacin, 25-5 caractersticas de programacin, 1-10 codificacin, 20-3 concepto de transferencia de datos, 6-10 configuracin del puerto en serie, 11-2 disposicin de la canalizacin, 3-3 encendido, 15-1 escaneo, 5-1 indicadores de estado, 24-2 lmites de direccionamiento de rack, 20-4 operacin del interruptor de llave, 1-9 panel frontal PLC5/20E, 1-6 PLC5/30, 1-4 PLC5/11,5/20, 1-3 PLC5/40, 5/60 y 5/80, 1-5 PLC5/40E y 5/80E, 1-7 PLC5/40L, 5/60L, 1-8 posicionamiento de interruptores del backplane del chasis, 23-4 procedimiento de arranque, 15-2 terminal de programacin, conexiones de cables, 25-5 tiempo de escn, 9-10 ubicacin, 20-3
I12
Indice
versiones de software usadas para programar, 20-7 procesador ControlNet, cdigos de fallo, 21-5 procesador PLC5, tabla de datos, estructura y tamao de archivo, 4-13 procesadores PLC5 entorno, 3-1 introduccin, 1-1 modo de adaptador de E/S remotas, 1-12 modo de escner de E/S locales extendidas, 1-14 modo escner de E/S remotas, 1-11 sistema de control centralizado, 1-1 sistema de control distribuido, 1-2 transferencia de datos. See transferencia de datos discretos y datos de transferencia en bloques procesadores PLC5 con nuevas caractersticas, definicin, P-3 procesadores PLC5 Ethernet, definicin, P-3 procesadores protegidos, 13-5 PROG. See keyswitch operation programa de control principal, 17-1 programacin consejos de diseo para un mejor rendimiento, 9-12 consideraciones, E/S locales extendidas, 8-10 mltiples transferencias en bloques en canal adaptador, 7-14 mltiples transferencias en bloques en un canal adaptador, 7-11 proteccin, 13-1 transferencia en bloques a un canal adaptador, 7-9 programacin de escalera, recuperacin de un fallo de rack, 16-9 programas de control principal. See MCP proteccin contra ESD, 3-3 proteccin contra ruido, 3-4 proteccin de programas, 13-1 proteccin del encendido, 15-1 proteccin RAM, 23-4
puerto en serie cables, 25-2 configuracin, 11-5 ASCII (modo de usuario), 11-16 cambio del modo de comunicacin, 11-19 DF1 esclavo, 11-8 DF1 maestro, 11-10 DF1 punto a punto, 11-6 estado de DF1 esclavo, 11-21 estado de DF1 maestro, 11-21 estado de DF1 punto a punto, 11-20 localizacin y correccin de fallos, 24-2 modo de usuario (ASCII), 11-23 monitorizacin, 11-20 protocolos, 11-5 seleccin del interface digital, 11-1 puerto en serie de 25 pines, 25-4 puerto en serie de 9 pines, 25-3 punto (coma) flotante, rango de valores vlidos, 4-14
R
racks de E/S E/S locales extendidas, 8-3 E/S locales residentes en procesador, 4-9 E/S remotas, 4-10 relacin al tamao del chasis y modo de direccionamiento, 4-9 red de E/S remotas, definicin, P-3 reloj, procesador, 20-2 REM. See keyswitch operation rendimiento, 17-2 clculo, 9-5 componentes del, 9-5 definicin, 9-5 edicin en lnea, prdida de alimentacin elctrica durante, 24-10 Ethernet PLC5, 12-20 impacto de edicin en lnea, mantenimiento interno, 9-4 impacto en la edicin en lnea, mensajes y transferencias en bloques, 9-11 insercin de renglones cerca al lmite de 56 K, 9-12 maximizacin del sistema, 9-1 optimizacin de la memoria del procesador, 4-21
Indice
I13
optimizacin del tiempo de ejecucin de instruccin, 4-21 PII, 19-4 STI, 18-2 tiempo de escn de E/S remotas, 9-6 tiempo de escn de procesador, 9-10 tiempo de transferencia de backplane de E/S, 9-5 tiempo de transferencia de E/S, 9-5 rendimiento de la PII, 19-4 rendimiento de STI, 18-2 rendimiento del sistema, 9-1, 17-2 requisitos de espacio entre chasis de E/S, 3-1 requisitos del sistema de software, 20-6 requisitos del software de programacin, 20-6 res de E/S locales extendidas, definicin, P-3 resistencias de terminacin, 6-5 uso de resistencias de 150 Ohm, 6-5 uso de resistencias de 82 Ohm, 6-5 respuestas a fallos mayores, 16-1 retardo, debido a edicin en lnea, 9-4 RUN. See keyswitch operation rutina de encendido aplicaciones de programacin especial, 14-1 como una caracterstica de programacin, 14-1 cundo usar, 14-1 rutina de fallo, definicin, 16-1, 16-4 rutinas de arranque, 15-3 rutinas de fallo aplicaciones de programacin especial, 14-1 arranque, 15-1 bits de fallo mayor, 16-11 cambio desde lgica de escalera, 16-8 cmo programar, 16-516-9 como una caracterstica de programacin, 14-1 cmo usarlas, 16-1 configuracin, 16-4 cundo usar, 14-1 datos de transferencia en bloques, 16-10
definidas, 16-1 flujo de programa, 14-1 habilitacin, 16-4 proteccin del encendido, 15-1 prueba, 16-10 recuperacin de un fallo de rack usando la lgica de escalera, 16-9 rutinas de interrupcin. See STIs, PIIs, fault routines, powerup routines
S
salidas, control despus de un fallo, 16-3 SCADA, 11-1 servicios de inicializacin DOS, 12-10 Windows, 12-10 smbolo, direccin, 4-20 sistema, diseo para transferencia de datos discretos, 9-9 sistema de E/S remotas, configuracin de la conexin a tierra, 3-7 software, versiones compatibles, 20-7 software de programacin, 20-6 STAT, 24-4 STI, 9-3, 9-4, 16-10, 18-1 aplicacin de programacin especial, 14-1 campos de configuracin, 18-3 con una instruccin de transferencia en bloques, 18-2, 18-3 configuracin, 18-3 configuracin del procesador, 18-3 cundo usar, 14-1 definicin, 18-1 ejemplo de aplicacin de lgica de escalera, 18-2 escn de programa, 18-4 estado, 18-4 flujo de programa, 14-1 para escribir la lgica de escalera, 18-1
T
tabla de datos, predeterminados de archivo, 4-13 tabla de imagen entrada, 4-1
I14
Indice
salida, 4-1 tamao de archivo de programa, mximo, 9-12 tamao de rack configuracin en escner de E/S locales extendidas, 8-11 configuracin en escner de E/S remotas, 6-8 tcnicas de polling, 11-4 temporizacin Vea tambin capacidad de tratamiento til clculo, 9-5 clculo del tiempo de terminacin de transferencia en bloque, E/S locales extendidas, 8-7 clculo del tiempo para completar la transferencia en bloques, E/S remotas, 9-7 datos de transferencia discreta a E/S locales extendidas, 8-6 ubicacin para velocidad ptima, 2-3 datos de transferencia en bloque, E/S locales extendidas, 8-7 datos de transferencia en bloques a E/S locales extendidas, 6-11 a E/S remotas, 6-11 a E/S residentes en el procesador, 6-11 escn de E/S, 6-10 escn de programa, 5-2 E/S inmediatas, 5-3, 6-10 mantenimiento interno de escn de E/S, 5-2 optimizacin para E/S remotas, 9-8 temporizador de control (watchdog), 16-4 terminal, enlace de E/S locales extendidas, 8-2 terminal de programacin, conexiones de cables, 25-5 tiempo de escn, clculo, 9-5 tiempo de escn lgico, 9-2, 9-3 tiempo de procesador, 9-10 ejemplo, 9-11 tipo, almacenamiento de datos, 4-11 transferencia de datos Vea tambin discretos, datos y bloques de transferencia; datos de transferencia discretos, efectos en transferencia en bloques, 7-14
diseo del sistema para datos discretos, 9-9 E/S locales extendidas, 8-5 programacin de transferencia en bloques, canal adaptador, 7-9 tiempo de transferencia de backplane de E/S, 9-5 tipos, 1-12 transferencia en bloque, a E/S locales extendidas, 8-7 transferencia de datos discretos adaptador PLC5 a un escner de E/S remotas, 7-5 E/S locales extendidas, 8-6 transferencia de datos en bloques, definicin, P-3 transferencia en bloques clculo de la temporizacin para E/S remotas, 9-7 descripcin general, 6-11 mdulos de direccionamiento, 4-8 tareas diversas, 9-7 ubicacin de mdulo, 2-3 transferencias en bloques bfer activo, 6-12 clculo de tiempo para E/S locales extendidas, 8-7 colas de espera, 6-12 intercambio de bit de estado, 7-5 TRANSMIT, 24-5 transferencia de datos, tiempo de transferencia de E/S, 9-5
U
ubicacin, 20-3 mdulos de E/S, 2-3 ubicacin del hardware, espacio en el panel posterior, 3-5 UID/UIE, 16-10, 18-3 para influenciar las prioridades del procesador, 14-4
V
VAX/VMS, 20-6 vibracin, especificaciones, 20-2
W
Windows, 20-6
Rockwell Automation ayuda a sus clientes a lograr mejores ganancias de sus inversiones integrando marcas lder de la automatizacin industrial y creando as una amplia gama de productos de integracin fcil. Estos productos disponen del soporte de proveedores de soluciones de sistema adems de los recursos de tecnologa avanzada de Rockwell International.
Con oficinas en las principales ciudades del mundo.

Alemania S Arabia Saudita S Argentina S Australia S Bahrein S Blgica S Bolivia S Brasil S Bulgaria S Canad S Chile S Chipre S Colombia S Corea S Costa Rica S Croacia Dinamarca S Ecuador S Egipto S El Salvador S Emiratos Arabes Unidos S Eslovaquia S Eslovenia S Espaa S Estados Unidos S Finlandia S Francia S Ghana S Grecia S Guatemala Holanda S Honduras S Hong Kong S Hungra S India S Indonesia S Irn S Irlanda-ire S Islandia S Israel S Italia S Jamaica S Japn S Jordania S Katar S Kuwait S Las Filipinas Lbano S Macao S Malasia S Malta S Mxico S Morruecos S Nigeria S Noruega S Nueva Zelandia S Omn S Pakistn S Panam S Per S Polonia S Portugal S Puerto Rico S Reino Unido S Repblica Checa S Repblica de Sudfrica S Repblica Dominicana S Repblica Popular China S Rumania S Rusia S Singapur S Suecia S Suiza S Taiwan S Tailandia Trinidad S Tunisia S Turqua S Uruguay S Venezuela Sede central de Rockwell Automation: 1201 South Second Street S Milwaukee, WI 53204 USA S Tel: (1) 4143822000 S Fax: (10) 4143824444 Sede central europea de Rockwell Automation: Avenue Herrmann Debroux, 45 S 1160 Bruselas, Blgica S Tel: (32) 2 663 06 00 S Fax: (32) 2 663 06 40 Sede central de AsiaPacfico de Rockwell Automation: 27/F Citicorp Centre S 18 Whitfield Road S Causeway Bay, Hong Kong S Tel: (852) 2887 4788 S Fax: (852) 2508 1846 World Wide Web: http://www.ab.com Argentina: Espaa: Allen-Bradley (Argentina), Marketing Representative, Riobamba 781 2 A, (1025) Buenos Aires. Tel: (54) 1 811 32 47, Fax: (54) 1 811 32 47 Barcelona: Avda. Gran Va 810, 08902 LHospitalet de Llobregat, Barcelona. Tel: (93) 331 70 04/331 71 54, Fax: (93) 331 79 62/432 29 13 Bilbao: Tel: (94) 480 16 81, Fax: (94) 480 09 16 Madrid: Tel: (91) 569 25 66/565/16 16, Fax: (91) 460 20 85/565 16 87 Sevilla: Tel: (95) 468 35 51/468 36 52, Fax: (95) 465 62 58 Valencia: Tel: (96) 377 06 12/377 06 62, Fax: (96) 377 07 61 Mxico, D.F. (Distrito Federal) Allen-Bradley de Mxico S.A. de C.V., Constituyentes No. 1154 Piso 10, Col. Lomas Altas, Mxico, D.F. 11950. Tel: (52) 5 259 0040, Fax: (52) 5 259 1907/1166 Guadalajara: Tel: (52) 3 67329 21, Fax: (52) 3 6732957 Monterrey: Tel: (52) 8 343 6238, Fax: (52) 8 347 6178 Puebla, PUE.: Tel: (52) 22 45 51 99, Fax: (52) 22 45 55 48 Queretaro, QRO.: Tel: (52) 42 13 4884, Fax: (52) 42 13 5798 Rockwell Automation de Venezuela C.A., Avenida Gonzalez Rincones, Zona Industrial La Trinidad, Urbanizacin La Trinidad, Caracas Venezuela. Tel: (58) 2 943 23 11/943 24 33, Fax: (58) 2 943 39 55 PN 956543-58
Copyright 1996 Rockwell Automation
Mxico:
Venezuela:
Publicacin 1785-6.5.12ES Octubre de 1995

AB - Controladores PLC 5

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

AB - Controladores PLC 5

Transféré par

Droits d'auteur :

Formats disponibles

Allen-Bradley Controladores programables PLC-5 con nuevas caractersticas y Ethernet

Manual del usuario

Informacin importante para el usuario

Descripcin del procesador

Seleccin y ubicacin de E/S

Ubicacin del hardware del sistemas

Direccionamiento de E/S y Captulo 4 memoria del procesador Uso de este captulo

41 41 44 48 48 49 411 411 413 414

414 415 416 418 419 420 421

Comunicacin con E/S remotas

Comunicacin con el canal Captulo 7 adaptador PLC-5 Uso de este captulo

Comunicacin con E/S locales extendidas

Maximizacin del rendimiento del sistema

96 96 97 97 98 98 910 911 911 912

Comunicacin con dispositivos en Data Highway Plus

Comunicacin con dispositivos en el enlace en serie

Comunicacin con dispositivos en una red Ethernet

Proteccin de los programas

Preparacin de las rutinas Captulo 15 de encendido Uso de este captulo

151 151 151 152

Preparacin de las rutinas de fallo

Uso de programas de control principal

Uso de las interrupciones temporizadas seleccionables

Uso de interrupciones de entrada de procesador

Especificaciones del sistema

Archivo de estado del procesador

Referencia del conjunto de instrucciones

Referencia para los posicionamientos de los interruptores

Localizacin y correccin de fallos

Referencia para los cables

Resumen de los cambios

Resumen de los cambios

Uso de este manual

Software de configuracin de ES Configuracin de mdulos de E/S inteligentes

Manual del usuario

Creacin/edicin de programas de texto estructurado (opcional) (6200-ST)

Uso de este manual

Propsito de este manual

Uso de este manual

Trminos usados en este manual

Familiarcese con los siguientes trminos y definiciones.

Datos de tranferencia en bloques

Datos de transferencia discreta Procesadores PLC-5 con nuevas caractersticas

Procesadores PLC-5 Ethernet E/S locales extendidas

Chasis de E/S remotas

Uso de este manual

Descripcin general del manual

Este manual tiene tres secciones principales: Diseo Operacin Referencia

Uso de este manual

Este manual usa las siguientes convenciones:

cualquier pantalla de editor de escalera

Las palabras entre corchetes representan las teclas que usted

Las palabras que describen la informacin que ustetd tiene

Soporte local de producto

Uso de este manual

Asistencia tcnica de producto

Sus preguntas o comentarios sobre este manual

Descripcin del procesador

Red Data Highway Plus (DH+) o red Ethernet

Chasis con adaptador de E/S remotas 1771-ASB 18084

Descripcin del procesador

HP 9000 o computadora principal VAX

Terminal de programacin Software INTERCHANGE