MULTIPLEXEURS CIRCUITS ARITHMETIQUES

1- BUT :
Le but de cette manipulation est : -Raliser un multiplexeur deux voies avec des oprateurs logiques et vrifier le fonctionnement dun multiplexeur deux voies en circuit intgr. -Raliser des circuits arithmtiques (additionneurs et soustracteurs laide doprateurs logiques et vrifier le fonctionnement dun additionneur en circuit intgr.

2- LE MULTIPLEXEUR A 2 VOIES

n Le multiplexeur est un circuit combinatoire ! entres dinformation, n entres dadresse et 1 sortie.

Suivant l'tat de l'entre de slection A, la sortie S recopie soit l'entre D0, soit l'entre D1.

Supposons que pour A = 0, S = D0 et que pour A = 1, S = D1.

A 0 1 S D0 D1

Nous en dduisons l'quation de S suivante : S = D0 + D1A

Le circuit logique correspondant ".

Multiplexeur 2 voies intgr :le 74LS157

Le circuit intgr #$L"%&# est un quadruple multiplexeur ! voies entre de slection commune.

Considrons la donne A constitue des bits A1, A2, A3 et A4, la donne B constitue des bits B1, B2, B3 et B4 et la donne Y constitue des bits Y1, Y2, Y3 et Y4. En fonctionnement normal, l'entre STROBE est maintenue Si l'entre SELECT est l'tat 0, la donne Y est !ale 0.

la donne A.

Si l'entre SELECT est

l'tat 1, la donne Y est !ale

la donne B.

"n multiple#eur peut donc ai!uiller des donnes constitues de plusieurs bits.

3-ADDITIONNEURS :
3-1 le demi-additionneur :
'u niveau du poids le plus bas( il n) a pas de retenus provenant du rang infrieur. *n peut donc se contenter dun s)st+me simple ralisant uniquement la somme de deux bits ' et ,. -n tel s)st+me est appel demi-additionneur. a .able de vrit

D$apr%s la table de vrit on a & S=A B

C=A.B b' (e circuit qui effectue la somme de deu# bits peut )tre obtenue en associant une porte OU Exclusif et une porte ET comme le montre &

3-2 Ladditionneur omplet :

.ous les tages autres que ltage correspondant au poids le plus faible impliquent la prise en compte de la retenue venant du rang immdiatement infrieur. Les s)st+mes de ce t)pe sont appels additionneurs complets. /ls ont dentres ' et , et 0 et deux fonctions de sortie et 0. .ravail demande a La table de vrit dun additionneur complet

Si = Ci . = Ci . ( = Ci = Ci

i. i.

i+

i.

i . Bi + Ci . Ai . Bi + i.( Bi i . Bi + Ai .

i . Ai . i

i + Ai . Bi + + i . (Ai Bi iBiCi + Ai iBi + Ai Bi

(Ai

Ci + 1 = AiBi +

iCi

= AiBi + Ci ( = AiBi + Ci (Ai

b' (es deu# e#pressions Si et Ci + 1 qui viennent d')tre calcules, nous dduisons le sc*ma lo!ique d'un additionneur complet &

3-3 !dditionneur en ir uit intgr :

Le circuit $112 est un additionneur $ bits. /l realise la somme des nombres '(a3a!a%a1 et ,(a3a!a%a1 .

4-SOUSTRACTEURS :
4-1 "emi-soustra teur
a .able de vrit : ' 1 1 % % , 1 % 1 % 4 1 % % 1 R 1 % 1 1

S=A

C=A.B b Le circuit :

4-2 Soustra teur omplet :

a .able de vrit :

' 1 1 1 1 % % % %

, 1 1 % % 1 1 % %

0 1 % 1 % 1 % 1 %

4 1 % % 1 % 1 1 %

0 1 % % % 1 1 1 %

45 ('6, 60 0 5',60 ('6, b Le circuit :

4- CONCLUSION :
Le multiplexeur comporte ! n entres d7information

n entres de slection (entre d7un nombre / en binaire % sortie (recopie de l7entre d7information (numro / sur la sortie

Les circuits arithmtiques sont dune grande importance non seulement dans les ordinateurs mais aussi dans un grand nombre de s)st+mes traitant les donnes numriques.