Académique Documents
Professionnel Documents
Culture Documents
ELECTRNICA DIGITAL
FAMLIAS LGICAS
FAMLIAS LGICAS
Famlias lgicas uma expresso usada para referir o conjunto de alternativas tecnolgicas que existem para o fabrico de circuitos integrados digitais As primeiras famlias lgicas diferiam entre si essencialmente pelo facto de os respectivos circuitos integrados serem construdos com base em transstores bipolares (TTL - Transistor-Transistor Logic) ou com base em transstores MOS-FET (MOS - Metal-OxideSilicon).
FAMLIAS LGICAS
Cada CI (Circuito Integrado) precisa de uma determinada potncia elctrica para operar. Tal potncia fornecida por uma ou mais fontes de tenso, ligadas aos pinos de alimentao do chip. Normalmente, s necessrio ligar um nico pino para alimentao do chip Denomina-se como VCC para a famlia TTL e VDD para os dispositivos MOS. Assim como GND e VSS respectivamente.
FAMILIAS LOGICAS
FAMILIAS LOGICAS
FAMILIA TTL
uma das famlias mais conhecidas e mais utilizadas Os transstores bipolares permitem maior rapidez (maior frequncia), mas custa de maior consumo. TTL e CMOS constituram as alternativas principais durante muitos anos, mas a evoluo tecnolgica permitiu o aparecimento regular de outras solues de compromisso entre a velocidade e o consumo: L (low power), S (Schottky), LS (low-power Schottky), etc.
Electrnica Digital - Implementao de Circuitos Lgicos Combinatrios 7
FAMILIA TTL
Em 1964, a Texas Instruments Corporation introduziu as sries 54/74 de circuitos integrados TTL-padro. A srie 54 difere da 74 por operar em valores de temperatura e de tenso mais altas. Cada fabricante acrescenta um prefixo na descrio do CI, por exemplo: SN7400 (Texas); DM7400 (National Instruments) ou S7400 (Signetics).
FAMILIA TTL
TTL significa Transistor-Transistor Logic (Lgica TransistorTransistor). A tenso de alimentao restringe-se a 5V contnuos, tendo, porm, uma faixa de tenso correspondente aos nveis lgicos 0 e 1. A figura abaixo mostra as faixas de tenso correspondentes aos nveis lgicos de entrada de um circuito integrado da famlia TTL.
VIH Tenso de entrada correspondente ao nvel lgico alto (1). VIL Tenso de entrada correspondente ao nvel lgico baixo (0). Electrnica Digital - Implementao de Circuitos Lgicos Combinatrios 9
FAMILIA TTL
A figura abaixo mostra as faixas de tenso correspondentes aos nveis lgicos de sada de um circuito integrado da famlia TTL.
V0H Tenso de sada correspondente ao nvel lgico alto (1). V0L Tenso de sada correspondente ao nvel lgico baixo (0).
10
FAMILIA TTL
Dentro da famlia TTL existem varias sub-famlias
O fan-out, tambm chamado factor de carga, definido como o nmero mximo de entradas de circuitos lgicos que uma sada pode alimentar
11
FAMILIA TTL
Uma sada TTL age como um absorvedor de corrente no nvel lgico BAIXO, recebendo corrente da entrada da porta lgica a que ela estiver conectada.
12
FAMILIA TTL
Uma sada TTL age como uma fornecedora de corrente quando estiver no nvel lgico ALTO, sendo uma corrente de fuga pequena da ordem de 10 A.
13
14
TEMPO DE PROPAGAO
uma das mais importantes caractersticas que diferencia as famlias lgicas, e uma das que define a nossa escolha em funo da velocidade de resposta que pretendemos obter. Tempo que demora a propagao da variao de um sinal, desde a entrada da gate at sada. A velocidade de funcionamento ser tanto menor quanto maior for o atraso de propagao.
15
TEMPO DE PROPAGAO
Apresenta-se abaixo um exemplo de um diagrama de nveis de sada, considerando os respectivos tempos de propagao.
16
TEMPO DE PROPAGAO
Apresenta-se abaixo um exemplo de um diagrama de nveis de sada, considerando os respectivos tempos de propagao.
17
TEMPO DE PROPAGAO-VERIFICAO
Para realizar uma anlise simplificada do pior caso de propagao na lgica de um circuito sem qualquer realimentao, basta estimarmos o pior dos casos de atrasos. Considere o seguinte circuito:
18
TEMPO DE PROPAGAO-VERIFICAO
A at S dois caminhos 22ns + 20ns = 42ns (mais longo) 15ns + 20ns = 35ns A at C um caminho 15ns + 15ns = 30ns B at S dois caminhos 22ns + 20ns = 42ns (mais longo) 15ns + 20ns = 35ns B at C um caminho 15ns + 15ns = 30ns
19
TEMPO DE PROPAGAO-VERIFICAO
Conclui-se ento que a situao ou situaes mais desfavorveis so: A at S, passando por X 42ns B at S, passando por X 42ns
20
10
FAN-OUT
Fan-Out (ou sada em leque) a quantidade de portas lgicas que podem ser conectadas na sada de uma outra porta lgica da mesma famlia. dada pela frmula: Fan-Out = min (nH, nL)
21
FAN-OUT
22
11
FAN-OUT
23
FAN-OUT
Para conectar mais cargas, a porta de sada deveria ser capaz de fornecer mais corrente. Uma forma de realizar isso seria atravs das portas de colector aberto. Por exemplo, para alimentar 15 cargas TTL pode-se usar o C.I. 7401 (4 portas NAND de colector aberto):
24
12
FAN-OUT
25
ACCIONAMENTO DE DISPOSITIVOS
Um LED para ser acesso precisa ter uma queda de tenso de cerca de 1,5V e uma corrente de cerca de 10 mA at 25 mA. As figuras abaixo mostram como se pode accionar ou no um LED:
26
13
27
28
14
TTL - TRISTATE
um TTL modificado que permite conectar as sadas directamente, sem a necessidade de usar os dispositivos de colector aberto, possui uma capacidade maior de fornecer corrente. A vantagem a reduo do tempo de comutao necessrio para mudar o estado de sada. A figura seguinte mostra uma porta NAND com sada em tri-state.
29
TTL - TRISTATE
30
15
TTL - PORTAS
31
FAMILIA CMOS
A tecnologia MOS normalmente a preferida para a implementao de circuitos mais complexos, quer por apresentar menores requisitos de rea por transstor, quer por apresentar menor consumo. TTL e CMOS constituram as alternativas principais durante muitos anos, mas a evoluo tecnolgica permitiu o aparecimento regular de outras solues de compromisso entre a velocidade e o consumo: Em CMOS, temos as variantes HC (high-speed CMOS) e HCT (compatvel pino a pino com os TTL).
Electrnica Digital - Implementao de Circuitos Lgicos Combinatrios 32
16
FAMILIA CMOS
CMOS significa Complementary Metal Oxide Semiconductor (Semicondutor de xido-Metal Complementar), usa tanto FETs canal-N quanto canal-P no mesmo circuito, de forma a aproveitar as vantagens de ambas as famlias lgicas. As caractersticas principais desta famlia so o reduzido consumo de corrente (baixa potncia), alta imunidade a rudos e uma faixa de alimentao que se estende de 3V a 15V ou 18V dependendo do modelo.
33
FAMILIA CMOS
O processo de fabricao do CMOS mais simples que o do TTL, possuindo tambm uma densidade de integrao maior, porm so mais lentos do que os TTL, apesar da nova srie CMOS de alta velocidade competir em p de igualdade com as sries TTL 74 e 74LS. A famlia CMOS possui, tambm, uma determinada faixa de tenso para representar os nveis lgicos de entrada e de sada, porm estes valores dependem da tenso de alimentao e da temperatura ambiente.
Electrnica Digital - Implementao de Circuitos Lgicos Combinatrios 34
17
35
36
18
37
CMOS - PORTAS
38
19
INTERFACE TTL/CMOS
O problema na ligao entre uma porta TTL e uma porta CMOS acontece no nvel alto. O TTL pode fornecer um nvel alto de sada de 2,4 V at 5 V, mas o CMOS s reconhece o nvel alto a partir de 3,5 V. Para o nvel baixo o problema no ocorre, uma vez que a janela TTL baixa se encaixa na janela CMOS baixa:
39
40
20
LIMITADOR SCHMITT-TRIGGER
Converte variaes lentas na entrada em transies rpidas na sadas. Indicado para interface entre sinais de variaes lentas e circuitos lgicos. til para recepo de sinais com rudo. Entradas no ligadas: forar a L: ligar a GND forar a H: ligar a Vcc (atravs de uma resistncia de pull-up 1k e, std TTL -)
41
LIMITADOR SCHMITT-TRIGGER
42
21
FAMILIA ECL
ECL significa Emitter Coupled Logic (Lgica Acoplada por Emissor) A ECL a famlia de circuitos lgicos mais rpida, tendo sido projectada de forma a no permitir a saturao dos transstores bipolares com objectivo de aumentar a velocidade de comutao O ECL emprega um par diferencial de transstores bipolares operando como interruptor de corrente. Propicia tcnicas de switching por lgica de modo de corrente. A ECL utilizada em circuitos SSI, MSI, LSI e VLSI.
43
FAMILIA ECL
O circuito menos afectado por rudo dado sua natureza diferencial. A corrente drenada de fonte permanece constante durante o switching. A disponibilidade de sadas complementares simplifica o projecto lgico de ECL. Os nveis de sada so definidos em relao a VCC e podem ser estveis fazendo VCC=0.
44
22
FAMILIA ECL
Funo de Transferncia para um par diferencial bipolar
45
FAMILIA ECL
SUB-FAMILIAS ECL ECL 10 K ECL 100 Tempo de atraso de propagao Dissipao de potncia por porta Produto atraso potncia 2 ns 25 mW 50 pJ 0.75 ns 40 mW 30 pJ
46
23
FAMILIA ECL
Exemplo de Porta Lgica
47
ACCIONAMENTO DE DISPOSITIVOS
Na primeira figura: Corrente de sada baixa da porta NAND = 16mA (Usar uma corrente de 15 mA) R= U/I = (5-1,5)/15mA = 0,233 K Na segunda figura, a corrente de sada alta da porta NAND = 400 A. Esta corrente muito baixa, no d para accionar o LED, uma vez que o LED precisa de pelos menos 10-15 mA. Na terceira figura, temos uma forma de accionar o LED utilizando um transstor como drive. Calcular primeiro resistncia R1. Considerando a queda do LED de 1.5 V e uma corrente de 15 mA. NOTA: Para funcionar correctamente transstor deve ter a resistncia de base pelo menos igual a 10 vezes a resistncia no colector.
Electrnica Digital - Implementao de Circuitos Lgicos Combinatrios 48
24
49
50
25
Famlia BiCMOS:
51
FIM
Electrnica Digital - Implementao de Circuitos Lgicos Combinatrios 52
26
PORTAS LGICAS
S=AxB
1 1
Quando as duas entradas (A e B) so zero (interruptores desligados) a sada (S) tambm zero (lmpada apagada). Quando uma s das entradas 1 (um s interruptor ligado) a sada (S) zero (lmpada apagada). Quando as duas entradas (A e B) so 1 (os dois interruptores ligados) a sada (S) tambm 1 (lmpada acesa), CONCLUSO: S temos o nvel lgico 1 na sada quando todas as entradas forem 1 (neste caso, A e B) Electrnica Digital - Implementao de Circuitos Lgicos Combinatrios 54
27
S=AxB
0 0
Negao
1 1
A porta lgica NAND uma porta lgica AND com a sada negada. Pode observar-se que os nveis lgicos da sada (S) da tabela de verdade NAND a negao dos nveis lgicos da sada (S) da tabela de verdade AND.
55
S=A+B
0 0 1
Quando as duas entradas (A e B) so zero (interruptores desligados) a sada (S) tambm zero (lmpada apagada).
A
Quando uma s das entradas 1 (um s interruptor ligado) a sada (S) um (lmpada acesa). Quando as duas entradas (A e B) so 1 (os dois interruptores ligados) a sada (S) tambm 1 (lmpada acesa), CONCLUSO: S temos o nvel lgico 0 na sada quando todas as entradas forem 0.
56
28
1
B
S=A+B
0 0
Negao
1 1
A porta lgica NOR uma porta lgica OR com a sada negada. Pode observar-se que os nveis lgicos da sada (S) da tabela de verdade NOR a negao dos nveis lgicos da sada (S) da tabela de verdade OR.
57
S=A
0 1
58
29
=1
B
S=AB
0 0 1 1
A sada 1 se uma entrada 1 ou a outra entrada 1, mas no ambas. De outro modo: o valor da sada (S) 1 se as entradas (A ou B) so diferentes e 0 se so iguais.
59
=1
B
S=AB
0 0
Negao
1 1
A porta lgica abreviadamente designada por EX-NOR uma porta lgica EX-OR com a sada negada. Pode observar-se que os nveis lgicos da sada (S) da tabela de verdade EX-NOR a negao dos nveis lgicos da sada (S) da tabela de verdade EX-OR.
60
30
TEOREMAS ALGEBRA
61
FIM
Electrnica Digital - Implementao de Circuitos Lgicos Combinatrios 62
31