UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL INSTITUTO DE INFORMTICA DEPARTAMENTO DE INFORMTICA APLICADA

INTEL IA-64 PROCESSORS

ITANIUM

INF01191 Arquiteturas avanadas de computadores Prof. Philippe Olivier Alexandre Navaux

Bruno Meybom Pospichil Carto 173133 bmpospichil@inf.ufrgs.br http://www.inf.ufrgs.br/~bmpospichil Maio/2009

Sumrio
ndice de Imagens ..................................................................................................................... 3 ndice de tabelas ....................................................................................................................... 3 Introduo ................................................................................................................................. 4 Itanium 2 Montvale............................................................................................................. 5 Itanium 2 - Tukwila .............................................................................................................. 12 Concluso ................................................................................................................................ 14 Bibliografia .............................................................................................................................. 15

ndice de Imagens
Figura 1 - Diagrama de bloco do Intel(R) Itanium 2 ...................................................................... 6 Figura 2 - Pipeline no Itanium 2 .................................................................................................... 7 Figura 3 - Modelo Socket-level lockstep (C) Intel 2006............................................................... 10 Figura 4 - Intel Core-level lockstep (C) Intel 2006 ....................................................................... 11 Figura 5 - Diagrama de blocos do Intel(R) Tukwila...................................................................... 12 Figura 6 - Intel(R) QuickPath Interconnect .................................................................................. 13

ndice de tabelas
Tabela 1 - Modelos de Processadores Itanium srie 9100 ........................................................... 8

Introduo
A necessidade de manipular cada vez mais dados com uma confiabilidade cada vez maior fez com que os projetistas de processadores passassem a vislumbrar uma maneira de romper a barreira de processamento de palavras com 32 bits. Essa necessidade fez com que a Intel passasse a pensar em uma arquitetura que processasse uma palavra com o dobro de tamanho, ou seja, 64 bits. Unindo essa informao idia de utilizao de um processador VLIW (Very Large Instruction Word), surgiu arquitetura IA-64, que era tida como a evoluo da arquitetura IA-32 de 32 bits. Itanium foi o nome dado a esses processadores projetados em conjunto com a HP para buscar uma implementao de processadores em VLIW, nesse caso, denominado EPIC (Explicit Parallel Instruction Computing) para o uso em servidores de alto desempenho. O desenvolvimento dessa arquitetura transcorreu desde 1994 at meados de 2001, quando foi lanado o Itanium Merced, que foi tido como um dos maiores fiascos da indstria de processadores devido baixa quantidade de softwares desenvolvidos nativamente para sua arquitetura e por um desempenho pfio executando softwares 32 bits. O conjunto de instrues usado no Itanium foi denominado IA-64. Nesse trabalho ser dado enfoque ao Itanium 2, principalmente em sua ltima verso (srie 9100), demonstrando os principais mritos e demritos nesse processador da arquitetura IA-64. Algumas caractersticas, exclusivas das verses mais antigas do Itanium no necessariamente sero abordadas.

Itanium 2 Montvale
Introduo
Em novembro de 2007 a Intel lanou o modelo de processadores Itanium mais atual, denominado Montvale (em homenagem a cidade de Montvale do estado de New Jersey). Esse modelo, baseado na verso anterior Montecito possui uma implementao de dois ncleos com algumas melhorias. Os processadores baseados no ncleo Montvale pertencem srie 9100 e esto enumerados na tabela 1. Nos prximos meses a Intel deve lanar a nova gerao de processadores Itanium Tukwila tornando o Montvale defasado. De caractersticas bsicas, o Montvale (considerado pela Intel como Itanium srie 9100) possui tecnologia de fabricao de 90nm (assim como seu antecessor), possui cache em 3 nveis e FSB entre 400 e 667MHz. Falar sobre um processador complexo como o Itanium um procedimento difcil, por se tratar de uma arquitetura que maximiza a quantidade de hardware e por j estar no mercado h aproximadamente 8 anos, so muitas as caractersticas cabveis de detalhamento. Para fins acadmicos, avaliei os fatores principais na implementao do Itanium 2 Montvale e efetuei seu detalhamento.

Unidades funcionais e registradores

Um dos pontos principais na micro-arquitetura do Itanium uma abundncia de unidades funcionais bem como de registradores, isso implica em um desempenho superior, caso as unidades sejam devidamente utilizadas, no entanto, tambm acarreta num maior custo de produo, maior dissipao trmica e, muitas vezes, em um chip de maiores dimenses. O Itanium 2 possui 6 unidades funcionais de inteiros e 6 unidades funcionais para multimdia (MM), 2 unidades de load e 2 unidades de store, 3 unidades de branch alm de 2 unidades funcionais de ponto flutuante em preciso simples e 2 em preciso dupla. O Itanium 2 possui 128 registradores de 82 bits para armazenar nmeros em ponto flutuante, 128 registradores de 64 bits para armazenar nmeros inteiros alm de 64 registradores de 1 bit usados para predicao e 8 registradores de 64 bits usados para branch. Unido a isso a arquitetura dispe de um mecanismo de rotao que controlado pela pilha de registradores. Esse mecanismo de rotao muito eficiente no uso de laos de repetio. Abaixo um diagrama de bloco exibindo as unidades funcionais e registradores do Itanium 2.

Figura 1 - Diagrama de bloco do Intel(R) Itanium 2

Pipeline
No houve mudanas no pipeline do Montvale em comparao com o Montecito. Trata-se de um pipeline de 8 estgios com profundidade de 6 instrues de execuo em ordem. Pelo fato de ser EPIC, o Itanium no necessita de execuo fora de ordem, pois a definio de dependncias e de instrues paralelizveis executada em tempo de compilao. Abaixo um esquema do pipeline utilizado no Itanium 2.

Figura 2 - Pipeline no Itanium 2

Cache
O Itanium 2 srie 9100 possui 3 nveis de cache, a cache nvel 4 que foi utilizada na verso Itanium Hondo no tornou a ser empregada em nenhuma arquitetura posterior. Os 3 nveis de cache so on-chip e so divididos da seguinte forma: Cache L1: 16KB (dados) + 16KB (instrues) Cache L2: 256KB (dados) + 1MB (instrues) Cache L3: 8, 12, 18 ou 24MB, de acordo com a verso, unificado. Abaixo, uma tabela com algumas especificaes dos modelos de processadores Itanium da srie 9100, extrado do prprio site da Intel.

Tabela 1 - Modelos de Processadores Itanium srie 9100

Multicore e Multithread
O Itanium srie 9100, alm de manter as caractersticas de ser dual core (exceto a verso 9110N), assim como seu antecessor, o Montecito (srie 9000), multithread, tendo capacidade de executar 2 threads por core. A tecnologia utilizada nesse multithreading o SMT (Simultaneous multithreading), comercialmente chamada de Hyper-Threading, que j havia sido adotada anteriormente em outros processadores, como o Pentium IV HT. No entanto, como pode ser verificado na Tabela 1, somente as verses mais avanadas (e caras) do Itanium 9100 possuem tal recurso. Outro ponto interessante que esse recurso de multithread s tornou a ser utilizado em desktops nas verses do Intel Core i7 Nehalem lanados no fim de 2008, aos mesmos moldes do SMT usado no Montvale.

TDP (Thermal Design Power)

A Intel buscou no modificar o consumo de energia no Montvale, mantendo em 104 w na verso mais completa. No entanto, segundo testes divulgados pela prpria Intel obteve um ganho de 11% em processamento, se comparado com seu antecessor. Isso se deve principalmente ao fato de que o FSB foi aumentado no Montvale, isso por si s j acarreta num aumento considervel no desempenho do processador. Mas se desempenho aumentou, e a tecnologia empregada (90nm) permaneceu a mesma, como que o Montvale conseguiu manter o consumo energtico idntico ao Montecito? A resposta a isso aparenta ser o Demand-Based Switching.

Demand-Based Switching
O Demand-Based Switching (DBS) uma tecnologia empregada para efetuar o chaveamento dos recursos utilizados em um processador. Por exemplo, se um dos cores do processador no tem necessidade de rotar em carga completa, seu clock e sua tenso so reduzidos, visando diminuir o consumo energtico. Reduzindo o consumo de energia, alm de reduzir os custos com a alimentao do processador, se reduz os custos com refrigerao, pois o processador esquenta menos.

Socket-Level Lockstep e Core-Level Lockstep

Essas duas tecnologias foram empregadas no Itanium Montvale com a finalidade de aumentar a integridade dos dados processados, principalmente em servidores de misso crtica. No caso da Socket-Level Lockstep, dois processadores podem executar a mesma tarefa, espelhado a outro, enviando os resultados um Checker" que compara se o resultado obtido por ambos foi o mesmo, se positivo, os dados esto ntegros, no caso de negativo, pode-se definir quais as atitudes a serem tomadas pelo sistema. A core-level lockstep bastante semelhante, mas ao invs de dois processadores executando a mesma tarefa, os dois cores do processador podem ser espelhados, e ao final da execuo seus resultados comparados para adoo das medidas cabveis. A seguir imagens obtidas de uma apresentao da Intel de 2006, exemplificando ambas as tecnologias adotadas para o aumento do que conhecido como RAS (Reliability, Availability and Serviceability) que seria algo como Confiabilidade, Disponibilidade e Capacidade de manter o servio operando.

Figura 3 - Modelo Socket-level lockstep (C) Intel 2006

10

Figura 4 - Intel Core-level lockstep (C) Intel 2006

11

Itanium 2 - Tukwila
Introduo
Desde meados de 2006 a Intel vem anunciando o que ser a prxima gerao de processadores IA-64, denominado Tukwila. O lanamento desse processador tem sido postergado desde o ano passado e ainda no se tem uma data precisa, estimava-se que seu lanamento iria ocorrer no primeiro semestre de 2009, a Intel tem dois meses para cumprir ou no essa previso. O Tukwila ser produzido em tecnologia de 65nm, ser um processador com quatro ncleos operando a at 2GHz e ter 2 bilhes de transistores. Alm disso, ele vir com controlador de memria integrado, ou seja, ir atingir velocidades de transferncia entre processador e memria muito maiores que seu FSB. Outro ponto importante o Intel QuickPath Interconnect, que a tecnologia adotada nessa arquitetura para a interconexo entre cada ncleo do processador. Infelizmente ainda no se encontra nenhum modelo comercial que utilize o ncleo Tukwila e por isso no so muitas as informaes que se encontra sobre ele. Mas alguns pontos so bastante interessantes e interessante frisar.

Micro-arquitetura do Intel Itanium Tukwila

Como se trata de uma tecnologia recente, ainda nem lanada comercialmente, no so abundantes as informaes encontradas, por isso no ser possvel detalhar ao mesmo nvel que foi feito com o Montvale. Como ilustrao ao modelo, abaixo est o diagrama de blocos do Tukwila.

Figura 5 - Diagrama de blocos do Intel(R) Tukwila

12

QuickPath Architecture
Um dos problemas que as arquiteturas multicore encontraram qual o sistema de conexo entre cada um dos ncleos, com o grande aumento na quantidade de ncleos que temos vivenciado, cada vez mais se faz necessrio um sistema inteligente que possibilite usufruir ao mximo do que o processador tem a oferecer. Nas novas arquiteturas de processadores da Intel a soluo adotada foi o QuickPath. A QuickPath Architecture uma arquitetura que prov conexes ponto a ponto em alta velocidade entre os ncleos de processadores, entre processador e a memria, bem como entre o processador e o hub de entrada e sada. A interconexo entre ncleos, denominada QuickPath Interconnect (QPI) trata-se de uma conexo direta entre os quatro ncleos (no caso do Tukwila) que permite que haja uma maior vazo de dados entre eles. Alm disso, cada ncleo possui um espao de memria que preferencial a ele, aumentando as transferncias entre processador e memria. A seguir um diagrama mais elucidativo sobre o QPI.

Figura 6 - Intel(R) QuickPath Interconnect

13

Concluso
Nesse trabalho foi possvel detalhar um pouco mais uma famlia diferenciada de processadores, voltada para computadores de alto desempenho que, apesar de no ter obtido o desempenho nem o sucesso esperados, possui um embasamento tcnico muito bem formulado. Apesar de no ser popular, pode-se dizer que o Itanium a implementao VLIW com maior sucesso comercial. Alm disso, pode-se avaliar quais os mecanismos empregados para que o processador consiga cumprir com seu propsito de operar em servidores de misso crtica. A meu ver, o principal ponto seja realmente os locksteps tanto de core quanto de socket. Verificar as poucas especificaes disponveis sobre a nova gerao de processadores gerou certa expectativa, visto que a Intel alm de manter alguns conceitos j considerados eficientes das arquiteturas anteriores, adicionou grandes evolues, algumas delas que foram implementadas tambm no Intel Core i7 Nehalem e que geraram um excelente retorno tanto de especialistas, quanto do mercado.

14

Bibliografia
MARTINEZ, Alexandra - The Intel Itanium 2 Architecture University of Florida 2003 http://www.cise.ufl.edu/~amartine/myCoursesWork/TheIntelItanium2Architecture.ppt SCHEPKE, Claudio O Processador Intel Itanium II Universidade Federal do Rio Grande do Sul 2005 http://www.inf.ufrgs.br/procpar/disc/cmp134/trabs/T1/051/cschepke/itanium2.pdf Intel QuickPath Architecture http://www.intel.com/technology/quickpath/whitepaper.pdf BHATIA, Rohit Itanium Processor Family: Leaping ahead with Quad-core Tukwila 2008 http://rogue.colorado.edu/EPIC7/TukwilaKeynote.pdf REDDERSEN, Brad - The Dual-Core Intel Itanium 9100 Series Microprocessors Itanium Sollutions Alliance 2007 - http://blog.itaniumsolutions.org/2007/11/the-dual-core-intelitanium-9100-series-microprocessors/

15