CCO + ECP Circuitos e Sistemas Digitais

GABARITO - Lista de Exerccios 1 - 1 bimestre

1. (0,5 ponto) Expresse os nmeros decimais a seguir em binrio, com 8 bits, na forma de complemento de 2, com sinal: Decimal Binrio a. +57 0011 1001 b. -120 1000 1000 c. -38 1101 1010 d. 43 0010 1011 e. -100 1001 1100 f. 83 0101 0011 2. (0,5 ponto) Some estes nmeros binrios de 8 bits com sinal em complemento de 2. Expresse o resultado indicando Vai1, Sinal e Estouro (flags): Resultados Parcelas Estouro Vai1 Sinal Resultado a. 00110011 + 11001100 0 0 1 111 1111 b. 00111101 + 11010110 0 1 0 001 0011 c. 01111111 + 01111111 1 0 1 111 1110 d. 00011110 + 00111000 0 0 0 101 0110 e. 11100011 + 10000001 1 1 0 110 0100 f. 10011100 + 10011011 1 1 0 011 0111 3. (0,75 ponto) Esquematize o circuito de um Somador Binrio de 8 bits empregando os blocos genricos HA e FA.

4. (0,75 ponto) Esquematize o circuito de um Subtrator Binrio de 8 bits empregando os blocos genricos HA e FA.

5. (0,5 ponto) Indique a sada de uma ULA de 4 bits com as entradas A = 1010 2, B = 01012 e Cin = 1 para as seguintes condies de ativao de operaes: Resultados Operao Vai 1 (Cout) S a. A OR B -1111 b. ADD A,B 1 0000 c. SUB A,B 0 0101 d. A XOR B -1111 e. A AND B -0000 DIV A,B f. 0 0011
1

CCO + ECP Circuitos e Sistemas Digitais

6. (1,0 ponto) Esquematize o circuito de um Comparador Binrio de 4 bits, com as sadas A=B, A<B e A>B, empregando portas lgicas.

7. (1,0 ponto) Esboce o diagrama de tempo do comportamento do FF SR cuja ativao est descrita a seguir (a condio inicial do FF SR Reset):

CCO + ECP Circuitos e Sistemas Digitais

8. (1,0 ponto) Esboce o diagrama de tempo do comportamento do FF JK cuja ativao est descrita a seguir (a condio inicial do FF JK Reset):

9. (1,0 ponto) Esboce o diagrama de tempo do comportamento do FF D cuja ativao est descrita a seguir (a condio inicial do FF D Reset):

CCO + ECP Circuitos e Sistemas Digitais

10. (1,0 ponto) Considerando o diagrama do Registrador de Deslocamento a seguir, esboce o diagrama de tempo do seu comportamento.

11. (0,5 ponto) Considerando um Registrador de Deslocamento de 8 bits inicialmente carregado com o nmero binrio
MSb

1 0 1 1 0 0 1 1 LSb

a. qual ser o nmero resultante aps 4 pulsos de clock num deslocamento direita, a partir da condio inicial? 00001011 b. qual ser o nmero resultante aps 5 pulsos de clock num deslocamento esquerda, a partir da condio inicial? 01100000

12. (0,5 ponto) Considerando um Registrador de Deslocamento de 12 bits inicialmente carregado com o nmero binrio
MSb

1 0 0 1 1 0 1 1 0 1 1 0 LSb

a. qual ser o nmero resultante aps 3 pulsos de clock num deslocamento direita, a partir da condio inicial? 000100110110 b. qual ser o nmero resultante aps 4 pulsos de clock num deslocamento esquerda, a partir da condio do item a? 001101100000

CCO + ECP Circuitos e Sistemas Digitais

c. qual ser o nmero resultante aps 5 pulsos de clock num deslocamento direita, a partir da condio do item b? 000000011011 d. qual ser o nmero resultante aps 6 pulsos de clock num deslocamento esquerda, a partir da condio do item c? 011011000000

13. (1,0 ponto) Esquematize o circuito de um Registrador de Deslocamento paralelo-srie de 4 bits baseado em FF D.