DISEO SECUENCIAL

En los circuitos combinacionales esto no sucede. En un circuito secuencial, el valor de la salida ya no depende nicamente de los valores de entrada sino tambin del estado en que se encuentra la unidad de memoria. En la figura 5.1. se muestra un diagrama de bloque de un circuito secuencial. onsiste de un circuito combinacional y elementos de memoria que son capaces de almacenar informaci!n binaria. estudiados anteriormente, sus salidas obedecan

inmediatamente a los cambios de los datos en sus entradas, en los circuitos secuenciales

E.*(/1/0

'( )'*+ +,-'./ '+./#

0/#'1/0

E#E,E.*+0 1E ,E,+('/

Diagrama de Bloque de un Circuito Secuencial Esta informaci!n binaria almacenada en los elementos de memoria en cualquier instante definen el "estado" del circuito secuencial. #a informaci!n binaria en las entradas e$ternas y el estado presente de los elementos de memoria determinar%n el valor de la ! las salidas. #as entradas tambin determinar%n las condiciones para el cambio del "estado" de los elementos de memoria. #as salidas del circuito secuencial son una funci!n de las entradas y del "estado" presente de los elementos de memoria. El pr!$imo estado de los elementos de memoria tambin es funci!n de las entradas y del estado presente. En resumen, el comportamiento de un circuito secuencial se determina por la secuencia en el tiempo de entradas, salidas y estados internos, que lo &ar%n pasar por un numero finito de estados.

#os elementos de memoria en un circuito secuencial se denominan flip2flops. )n flip flop posee dos salidas, una para el valor normal y otro para el valor complementado 3negado4 almacenado en l. TIPOS DE CIRCUITOS SECUENCIALES E$isten por dise5os dos tipos de circuitos, los cuales son6 5 ! ! Circuito" Secuenciale" Sincrono"# 0on aquellos circuitos que para su funcionamiento necesitan de una se5al e$terna denominada se5al de relo7. el relo7 cambie ya sea en los flancos de subida o en los flancos de ba7ada. 0u dise5o de estos circuitos secuenciales sncronos son de relativa dificultad pero en cambio, son de mayor estabilidad e inmunes a posibles cambios indeseados ya que est%n sincroni8adas las salidas con los pulsos del relo7. 5 ! $ Circuito" Secuenciale" A"%ncrono"# 0on aquellos que su funcionamiento no depende de una se5al e$terna pudiendo cambiar sus salidas en cualquier momento que sus entradas cambien. El dise5o del circuito secuencial asncrono son f%ciles pero tienen el problema de la estabilidad ya que cualquier perturbaci!n e$terna pueden cambiar su estado en cualquier momento. LOS &LIP'&LOPS )n flip2flop puede construirse a partir de dos compuertas ./.1 o dos compuertas .+(. Estos flip2flops se muestran en la figura 5.9. ada flip2flop posee dos salidas, : y
:,

on la

presencia de esta se5al las salidas cambiar%n de estado solamente en los tiempos en que

y dos entradas, set y reset. Este tipo de flip2flop se denomina flip-flop SR o latch *abla de ;erdad S 0 1 < < < 1 ( < < 1 < 1 : 1 1 < < <
Q

SR.

< < 1 1 <

=lip2=lop con compuertas .+( Ta(la de )erdad 0 1 1 < 1 < ( < 1 1 1 < : < < 1 1 1
Q

1 1 < < 1

&li*'&lo* con com*uerta" NAND &igura N+ 5 $ (epresentaci!n >eneral

0 :

5 $ ! E"tado" del &li*' &lo* 0e denominar% :t al estado presente o actual, y :3t?14 al estado futuro.

uando se aplica un 1 en ambas entradas en el flip2flop, tanto la salida : como la

: va

a <. Esta condici!n viola el &ec&o que las salidas sean complementarias. Esta condici!n viola el &ec&o de que las salidas sean una la negaci!n de la otra. En la operaci!n normal esta condici!n debe evitarse, asegur%ndose que no se aplique simult%neamente un 1 en ambas entradas.

Ta(la Caracter%"tica 0 ( < < < 1 1 < :,t-!. :t < 1

1 1 'ndeterminado

Aara la descripci!n del funcionamiento de un == se utili8an tablas de verdad, tablas caractersticas, ecuaciones caractersticas y tablas de e$citaci!n. Ta(la de /erdad# muestra el comportamiento del estado futuro en funci!n de las entradas y el estado presente. 0e utili8a para obtener la ecuaci!n caracterstica. Ta(la Caracter%"tica# tambin muestra el comportamiento del estado futuro pero de una manera mas compacta que la tabla de verdad. Ecuaci0n caracter%"tica# es otra forma de describir el comportamiento del estado futuro, pero a menudo m%s til durante el an%lisis de circuito porque puede ser utili8ada como par de una e$presi!n booleana. Ta(la de e1citaci0n# se obtiene de la ecuaci!n caracterstica. ,uestra las entradas que se necesitan para pasar de un estado a otro. 0e utili8an en la sntesis de circuitos secuenciales. B

#a ecuaci!n caracterstica se obtiene de la tabla de verdad y ser%6 :3t?14C 0 ? R :t Day que recordar que la condici!n 0C(C1 es pro&ibida, por lo que la ecuaci!n caracterstica ser% valida siempre que 02(C< #a tabla de e$citaci!n, que nos da el valor de las entradas para pasar de un estado a otro y se obtiene de la ecuaci!n caracterstica. Ta(la de E1citaci0n :t < < 1 1 :,t-!. < 1 < 1 0 < 1 < E ( E < 1 <

&li*'&lo* mae"tro'e"cla/o )n flip flop maestro2esclavo se construye con dos ==, uno sirve de maestro y otro de esclavo. 1urante la subida del pulso de relo7 se &abilita el maestro y se des&abilita el esclavo. #a informaci!n de entrada es transmitida &acia el == maestro. uando el pulso ba7a nuevamente a cero se des&abilita el maestro lo cual evita que lo afecten las entradas e$ternas y se &abilita el esclavo. Entonces el esclavo pasa al mismo estado del maestro. El comportamiento del flip2flop maestro2esclavo que acaba de describirse &ace que los cambios de estado coincidan con la transici!n del flanco negativo del pulso.

maestro F
Fm clH :

esclavo
Fe clH :

Gm

Ge

#G

&li*'&lo* 34 5ae"tro'E"cla/o

&LIP &LOP ACTI)ADOS POR RELO3 0e utili8a cuando se desea que las salidas de los sistemas varen en forma precisa, lo que se obtiene por medio de una se5al de disparo o cambio, llamada se5al de relo7. #os =lip =lops son sensibles a los cambios de nivel de se5ales, pudiendo ser transici!n con flanco de subida o con flanco de ba7ada.

=#/. + 1E -/F/1/ =#/. + 1E 0)-'1/

F clH G

clH
: G :

=#'A =#+A 1'0A/(/1+ A+( =#/. + A+0'*';+

=#'A =#+A 1'0A/(/1+ A+( =#/. + .E>/*';+

TIE5PO DE ESTABLECI5IENTO ,t".

Es el intervalo que precede inmediatamente a la transici!n activa de la se5al de

G,

durante la cual la entrada sincrona tiene que mantenerse en el nivel indicado. Es dato de fabricante, si no se cumple este requisito, qui8%s el flip flops no responda de manera confiable cuando ocurra la transici!n de relo7.

/lgunos == cambian de estado en la subida del pulso de relo7, y otros en el flanco de ba7ada. #os primeros se denominaran =lip flop disparados por flanco positivo y los segundos =lip flops disparados por flanco negativo. #a distinci!n entre unos y otros se indicar% con la presencia o ausencia de una negaci!n en la entrada de relo7 como se muestra en la figura.

PAR65ETROS DE LOS &LIP'&LOPS /dem%s de los par%metros caractersticos de la familia l!gica a que pertenecen, como son niveles l!gicos, fan2out., etc. abe destacar una serie de par%metros, m%s o menos normali8ados, relativos a la tempori8aci!n de las diferentes se5ales que intervienen en la conmutaci!n de los flip2flops. 1e ellos cabe destacar los siguientes6 1. *iempo de establecimiento 30E* )A *',E4. Es el tiempo anterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. 9. *iempo de mantenimiento 3D+#1 *',E4. Es el tiempo posterior al flanco activo de toma de datos durante el cual las entradas no deben cambiar. @. B. 5. I. =recuencia m%$ima de relo7. Es la frecuencia m%$ima admisible de la se5al de relo7 que garanti8a el fabricante. 1uraci!n del tiempo alto de relo7. Es el tiempo mnimo que debe durar la parte alta del impulso de relo7. 1uraci!n del tiempo ba7o de relo7. Es el tiempo mnimo que debe durar la parte ba7a del impulso de relo7. *iempo ba7o de A(E0E* J (E0E*. Es el tiempo mnimo que debe activarse las entradas asncronas para garanti8ar su funcionamiento.

K.

*iempo de retardo o propagaci!n. Es el tiempo que transcurre desde el flanco activo del relo7 que produce la conmutaci!n y el momento en que sta tiene lugar.

&LIP &LOP TIPO RS S%m(olo

0 clH ( : :

Ta(la Caracter%"tica 0 < < 1 1 ( < 1 < 1 :,t-!. :t < 1 M

Ecuaci0n Caracter%"tica

:3t?14 C 0 ? R :t

&LIP &LOP TIPO 3 4 #a operaci!n de un == tipo F G es muy similar a la de un == 0 (. #a nica diferencia es que no tiene un estado inv%lido. Aara la condici!n FCGC1 el == complementa el estado presente. #a tabla caracterstica resume el comportamiento del == tipo F G disparado por flanco negativo. S%m(olo Ta(la Caracter%"tica F G < < < 1 1 < 1 1 :t-! :t < 1
Qt

Ecuaci0n Caracter%"tica

: clH

:3t?14 C F

On

:t

&LIP &LOP TIPO D #a operaci!n de un == tipo 1 es muc&o mas simple. 0olo posee una entrada adem%s de la del relo7. 0e le denomina "data" y es muy til cuando queremos almacenar un dato de un bit 3< o 14. 0i &ay un 1 en la entrada 1 cuando se aplica el pulso de relo7 la salida : toma el valor de 1 30E*4 y lo almacena. 0i &ay un < en la entrada 1, cuando se aplica el pulso de relo7 la salida toma el valor de < 3(E0E*4 y lo almacena. El cambio en la salida del == se efecta en el flanco de ba7ada del relo7. #a tabla caracterstica resume el comportamiento del == tipo 1 disparado por flanco negativo. S%m(olo
1 clH : :

Ta(la Caracter%"tica 1 :,t-!. < < 1 1

Ecuaci0n Caracter%"tica

:3t?14C 1

&LIP &LOP TIPO T 0olo posee una entrada adem%s de la del relo7. 0e le denomina "toggle". 0i &ay un < en la entrada *, cuando se aplica el pulso de relo7 la salida mantiene el valor del estado presente. 0i &ay un 1 se complementa #a tabla caracterstica resume el comportamiento del == tipo * disparado por flanco negativo. S%m(olo
* clH : :

Ta(la Caracter%"tica * < 1 :,t-!. :t

Qn

Ecuaci0n Caracter%"tica

:3t?14 C * Qt ?

:t

&LIP &LOP TIPO 3 4# &LIP &LOP UNI)ERSAL El == FG puede considerarse como el flip flop de tipo universal puesto que puede configurarse para obtener los dem%s flip2flops estudiados en el cuadro a continuaci!n se muestra el equivalente de cada uno de lo tipos de flip flop en funci!n del F G.

=lip =lop tipo 0 (

F clH G : :

=lip =lop tipo 1

F clH G : :

=lip =lop tipo *

F clH G : :

TABLAS CARACTER7STICAS 0 < < 1 1 ( < 1 < 1 :,t-!. :t < 1 M F < < 1 1 G < 1 < 1 :,t-!. :3t4 < 1
Q (t)

1 < 1

:,t-!. < 1

* < 1

:,t-!. :3t4
Q (t)

1<

*/-#/0 1E EE '*/ 'O. :3t4 < < 1 1 :,t-!. < 1 < 1 0 < 1 < E ( E < 1 < :3t4 < < 1 1 :,t-!. < 1 < 1 1 < 1 < 1

:3t4 < < 1 1

:,t-!. < 1 < 1

F < 1 E E

G E E 1 <

:3t4 < < 1 1

:,t-!. < 1 < 1

* < 1 1 <

11

DISEO CON &LIP &LOP

5 8 ! Di"e9o de Contadore"

)n contador es un circuito secuencial que pasa por una secuencia prescrita de estados. #a secuencia puede seguir un conteo binario o cualquier otra secuencia de estados. #os contadores se encuentran en casi todo sistema digital. 0e utili8a para contar el nmero de ocurrencias de un evento o para generar secuencias de tempori8ado para controlar operaciones en un sistema digital. 1e las diversas secuencias que puede seguir un contador, la secuencia binaria directa es la mas simple y la mas directa. )n contador que sigue la secuencia binaria se denomina contador binario n bits, consta de n flip2flops y puede contar en binario desde < &asta 9n2 1. )n contador con n flip2flops no necesariamente debe contar 9n nmeros. Auede truncarse la secuencia para contar un numero menor de estados. Aor e7emplo un contador - 1 3contador del < al N4 cuenta la secuencia binaria desde <<<< &asta 1<<1 y regresa a <<<< para repetir la secuencia. +tros contadores pueden seguir una secuencia arbitraria que es posible no sea la secuencia binaria directa. En cualquier caso, el procedimiento de dise5o ser% el mismo. E$iste una clasificaci!n b%sica de los contadores, que se divide en asncronos y sncronos, en funci!n de la se5al de relo7 que dispara simult%neamente a todos los flip2 flops 3sncrono4 o no 3asncrono4. /dem%s, los contadores pueden clasificarse atendiendo al tipo de secuencia que generan o al nmero de estados por el que pasan 3m!dulo4. 5 8 $ Contadore" A"%ncrono"

19

En los sistemas asncronos los == no est%n conectados al mismo relo7, por lo que no cambian simult%neamente. #a se5al de relo7 s!lo ataca al flip2flop que representa al bit menos significativo. #os otros == se conectan en cascada sirviendo su salida de relo7 para el siguiente, &asta llegar al bit mas significativo. ontador binario ascendente tipo ripple :< 1
F< :< F1 :1

:1

:<

clH
FF0 FF1

<

<

En la figura se muestra un contador asincrono de 9 bits. Est% constituida con dos flip flop F G con ambas entradas conectadas a 1, por lo que cambiar%n de estado en el flanco de ba7ada de su entrada de relo7. El relo7 e$terno se conecta solamente a la entrada de relo7 del primer flip flop 3==<4. Este cambiar% de estado en cada flanco de ba7ada del relo7. El siguiente flip flop3==14, tiene como entrada de relo7 la salida de ==< por lo que cambiar% de estado cada ve8 que la salida : < cambie de 1 a <. 1ebido a que cada flip flop responde con cierto retardo, los flip flop no son disparados simult%neamente, por lo que operan de forma asncrona. 1e &ec&o, la salida :< se producir% un tiempo despus de que ba7e el relo7, y como esta es la entrada de relo7 de ==1, la salida :1 se producir% un tiempo despus de que :< cambie de 1 a <. 1e esta forma el retardo se ir% propagando a medida que se vayan agregando flip flops, como las olas en el agua, de aqu que estos contadores se denominan tipo "ripple" .ote que por simplicidad, en el diagrama de tiempo no se toma en cuenta este retardo, y se muestra como si las transiciones ocurrieran simult%neamente. )sualmente todas las entradas de E#/( se conectan 7untas, de manera que un pulso pueda poner todos los == en cero antes de comen8ar la cuenta. omo se mostr! anteriormente este contador de 9 bit tipo ripple pasa por B estados diferentes, dependiendo del valor de la cuenta 3<<,<1,1<,114. 1e igual forma, un 1@

contador con n flip flops, pasar% por 9 n estados diferentes. El numero de estados diferentes por lo que pasa un contador se denomina modulo. El contador de 9 bits se denomina entonces contador modulo B. )n contador mod2n 3modulo n4 puede denominarse tambin contador divisor por n 3divide2by2n counter4 . Esto porqu el == correspondiente al bit mas significativo 3 el mas le7os desde el que est% conectado al pulso de relo7 original4 produce un pulso de relo7 por cada n pulsos del relo7 de entrada del == correspondiente al bit menos significativo 3 el == disparado por el relo7 principal4 El contador mod2B anali8ado anteriormente puede llamarse tambin contador divisor por B 3divide2by2B counter4. El siguiente es un contador asncrono de @ bits. *raba7a e$actamente como el de dos bits, solo que a&ora, debido al tercer == se contar%n L estados. :< :1 1
F< 0E* :<

1
F1
0E*

1 :9
:1 F9
0E*

:9

clH

FF0

FF1

FF2

clH :< :1 :9 cuenta < < < < 1 < < 1 < 1 < 9 1 1 < @ < < 1 B 1 < 1 5 < 1 1 I 1 1 1 K < < < <

5 8 8 Contador A"cendente BCD A"incrono #os contadores anali8ados anteriormente cuentan 9n estados diferentes, donde n es el numero de ==. (ealmente con n flip flop se puede tener en la secuencia D/0*/ 9 n estados diferentes, por lo que podramos contar un menor numero de estados y

1B

tendramos una secuencia truncada. Esto se &ace for8ando a reciclar los == antes de que pase por todos sus estados normales. )n e7emplo comn se tiene con un contador de dcada. 0i quisiramos reali8ar un contador modulo 1< 3de < a N4 se necesitaran B flip flops. on B == de la forma indicada anteriormente podramos contar &asta 1I estados diferentes 3de < a 154, por lo que al llegar a N si queremos volver a < lo que &acemos es poner en cero todos los == utili8ando las entradas de (E0E*. Aara &acer esto necesitamos decodificar el estado de numeraci!n siguiente al mas alto con un circuito combinatorio adicional que &aga que los ==, en lugar de mostrar un 1< 31<1<4 muestren un cero 3<<<<4 &aciendo un (E0E* en todos los ==. Esto se &ace con la compuerta ./.1 que se muestra en el circuito. 0e utili8a una compuerta ./.1 porque la entrada de (E0E* est% negada. Esto quiere decir que los == se resetean con un cero. El siguiente es un contador de dcada, contador de < a N o contador - 16
:< :1

1
F<
0E*

1
:< F1
0E*

1
:1 F9
0E*

1
:9 F@
0E*

:9
:@

:@

clH
G<
#(

:<

G1

#(

:1

G9

#(

:9

G@

#(

:@

1ebe ser evidente la manera de obtener la funci!n del circuito que resetea a cero. Contadore" S%ncrono" ,uc&as veces se desea tener contadores que sigan secuencias de conteo que no sea la binaria, en ese caso ya no se dispondr% de circuitos integrados que contengan el contador, sino que debemos dise5arlo. /l ser el contador un circuito secuencial para dise5arlo se utili8ar%n las tcnicas de dise5o de circuitos secuenciales. .o es ob7eto de este curso un an%lisis profundo de los procedimientos de sntesis de circuitos secuenciales en general. 0olo se anali8ar% el procedimiento para el caso de los contadores, lo que implica una gran simplificaci!n del procedimiento. /ntes de proceder al mtodo de sntesis para el dise5o de contadores se dar%n algunas definiciones. 5 8 5 Diagrama de E"tado" 15

1escribe gr%ficamente el circuito secuencial, el contador en este caso, indicando cual es el estado siguiente en funci!n del estado actual y de las entradas, que para el caso de contadores no e$isten. En este diagrama, un estado se representa por un circulo, y la transici!n se indica con lneas o arcos que conectan los crculos. 1entro de cada circulo se escribe un numero binario que representa el estado. #a figura muestra el diagrama de estados de un contador de @ bits.

<<< <<1 111

<1<

11<

<11 1<<

1<1

5 8 : Ta(la de Tran"icione" #a tabla de estados consiste de tres columnas denominadas estado presente, estado futuro y entradas de los flip flops. P El estado presente denota el estado de los flip flops antes de la ocurrencia de un pulso de relo7. P El estado futuro muestra el estado de los flip flops despus del pulso de relo7. P #as entradas de los flip flops muestran que valores deben recibir las entradas de los flip flops para pasar del estado presente al estado futuro despus del pulso de relo7. Es importante recordar las tablas de e$citaci!n de los flip flop ya que la funci!n de entrada se obtiene a partir de estas. 1e &ec&o el procedimiento consiste en determinar que entrada necesitan los flip flops para pasar del estado presente al estrado futuro. omo se mencion! en el resumen de flip flops, las tablas de e$citaci!n son las siguientes. 1I

=lip =lop tipo F G :t < < 1 1 :,t-!. < 1 < 1 F < 1 E E G E E 1 <

=lip =lop tipo * :t < < 1 1 :,t-!. < 1 < 1 * < 1 1 <

=lip =lop tipo 1 :t :,t-!. 1 < < < < 1 1 1 < < 1 1 1

PROCEDI5IENTO DE DISEO 1. 9. @. B. (eali8ar el diagrama de estado. 1el numero de estados diferentes se obtiene el numero de flip flops. (eali8ar la tabla de transiciones. 1e la tabla se obtienen las funciones de entradas de los flip flops. 0e selecciona el tipo de flip flop para el dise5o 3FG, *, 14 ,inimi8aci!n de las funciones de entradas utili8ando mapas de Garnaug&. 1ibu7ar el diagrama circuital

E7emplo de dise5o6 contador binario ascendente de @ bits. Aara entender el procedimiento de dise5o, sigamos los pasos para dise5ar un contador sncrono binario ascendente de @ bits . #a cuenta ser% <<<, <<1, <1<, <11, 1<<, 1<1, 11<, 111. y as de nuevo. 3En decimal corresponde a la cuenta <,1,9,@,B,5,I,K y de nuevo a <4 Pa"o !# Diagrama de E"tado 1escribimos el contador mediante un diagrama de estado, que nos muestra la manera como avan8a la secuencia cada ve8 que se aplica un pulso de relo7. El numero de estados por lo que pasa el contador es de K por lo que se necesitar%n @ == para dise5arlo. En el dise5o de circuitos secuenciales en general, el diagrama de estado es el primer paso &acia la obtenci!n del circuito. Aara el caso de contadores por ser una secuencia directa no es necesario el diagrama de estado ya que en la especificaci!n de dise5o est% suficientemente clara la secuencia de conteo, y de esta se puede obtener directamente el numero de flip flops necesarios y la tabla de transiciones. 1K

Pa"o $# Ta(la de Tran"icione" El pr!$imo paso es el de desarrollar la tabla de transiciones a partir del diagrama de estado. En ella listaremos para cada uno de los estados presentes de la secuencia , cual debe ser el valor de entrada de los flip flops para que al aplicarse un pulso de relo7 se pase al siguiente estado de la secuencia 3estado futuro4. Aara ello nos ayudamos con la tabla de e$citaci!n de los flip flop. Aodemos dise5ar el contador utili8ando == tipo FG, * o 1. En este e7emplo utili8aremos el =lip =lop tipo FG. 0i notan en la primera fila estamos en el estado <<< y el presente estado futuro de la cuenta debe ser el <<1. En las entradas de los flip flops deberemos poner los valores necesarios para pasar del estado presente al estado futuro cuando ba7e el pulso de relo7.

TRANSICIONES DE ESTADO Estado Aresente Estado =uturo :9 < < < < 1 1 1 1 :3t4 :1 < < 1 1 < < 1 1 :< < 1 < 1 < 1 < 1 :9 < < < 1 1 1 1 < :3t?14 :1 < 1 1 < < 1 1 < :< 1 < 1 < 1 < 1 <

ENTRADAS DE LOS &LIP &LOPS ==9 F9 < < < 1 E E E E G9 E E E E < < < 1 F1 < 1 E E < 1 E E ==1 G1 E E < 1 E E < 1 F< 1 E 1 E 1 E 1 E ==< G< E 1 E 1 E 1 E 1

/s, para el ==9 que genera :9, el estado presente es < y el estado futuro es <. Esto sucede cuando F9CG9C< o cuando F9 C < y G9 C 1. 1e este modo, F9 tiene que ser cero, y G9 puede tener cualquier valor que indicaremos en la columna correspondiente a F9 con un < y en la correspondiente a G 9 con una E indicando la condici!n de "no importa". /s vamos obteniendo las entradas para todos los == y para todas las transiciones de estado.

1L

Esta representaci!n es una tabla de verdad de las entradas de los flip flop en funci!n del estado presente, por lo que podemos obtener las funciones mnimas de estas entradas utili8ando los ,apas de Garnaug&. Pa"o 8# 5inimi;aci0n de &uncione" de Entrada de lo" &li* &lo*" 1e la tabla de transiciones para cada una de las entradas de los == obtenemos los ,apas de Garnaug& en funci!n del estado presente, y simplificando obtenemos las funciones de las entradas de cada flip flop.

G9 C :1.:o F9 C :1.:o

G1 C :o F1 C :o

GoC 1 FoC 1

Pa"o <# Diagrama Circuital El paso final es obtener el diagrama circuital. Aara ello utili8amos las funciones de entrada de los flip flops para dibu7ar la l!gica cambinacional correspondiente a las entradas de cada flip flop y formar as el contador. #as funciones de entrada obtenidas de los ,apas de Garnaug& son6 F9 C G9 C:1P:< F1 C G1 C :< F< C G< C 1 .ote que el circuito obtenido corresponde al del contador de @ bits anali8ado en la gua de contadores sncronos. :< :1 1
F< :< ==< G< :< F1 :1 ==1 G1 :1 F9 :9 ==9 G9 :9

:9

clH 1N

9<