0

TRABALHO DE GRADUAO





O RDIO DEFINIDO POR SOFTWARE



Letcia Garcia de Barros




Braslia, dezembro de 2007






UNIVERSIDADE DE BRASILIA


FACULDADE DE TECNOLOGIA
i



UNIVERSIDADE DE BRASILIA
Faculdade de Tecnologia
















TRABALHO DE GRADUAO




O RDIO DEFINIDO POR SOFTWARE



Letcia Garcia de Barros



Relatrio submetido ao Departamento de Engenharia Eltrica como requisito parcial
para obteno do grau de Engenheira Eletricista



Banca Examinadora
Prof. Lcio Martins Silva- Doutor, ENE/UnB
(Orientador)

Prof. Rafael Granja Neves

Prof. Flvio Ferreira Lima





ii





































Dedicatria

Dedico este trabalho aos meus pais, Carlos e Beatriz.

Letcia Garcia de Barros




iii

Agradecimentos

Ao professor Lcio Martins Silva, meu orientador, por ter sido um grande professor
durante minha graduao. Aos amigos que fiz na poca do grupo de Rdio Definido
por Software, que no decorrer deste trabalho me auxiliaram. E tambm a todos os
mestres que contriburam para a minha formao.
A minha famlia que sempre me deu apoio nas horas difceis, a eles devo todas as
minhas conquistas e tudo que sou.
Aos amigos que fiz no decorrer do curso, pelas longas horas de estudo juntos e pela
jornada percorrida nesses anos de graduao, sem eles tudo seria menos divertido, e
aos amigos de longa data, por serem sempre presentes e na minha vida.
Ao meu companheiro e amigo Jorge, por estar ao meu lado e dar apoio sempre que
precisei.
A Deus, por me dar fora durante todos esses anos de universidade.

Letcia Garcia de Barros



















iv

RESUMO
A constante busca de informaes de todos os tipos cada vez maior, com
usurios mais exigentes. A unio entre o desenvolvimento da tecnologia mvel
e a popularizao da internet foram fatores essenciais para estreitar a relao
entre o usurio comum e a informao.
Neste cenrio o rdio definido por software um forte candidato a fornecer as
possveis solues de interoperabilidade necessria a essa convergncia de
tecnologias, devido justamente a reconfigurabilidade deste sistema.
O rdio definido por software uma tecnologia amplamente estudada, pois
apresenta alta flexibilidade e proporciona portabilidade aos sistemas exigentes,
adequando uma resposta vivel e interessante para os sistemas de
comunicao existentes.
O objetivo dessa dissertao de forma explicativa e completa, analisar os
dispositivos mais importantes que compem o rdio definido por software,
abordando algumas arquiteturas dos componentes mais importantes dessa
tecnologia.

ABSTRACT
The constant search of all the types of information is each bigger time, with
more demanding users. The union between the development of the mobile
technology and the popularity of the Internet had been essential factors to
narrow the relation between the common user and the information.
In this scene the software defined radio is a strong candidate to supply the
possible solutions of necessary interoperability to this convergence of
technologies, because exactly of the reconfigurability of this system.
The software defined radio is a widely studied technology, therefore it presents
high flexibility and it provides portability to the demanding systems, adjusting a
viable and interesting reply for the existing systems of communication.
This dissertation objective is in an explicated and complete form, to analyze the
most important devices that compose the software defined radio, approaching
some architectures of the most important components of this technology.










v


SUMRIO
1 INTRODUO ....................................................................................... 1
1.1. CONTEXTUALIZAO ........................................................................ 1
1.2. ESTRUTURA DA DISSERTAO ........................................................... 3
2 CONCEITUAO ................................................................................... 5
2.1. O QUE RDIO DEFINIDO POR SOFTWARE? ........................................ 5
2.2. ARQUITETURA DO RDIO DEFINIDO POR SOFTWARE ............................ 6
3 MDULOS DE RDIO FREQNCIA ..................................................... 10
3.1. ANTENAS ...................................................................................... 10
3.1.1. Definio de antenas inteligentes ................................................ 11
3.1.2. Vantagens gerais no uso das antenas inteligentes ......................... 13
3.1.3. Algoritmos de obteno da Estimao da Direo de Chegada (DOA) 14
3.1.4. Mtodos baseados em estimao espectral .................................. 14
3.1.4.1. Mtodo Atraso e Soma ........................................................ 14
3.1.4.2. Mtodo Capon .................................................................... 15
3.1.5. Mtodos baseados em subespao ............................................... 16
3.1.5.1. Mtodo MUSIC ................................................................... 16
3.1.5.2. Mtodo ESPRIT .................................................................. 17
3.2. O FRONT-END RF ........................................................................... 17
3.2.1. A freqncia intermediria no RDS .............................................. 19
3.2.2. O conversor super-heterdino .................................................... 21
3.2.3. Arquitetura de converso direta .................................................. 22
3.2.4. Arquitetura de converso mltipla .............................................. 23
3.2.5. Arquitetura de freqncia intermediria (FI) baixa ........................ 25
4 MDULOS DE PROCESSAMENTO DIGITAL .......................................... 26
4.1. O FRONT-END DIGITAL ................................................................... 26
4.2. CONVERSORES A/D/A ..................................................................... 27
4.2.1. Tcnicas de Amostragem ........................................................... 27
4.2.1.1. Critrio de Nyquist .............................................................. 27
4.2.1.2. Tcnica de superamostragem do sinal ................................... 29
4.2.1.3. Tcnica de subamostragem do sinal ...................................... 29
4.2.2. Arquitetura dos conversores A/D/A ............................................. 30
4.2.2.1. Conversores flash ............................................................... 31
4.2.2.2. Conversores sigma-delta ..................................................... 32
vi

4.2.2.3. Conversores de multi-estgio ............................................... 33
4.2.2.4. Conversores de digital-analgicos ......................................... 34
4.2.3. Rudos e distores nos conversores A/D/A .................................. 34
4.2.3.1. Rudo de quantizao .......................................................... 34
4.2.3.2. Distoro de saturao ........................................................ 35
4.2.3.3. Rudo trmico .................................................................... 36
4.2.3.4. Jitter de abertura ............................................................... 36
4.2.3.5. Distores de no linearidade diferencial ............................... 37
4.2.3.6. Conseqncias sobre o ADC ................................................. 38
4.3. O DIGITAL DOWNCONVERTER E O DIGITAL UPCONVERTER .................. 39
4.3.1. O digital downconverter (DDC) ................................................... 39
4.3.2. O digital upconverter (DUC) ....................................................... 41
4.4. SOFTWARE COMMUNICATIONS ARCHITECTURE (SCA) ......................... 42
4.5. PROCESSADORES DE SINAIS ........................................................... 43
4.5.1. DSP ........................................................................................ 44
4.5.2. FPGA ...................................................................................... 45
4.5.3. ASIC ...................................................................................... 46
4.5.4. Anlise comparativa entre DSP, FPGA e ASIC ............................... 47
4.5.5. Relao de projeto entre hardware e software .............................. 48
5 CONCLUSO ....................................................................................... 50
REFERNCIAS BIBLIOGRFICAS ............................................................... 52


vii


Lista de figuras
Figura 1.1 - Usos do RDS.............................................................................. 3
Figura 2.1 - Transceptor RDS ideal. ................................................................. 6
Figura 2.2 - Transceptor RDS real ................................................................... 8
Figura 2.3 - Outra arquitetura para o transceptor RDS real ................................. 9
Figura 3.1 - Mdulos de rdio freqncia ....................................................... 10
Figura 3.2 - Arranjo linear uniforme (ULA) para antenas inteligentes. ................ 12
Figura 3.3 - Arranjo regular planar para antenas inteligentes. ........................... 13
Figura 3.4 - Comparao entre mtodos atraso e soma e Capon ...................... 16
Figura 3.5 - Comparao entre o MUSIC e o Capon ......................................... 17
Figura 3.6 Misturador do conversor heterdino ............................................. 19
Figura 3.7 - Tcnica de converso em quadratura. .......................................... 21
Figura 3.8 - Conversor super-heterdino de um estgio ................................... 21
Figura 3.9 - Conversor super-heterdino de dois estgios. ................................ 22
Figura 3.10 - Arquitetura de converso direta na recepo. .............................. 22
Figura 3.11 - Arquitetura de converso direta na transmisso. .......................... 23
Figura 3.12 - Arquitetura de converso mltipla na recepo. ........................... 24
Figura 3.13 - Arquitetura de converso mltipla na transmisso. ....................... 24
Figura 4.1 - Front-end digital ....................................................................... 26
Figura 4.2 - Critrio de Nyquist .................................................................... 28
Figura 4.3 - Intervalo dinmico do conversor AD. ............................................ 28
Figura 4.4 - Superamostragem de um sinal. ................................................... 29
Figura 4.5 - Arquitetura de um ADC flash ....................................................... 32
Figura 4.6 - Arquitetura de um ADC Sigma-Delta ............................................ 33
Figura 4.7 - Arquitetura de um ADC multi-estgio ........................................... 33
Figura 4.8 - Jitter de abertura ...................................................................... 36
Figura 4.9 - No linearidade diferencial .......................................................... 37
Figura 4.10 - ENOB em um ADC considerando um jitter de abertura de 0.5ps ..... 39
Figura 4.11 - Arquitetura de modelo para DDC ............................................... 40
Figura 4.12 - Arquitetura de modelo para DUC ............................................... 42
Figura 4.13- Anlise comparativa entre DSP, FPGA e ASIC ............................... 48



viii


Lista de tabelas
Tabela 4.1 - Estratgias de amostragem de um RDS ....................................... 30
Tabela 4.2 - Comparao entre DSP, FPGA e ASIC .......................................... 47




ix


Lista de smbolos
ADC Analog-to-Digital Converter
ASIC Application-Specific Integrated Circuit
CORBA Common Object Request Broker
CORDIC Coodinate Rotation Digital Computer
DAC Digital-to-Analog Converter
DDC Digital Down Converter
DOA Direction of Arrival
DSP Digital Signal Processor
DUC Digital Up Converter
ENOB Effective Number of Bits
ESPRIT Estimation of Signal Parameters via Rotational Invariance Techniques
FFT Fast Fourier Transform
FI Freqncia intermediria
FIR Finite Impulse Response
FPGA Field Programmable Gate Array
JTRS Joint Tactical Radio System
MUSIC Multiple Signal Classification
NCO Numerically Controlled Oscilator
OL Oscilador local
PLD Programmable logic devices
RDS Rdio definido por software
RF Rdio freqncia
ROM Read-Only Memory
SCA Software Communication Architecture
SNR Signal Noise Rate
ULA Uniform linear array
VHDL VHSIC Hardware Description Language
1


1 INTRODUO
1.1. CONTEXTUALIZAO
O rdio definido por software (RDS), em ingls software defined radio (SDR),
uma tecnologia que emergiu nas ltimas dcadas devido, principalmente, ao grande
cenrio favorvel reconfigurabilidade de dispositivos para suprir uma alta demanda de
acesso e busca a informaes [11].
Como essa busca por informaes cada vez maior, os usurios tornam-se cada vez
mais exigentes. A computao pessoal, a melhoria do sistema de telefonia fixa, a
popularizao da internet e o desenvolvimento da telefonia mvel revolucionaram a
relao entre usurios comuns e a informao e, conseqentemente, seu modo de vida
foi amplamente modificado, no mbito profissional ou pessoal (a maioria das pessoas
hoje no trabalha sem e-mail e sua maior fonte de notcias a Internet). Alm disso,
existe a busca de informaes, a necessidade de comunicao, com qualquer pessoa em
qualquer lugar.
O RDS tem como origem as pesquisas militares, mas cada vez mais ocorre uma
migrao para o campo comercial, devido ao SDR Frum [9]. Sob a concepo militar a
tecnologia tem o objetivo de integrar as diversas interfaces areas, operando de diversos
modos e em diversas bandas de freqncias e reconfigurveis, no campo de batalha.
Para que a comunicao ocorresse de forma mais barata e eficiente. Ao tratar-se do
campo comercial, tem-se um caminho para a integrao dos sistemas de comunicao,
alm de favorecer interfaces multmodo e multibanda para o usurio comum, isso para
tecnologias futuras, como os sistemas de 4 gerao (4G) [5].
O RDS saiu da obscuridade nos ltimos anos, sendo amplamente estudado, por
oferecer uma soluo interessante a um problema de comunicaes mveis; o cenrio de
terminal reconfigurvel, adaptvel a diversas interfaces de rdio, parece ser bastante
atrativo. Na realidade o RDS oferece diversas aplicaes possveis e em um futuro
prximo o impacto da tecnologia em diversos ramos comercias (rede, servios,
estruturas industriais) ser profundo [11].
2

Ele reflete a convergncia de dois ramos diferentes de estudo da dcada de 90, o
rdio digital e a tecnologia de software. Nesta poca, a exploso da tecnologia wireless
facilitou tanto a utilizao em massa dos telefones celulares quanto o uso massivo da
internet. O crescimento constante e a convergncia desses dois mercados agregam
aplicaes nas geraes futuras das redes de celulares e tambm na constante e
crescente onda de crescimento do uso da internet [11].
Esta integrao entre os sistemas mveis pode ter-se iniciado em 1970, quando o
Departamento de Defesa Americano desenvolveu o primeiro rdio multibanda com
espalhamento espectral. Nesta mesma linha de pesquisa, na dcada de 80, o JARECO
(Jam Resistant Communication) projetou um sistema que podia emular voz digital.
Entretanto, apenas em 1992 surgiu o primeiro rdio programvel, devido a diversos
projetos na rea. Vrios projetos paralelos, para solucionar problemas especficos a cada
uso do rdio digital, como a necessidade de maior interoperabilidade, maior capacidade
em um equipamento, maximizar a flexibilidade e melhorar a programabilidade so
estudados deste ento [5, 11]. Logo, o RDS seria uma alternativa vivel para os
problemas encontrados historicamente.
Com o avano das tecnologias disponveis ao usurio comum, como a TV digital, o
VoIP, IPTV, a idia ento integrar os servios, de forma a convergi-los e entreg-los
em apenas um dispositivo ao consumidor. Agregar hardware ao equipamento requer um
aumento no consumo de potncia e nas dimenses do mesmo, afetando a portabilidade
dos dispositivos. Em telefonia mvel, por exemplo, a portabilidade extremante
atraente, o que agregaria problema para a tecnologia. A soluo seria justamente na
reconfigurao em software do equipamento, usando o RDS.
Alm da reconfigurabilidade, uma grande vantagem do RDS o barateamento do
custo dos dispositivos, pois os equipamentos podem ter uma produo mais padronizada
em hardware, sendo que as funes de cada aparelho so definidas por um software
instalado posteriormente. Ou seja, cria-se uma economia na produo do hardware do
sistema, aproveita-se o baixo custo do desenvolvimento do software e o usurio final sai
beneficiado [2].
Podemos dizer que no futuro, o RDS poder contribuir para a interoperabilidade
entre sistemas e servios agregando inmeras vantagens se for utilizado. Como por
exemplo, a interoperabilidade transparente entre padres diferentes, devido a
3

reconfigurao do sistema supondo que diferentes padres utilizem ou no freqncias
de operao; a otimizao dos parmetros de transmisso do rdio, que varia com
demanda; a alta capacidade do usurio escolher em qual rede prefere falar, considerando
qualidade da mesma, custo. Alm disso, o RDS ainda possui duas apliacaes
potencias, a militar (em projetos como o SPEAKeasy criado pelo Departamento de
Defesa Americano para ser um sistema de rdio multmodo e multibanda) e a civil
(como o Bluetooth, WLAN, entre outros) [4, 5, 11].
O uso do RDS tende a aumentar, logo h um aumento na capacidade do sistema e
conseqentemente mais servios aos usurios. Este aumento ilustrado na Figura 1.1
[4], fazendo uma analogia as prximas geraes de telefonia mvel.

Figura 1.1 - Usos do RDS
1.2. ESTRUTURA DA DISSERTAO
A dissertao est estruturada da seguinte forma, no Captulo 2 feita uma
conceituao do rdio definido por software, abordando o conceito e a arquitetura
bsica do RDS.
O Capitulo 3 aborda os mdulos de rdio freqncia do RDS, como as antenas
inteligentes, sua definio, suas vantagens e os algoritmos de obteno da estimao da
4

direo de chegada do sinal; o front-end RF, o porqu desse dispositivo ainda ser
essencial para a construo de um RDS, mesmo sendo limitado.
O Captulo 4 aborda os mdulos de processamento digital, como o front-end digital.
E dentro desse mdulo, h o aprofundamento dos dois grandes fatores limitantes do
RDS atualmente, os conversores A/D/A e os processadores de sinais.
O Captulo 5 contm as concluses do estudo.

5


2 CONCEITUAO
2.1. O QUE RDIO DEFINIDO POR SOFTWARE?
O rdio definido por software (RDS) no facilmente definido atualmente. Pelo fato
de ser uma tecnologia emergente e por ser associado a inmeros tipos de tecnologia, no
existe ainda uma padronizao clara para o termo.
Segundo Kenington [2], rdio definido por software todo transceptor de rdio
cujos parmetros chave so definidos em software e cujos aspectos fundamentais para o
funcionamento podem ser reconfigurados apenas com uma atualizao (upgrade) do
software.
Entretanto, utilizando uma definio mais ampla de Mitola [3], um rdio definido
por software um rdio cuja modulao das formas de onda do canal definida em
software. Isto , as formas de onda so geradas como sinais digitais amostrados,
convertidas de digitais para analgicas por um conversor digital analgico (DAC) de
banda larga, que captura todos os canais do n do RDS. O receptor, por sua vez, captura
o sinal, faz um abaixamento de freqncia e demodula a forma de onda do canal por
meio de um software que roda sobre um processador de uso geral.
Sendo assim, o que se espera da tecnologia RDS justamente transformar
problemas de hardware em problemas de software, ou seja, fazer um transceptor
reconfigurvel. Apesar de atualmente quase todos os rdios utilizarem-se de software,
no significa que este um rdio definido por software propriamente dito, mas so
geralmente rdios que so baseados em software [5].
Um RDS deve digitalizar o sinal o mais prximo possvel da antena, diminuindo o
processamento em hardware do recurso utilizado. Idealmente, os conversores
analgico-digital e digital-analgico deveriam estar localizados logo aps a antena do
rdio, que para acompanhar a reconfigurabilidade do rdio, opta-se por uma antena
inteligente, e todo o processamento do sinal seria realizado por meio de um software
rodando em um dispositivo reconfigurvel. A Figura 2.1 ilustra essa idia.
6



Figura 2.1 - Transceptor RDS ideal.
Um RDS ideal busca as seguintes caractersticas como primordiais:
i. Reconfigurabilidade: Capacidade de alterar o funcionamento do rdio. Esta
uma caracterstica promissora, pois a idia de se reconfigurar um rdio a
distncia, sem interveno fsica justamente a promessa do conceito de RDS.
ii. Flexibilidade: Aceitar, sem mudanas na arquitetura do rdio, toda a
reconfigurabilidade aplicada.
iii. Modularidade: As partes que definem o sistema so executadas em mdulos
distintos. Essa caracterstica implica na alta flexibilidade do sistema, j que se
porventura alguma modificao for realizada em algum dos mdulos, no afetar
todo o sistema do RDS.
2.2. ARQUITETURA DO RDIO DEFINIDO POR SOFTWARE
A arquitetura de um rdio digital comum dividida em duas reas majoritrias de
atuao, a de rdio front end que relacionado aos aspectos de freqncia e rdio back
end, relacionando ao processamento do sinal [4]. O que leva a uma idia errnea de que
o hardware o elemento dominante na primeira rea e que o software aplicado no
hardware domina a segunda rea. interessante realar que o rdio definido por
software visa justamente diminuir esta idia e conforme j foi realado, transformar
problemas de hardware em problemas de software, muito mais maleveis e fceis de
trabalhar [1].
7

O modelo do transceptor RDS ideal, mostrado na Figura 2.1, no pode ser
implementado com a tecnologia existente atualmente. Na realidade, os conversores
analgicos-digitais e digitais-analgicos e os dispositivos de processamento so ainda
bastante limitados tecnologicamente para atender os requisitos de um RDS, as verses
mais modernas so capazes atualmente de digitalizar sinais na banda de freqncia na
ordem de 100 MHz. Esta se torna uma barreira no desenvolvimento da tecnologia RDS
e na construo de plataformas [4]. Para se encontrar a reconfigurabilidade esperada,
trabalhando em diversas freqncias, necessita-se de conversores AD que faam
converso a uma taxa de amostragem bastante alta, capaz de digitalizar sinais na banda
de freqncias da ordem de GHz, e que o consumo de potncia no ultrapasse valores
aceitveis. O dispositivo de processamento tambm deve ser capaz de operar de modo a
processar a enorme quantidade de informao recebida e ao mesmo tempo envi-la ao
conversor DA a uma taxa considervel. Cada dispositivo possui limitaes e
qualidades. Cabe ao projetista desenvolver e escolher o melhor equipamento para a
funo designada ao RDS. [4].
Os principais fatores limitadores dos conversores de freqncia so a taxa de
amostragem, o range dinmico, o jitter de abertura, e alguns rudos e distores
associados aos prprios conversores, como o rudo trmico, rudo de quantizao e
distores no-lineares (haver um item abordando todos esses aspectos) [1, 4, 12].
Como essas limitaes agravam-se com a alta taxa de amostragem dos conversores,
para trabalhar em altas freqncias os conversores AD e DA so os maiores limitantes,
ao se tratar do range dinmico, largura de banda e consumo de potncia do RDS.
Como essas barreiras tecnolgicas existem, o RDS ideal impossvel de ser
realizado hoje em dia. Logo, h a necessidade de se introduzir um estgio, ou um novo
mdulo, que realize uma ampliao, controle do ganho, abaixamento para uma
freqncia intermediria e uma filtragem anti-alias, preparando o sinal para a converso
AD, este mdulo, de pr-processamento chamado de front-end de radiofreqncia
(front-end RF) [1].
Aps a digitalizao, que ocorre em freqncia intermediria, que varia dependendo
da arquitetura utilizada no conversor, o sinal dever ser processado pelo processador
digital, em software. Para atender ao teorema da amostragem [6, 10], a taxa de
amostragem para esta digitalizao ocorreria em velocidades de processamento muito
altas. Ento entram os dispositivos que fazem o deslocamento de freqncia do sinal
8

digitalizado, da freqncia intermediria para a banda-base: o digital down-converter
(DDC) e o digital up-converter (DUC). A Figura 2.2 ilustra de forma simplificada um
transceptor RDS real.

Figura 2.2 - Transceptor RDS real
De modo a minimizar o problema do processamento do sinal em freqncia
intermediria, interessante fazer um deslocamento de freqncia do sinal para a banda
bsica, o que contornaria o problema de alta velocidade de processamento devido ao
teorema da amostragem [6]. Por isso o uso do DDC e do DUC. O DDC faz uma
converso digital para baixo, como o nome j informa, translada o sinal para banda-base
e faz uma re-amostragem do sinal, diminuindo a taxa de throughtput, exigindo menos
do processador, que assim como os conversores, so fatores limitantes na arquitetura do
RDS. Sendo que para a transmisso do sinal, o problema seria solucionado de forma
anloga com o DUC.
Uma arquitetura simplificada que pode ser ilustrada como na Figura 2.3, visto que
os ADC e DAC e os DDC e DUC poderiam ser ilustrados em apenas um mdulo,
chamado de front-end digital, que pode ser dito como uma ponte entre processamento
em rdio freqncia e processamento em banda-base.
Mdulos de
processamento digital
Mdulos de
rdio freqncia
Antena
inteligente
9


Figura 2.3 - Outra arquitetura para o transceptor RDS real
Nos captulos seguintes sero abordados os aspectos dessa estrutura de forma
minuciosa. Os captulos sero divididos entre os mdulos do RDS que sejam
semelhantes entre si, ou seja, entre os mdulos de rdio freqncia (antena inteligente e
front-end RF) e mdulos de processamento digital (conversores A/D/A, DDC e DUC e
os dispositivos de processamento digital).


10


3 MDULOS DE RDIO FREQNCIA
Esse mdulo estuda primordialmente o mdulo de rdio freqncia do rdio
definido por software. Faz um estudo de toda a parte de recepo e transmisso do rdio
que desenvolvido em rdio freqncia. No caso desta dissertao o estudo foi
realizado em dois mdulos distintos. Um mdulo que discute sobre as antenas
inteligentes, dispositivos que se encaixam muito bem a idia do RDS e um mdulo
sobre o front-end RF que mesmo com suas limitaes, ainda so de suma importncia
para o RDS, nesse mdulo, interessante verificar uma anlise dos conversores de
freqncia do sinal. A Figura 3.1 ilustra os dois mdulos de rdio freqncia.

Figura 3.1 - Mdulos de rdio freqncia
3.1. ANTENAS
A antena utilizada em RDS deve seguir a mesma idia de todo o dispositivo em si.
Como o RDS um dispositivo reconfigurvel, permitindo a utilizao de terminais
multimodo, essas caractersticas implicam em se utilizar antenas banda larga ou
multibanda, que se ajustem dinamicamente as necessidades do RDS [10].
11

So diversas as faixas de freqncias de operao de servios que podem utilizar os
terminais do RDS, variando da ordem de MHz a GHz. Alm disso, a largura de banda
de alguns servios tambm se difere bastante. Um grande problema vinculado a essa
situao, em diversos sistemas de comunicao, a auto-interferncia, que limita a
capacidade [10].
Para diminuir o problema entre a capacidade das antenas comuns e a necessidade
de antenas reconfigurveis e que diminuam a questo da auto-interferncia surge o
conceito de antenas inteligentes e antenas fractais. Pois um projeto de uma antena banda
larga que atendam as necessidades de alguns sistemas de comunicao, como j foi
abordado aqui, bastante complicado e provavelmente essas antenas tero baixos
ganhos.
Neste trabalho, ser feito um estudo sobre as antenas inteligentes, visto que a idia
o estudo do RDS e no de antenas, as antenas fractais no sero abordadas.
3.1.1. Definio de antenas inteligentes
Antenas inteligentes consistem em um conjunto de antenas capazes de ajustar
dinamicamente a interferncia e o multipercurso, Rappaport [7]. De acordo com Godara
[8], o termo antenas inteligentes incorpora todas as situaes em que o sistema usa um
arranjo de antenas e que esse arranjo capaz de ajustar-se dinamicamente, de acordo
com os requisitos necessrios ao sistema em uso.
Essas definies se completam e se encaixa na idia do RDS, como desejvel, pois
a antena deve acompanhar as mudanas sofridas pelo rdio, sem sofrer perda de
qualidade na recepo em qualquer faixa de freqncia que se deseje trabalhar. Alm
disso, a antena pode ser responsvel por receber as informaes do canal de transmisso
e recepo, a fim de prover ao rdio as informaes para sua reconfigurao e, da
maneira mais adequada, fazer o mesmo com a prpria antena.
Utilizando um algoritmo de deteco da DOA (Direction of Arrival) possvel
orientar o lbulo principal do feixe da antena de modo a orient-lo na direo de
chegada do sinal desejado. Pode-se, ento, dizer que com a antena inteligente fcil
privilegiar os sinais desejados, mesmo que em diferentes direes e desta forma, pode-
se minimizar os efeitos do multipercurso e da interferncia [7].
12

O conjunto de antenas, disposto em arranjos, arbitrrio. Entretanto, mais
utilizado o arranjo linear e o planar, por sua facilidade de manuseio: o ULA (Uniform
Linear Array). No ULA os elementos esto distantes de uma distncia d. O que define a
DOA de cada usurio o ngulo e .sin d refere-se ao atraso entre duas antenas
consecutivas [7]. A Figura 3.2 mostra um arranjo em ULA.
Arranjo com M antenas, K usurios, L multipercursos, DOA de cada usurio.

Figura 3.2 - Arranjo linear uniforme (ULA) para antenas inteligentes.
Dependendo do algoritmo de deteco da DOA utilizado, os arranjos do conjunto de
antenas podem ser escolhidos. Alm do aqui j citado, vou explicitar outro bastante
utilizado, o Arranjo Regular Planar [7].
Os elementos no Arranjo Regular Planar esto distantes entre si de d que igual a
meio comprimento de onda, a freqncia depende do sistema considerado. Os usurios
esto localizados em um ponto distante, por isso pode-se considerar que o campo seja
plano. Como h obstculos no percurso do sinal, o multipercurso, acarreta em um
mesmo sinal chegando antena atrasado e atenuado de diferentes formas. Com isso,
alguns aspectos so considerados. Os sinais que chegam antena inteligente so
compostos de um nmero limitado de ondas planas, devido ao percurso direto. Aqueles
que resultam do multipercurso, so distantes de forma que as frentes de onda incidentes
tambm so planas. As antenas so prximas o suficiente de forma que a amplitude dos
sinais recebidos por dois elementos do arranjo no tenham mudanas. As antenas tm o
mesmo padro de irradiao. A Figura 3.3 [10] mostra um arranjo regular planar:
13


Figura 3.3 - Arranjo regular planar para antenas inteligentes.
3.1.2. Vantagens gerais no uso das antenas inteligentes
O uso de antenas inteligentes amplamente estudado para os sistemas de telefonia
mvel, resolvendo a limitao de canal, proveniente de antenas comuns, e solucionando
o problema do aumento exponencial do nmero de usurios. Pode-se dizer isto, pois
baseado na prpria definio exposta acima, a antena inteligente reconfigurvel e
ajusta-se dinamicamente, de acordo com os requisitos necessrios do sistema usado.
Ajustando os problemas de interferncia e multipercurso.
As antenas inteligentes so capazes de priorizar um sinal em alguma direo sobre
outros que no so de interesse. No modo transmisso, o arranjo alinha a energia em
determinada direo, diminuindo os efeitos do desvanecimento por multipercurso.
Quanto ao modo recepo o arranjo compensa esse efeito, adiciona sinais de outras
clulas, aps a compensao do atraso [7].
Alm disso, as antenas inteligentes incrementam a relao sinal rudo (SNR) [6] de
um sistema sem fio, permitindo o cancelamento e a remoo da interferncia entre
canais. Logo, ela pode ser usada tanto para aumentar o nmero de usurios e a taxa de
transmisso em um sistema.
As vantagens abordadas at agora, dentro da telefonia mvel, poderiam no ser
compatvel ao uso no RDS, entretanto de maior importncia observar que o uso do
RDS na telefonia mvel vem sendo amplamente estudado, devido reconfigurabilidade
14

e flexibilidade deste sistema, o que se encaixa na telefonia mvel. Logo, a antena seria
responsvel por receber os dados na interface area e repassa-los ao sistema responsvel
pela reconfigurao do sistema, no caso estudado, o RDS.
3.1.3. Algoritmos de obteno da Estimao da Direo de
Chegada (DOA)
A DOA definida como o ngulo com o qual a frente de onda do sinal atinge as
antenas [7], logo se pretende descobrir a direo de chegada do sinal. Os algoritmos de
obteno da DOA so importantes no estudo da direo de chegada dos sinais nas
antenas inteligentes, mas possuem tambm outras aplicaes como no caso de sensores
de presena (radares, sonares, explorao ssmica) e tambm no caso de um array de
microfones, por exemplo.
Os algoritmos para obteno da DOA so vrios, porm os mais utilizados so:
Mtodos baseados em estimao espectral:
i.Atraso e Soma;
ii.CAPON.
Mtodos baseados em subespao:
i. MUSIC;
ii. ESPRIT.
3.1.4. Mtodos baseados em estimao espectral
Nestes mtodos de obteno da DOA calcula-se a potncia de sada do sinal que
incide sobre o arranjo de antenas e depois se estima sobre o mximo dos sinais. Esses
mtodos baseiam-se na gerao de nulos e conformao do feixe [7, 8].
3.1.4.1. Mtodo Atraso e Soma
Este mtodo, do ingls, Delay-and-sum Method (DS), tambm conhecido como
Mtodo de Fourier; baseia-se em estimao espectral. Utiliza-se de atrasos e somas para
estimar a potncia mdia recebida nas diversas direes [7]. Ao apontar o feixe de
maior potncia do arranjo para alguma direo gera a melhor estimativa de energia
recebida nesta direo. Sendo assim, a maior potncia dita a DOA.
15

Por ser bastante simples, o mtodo trabalha bem apenas com um sinal presente na
recepo das antenas. O acrscimo de sinais pode causar colises e, conclusivamente
em uma impreciso da direo, a potncia de sada no teria contribuies apenas do
sinal desejado, mas tambm dos esprios indesejados das outras direes. Alm de uma
resoluo pobre, o que dependendo do estudo realizado pode afetar muito as amostras.
Para incrementar a resoluo, uma soluo seria aumentar o nmero de elementos no
arranjo [7].
3.1.4.2. Mtodo Capon
O mtodo Atraso e Soma afirma que apontar o arranjo em uma determinada direo
a melhor forma de se estimar a potncia desta direo. Este mtodo utiliza-se de
diversos recursos para apontar o arranjo para esta direo [7]. Por isso que na presena
de interferncia, o acrscimo de outros sinais, a potncia de sada tem contribuies de
interferncia tanto do sinal principal, quanto dos outros sinais esprios.
O Capon visa, de forma simples, superar problemas encontrados no mtodo atraso e
soma. A tcnica do Capon varre os ngulos de direo de determinada rea. Usa
amostras dessa varredura para formar um feixe na direo desejada e ao mesmo tempo
forma nulos na direo dos sinais de interferncia. Sendo assim, mantendo o ganho
constante na direo principal, minimiza a contribuio da interferncia advinda dos
sinais indesejados [7].
As desvantagens deste mtodo esto ligadas aos seus benefcios. Minimizando a
energia de sada, os componentes podem combinar-se destrutivamente, anulando as
estimativas [7].
A Figura 3.4 ilustra uma comparao entre os mtodos atraso e soma e Capon.
Neste exemplo, dois sinais de mesma potncia, mesma SNR, chegam a um array de 6
antenas com espaamento uniforme e seus elementos distantes a meio comprimento de
onda e com ngulos variando entre 90 e 100 [7].
16


Figura 3.4 - Comparao entre mtodos atraso e soma e Capon [7]
3.1.5. Mtodos baseados em subespao
Baseiam-se nas propriedades da matriz de correlao de sada [7, 8], o espao
percorrido pelos autovetores da matriz pode ser dividido em dois subespaos
ortogonais: o subespao do sinal e o do rudo; os vetores diretores, sinais incidentes,
pertencem ao subespao do sinal, que por definio ortogonal ao subespao do rudo.
Os maiores autovalores, associados aos maiores autovetores da matriz de correlao,
percorrem o subespao do sinal, enquanto, os menores autovalores percorrem o
subespao do rudo.
3.1.5.1. Mtodo MUSIC
O MUSIC, do ingls Multiple Signal Classification, baseia-se no fato do espao
vetorial associado ao sinal ser ortogonal ao espao vetorial associado ao rudo [7,8].
Como os autovalores associados ao rudo so menores que os autovalores associados ao
sinal, o rudo identificado facilmente e a partir das simplificaes a DOA estimada.
Por ser um mtodo relativamente simples, altamente utilizado para a estimativa da
DOA.
A Figura 3.5 mostra uma comparao entre os mtodos MUSIC e Capon. Neste
caso, tem-se dois sinais de mesma potncia, mesma SNR, chega em um array de 6
antenas com espaamento uniforme e seus elementos distantes a meio comprimento de
onda e com ngulos variando entre 90 e 95 [7].
17


Figura 3.5 - Comparao entre o MUSIC e o Capon [7]
3.1.5.2. Mtodo ESPRIT
O ESPRIT, do ingls Estimation of Signal Parameters via Rotacional Invariance
Technique, reduz os requisitos computacionais e de armazenamento, necessrios ao
MUSIC, pois os vetores diretores no precisam ser amplamente investigados para
encontrar a DOA [7, 8]. No ESPRIT os elementos do arranjo so divididos em dois sub-
arranjos idnticos, pares de antenas, e deslocados por um vetor constante e assim, a
DOA estimada.
3.2. O FRONT-END RF
Idealmente, o rdio definido por software conseguiria transmitir sinais em qualquer
faixa de freqncia, nvel de potncia, largura de banda e tcnica de modulao. Como
esse modelo ideal ainda est longe de ser atingido, o mdulo de radiofreqncia deve
ser amplamente estudado.
As limitaes tecnolgicas dos conversores AD e DA dos sinais recebidos e
transmitidos pelo rdio j so conhecidas. Neste contexto a introduo de um mdulo
que trata da radiofreqncia, ente a antena e o conversor, torna-se de grande
importncia no desenvolvimento do RDS [1].
18

Entretanto, a introduo do front-end RF, quando tratamos da reconfigurabilidade,
deixa a desejar. O mdulo necessrio para o funcionamento do rdio, mas o limita
quanto flexibilidade. Alguns dos problemas mais comuns esto relacionados aos
filtros analgicos do dispositivo, que no sustentam uma alta seletividade trabalhando
em um grande range de freqncias. O uso de antenas comuns tambm um problema
para a reconfigurabilidade do rdio. Logo, a adio de flexibilidade ao front-end uma
soluo interessante. Ou seja, com o custo de adicionar hardware para o mesmo operar
em diversas faixas de freqncias e o sistema de antenas inteligentes, abordadas neste
texto [1, 2].
Depois dessa abordagem simplria das funes do front-end RF, fica claro que para
uma descrio mais detalhada das funes deste mdulo, duas grandes divises de
tarefas podem ser feitas, o processamento do sinal advindo da antena que ser entregue
ao conversor AD e a que processa o sinal do conversor DA que ser transmitido pela
antena.
Em relao ao sinal recebido o mdulo front-end RF deve amplificar o sinal, realizar
a translao de freqncia para uma freqncia intermediria, realizar um controle do
ganho e a filtragem anti-alias. Sendo assim, o conversor AD pode operar na freqncia
intermediria mais baixa, no comprometendo seu funcionamento devido s altas
freqncias e a provvel oscilao de amplitude do sinal. Quanto ao sinal que ser
transmitido, o front-end RF realiza a translao da freqncia para a freqncia de
transmisso, filtra possveis sinais interferncia e amplifica a potencia. Sendo assim, a
antena pode transmitir o sinal conforme esperado, deve-se adequar o sinal aos padres
que se deseja operar [1].
As multitarefas realizadas por este estgio podem ser estudadas de diversas
maneiras. exatamente isso que ser abordado a seguir. Algumas arquiteturas
diferentes para a soluo do mesmo problema. A grande diferena entre as arquiteturas
do front-end RF est ligada ao nmero de estgios que sero necessrios para realizar a
converso de freqncia, seja no estgio da recepo do sinal ou da transmisso do sinal
[4].
19

3.2.1. A freqncia intermediria no RDS
A freqncia intermediria (FI) no RDS deve ser suficientemente baixa de modo a
atender as especificaes do rdio, para no prejudicar o processamento do sinal. A FI
normalmente corresponde a uma faixa de freqncias de udio, que varia entre 0 Hz at
a freqncia de Nyquist (metade da taxa de amostragem utilizada nos conversores).
Sendo assim, se a taxa de amostragem de um sinal for de , os sinais da FI so
processados em uma banda que varia entre 0 e

.
O RDS rejeita a freqncia imagem no processamento do sinal e isso permite que o
mesmo receba uma faixa de freqncias que comporta as freqncias positivas e
negativas do sinal, ou seja, a taxa de freqncias varia entre

Hz, em torno
da freqncia do oscilador local. Conseqentemente, a banda recebida em um RDS
igual taxa de amostragem.
Conforme se pode verificar, interessante conhecer o princpio de um conversor de
freqncia, para podermos entender a estrutura do front-end RF. Sendo assim, cabe aqui
explicar a idia do conversor heterdino. Este conversor baseado em um circuito no
linear, como por exemplo, um transistor. Nesse tipo de converso, o misturador,
baseado na sua no linearidade, une os dois sinais, a freqncia de entrada (F) e a
freqncia do oscilador local (Fo). No caso do super heterdino, o termo de converso
, normalmente, quadrtico. Na Figura 3.6, observa-se de forma bastante simplificada
uma arquitetura de conversor heterdino.

Figura 3.6 Misturador do conversor heterdino
Analisando o misturador podemos dizer que o mesmo recebe F+Fo, e efetua uma
soma dos quadrados, ou seja,

2 . O termo responsvel
20

pela converso de freqncia, o termo 2 , que corresponde justamente ao
produto de duas funes senoidais. Pode-se ento fazer a seguinte anlise:
Sendo cos

e cos

, seguindo a idia da soma dos

quadrados acima, podemos fazer a seguinte anlise:
cos

cos

(3.1)

2
1 cos2

2
1 cos2

cos

cos

t
(3.2)

2

+

cos2

cos2

cos

cos

(3.3)
As componentes de alta freqncia so filtradas por um filtro passa baixos. Neste
caso desenvolvido, a freqncia imagem do sinal poder ser observada no espectro do
sinal, lembrando que o sinal possui componentes positivas e, teoricamente, negativas.
Ao fazer a converso de freqncia, os espectros se sobrepem, se o teorema da
amostragem no for respeitado [6]. Para solucionar este tipo de problema, usa-se um
conversor super-heterdino, que alm de outras funes possui um filtro pr-seletor
antes do misturador do conversor, que filtra as componentes indesejadas do sinal.
No RDS, a rejeio da freqncia imagem pode ser feita tambm com o conversor
em quadratura.
A converso em quadratura uma tcnica de amostragem utilizada em conversores
AD e DA. Neste caso, o sinal dividido em duas componentes complexas,
componentes em fase (I) e em quadratura (Q). Cada componente ocupa metade da
banda ocupada, inicialmente, pelo sinal original.
21

Esta tcnica permite que a taxa de amostragem do conversor seja pelo menos duas
vezes menor j que a largura de banda menor. Porm, so utilizados dois conversores,
ao contrrio de utilizar apenas um. Entretanto, so utilizados dois conversores ao invs
de apenas um. A arquitetura da tcnica de converso em quadratura pode ser observada
na Figura 3.7.

Figura 3.7 - Tcnica de converso em quadratura.
3.2.2. O conversor super-heterdino
No conversor super-heterdino o sinal recebido transladado para a freqncia
intermediria, que deve ser mais baixa que a freqncia central do sinal recebido e
maior que a largura de banda do sinal de sada desejado. A Figura 3.8 ilustra um
conversor super-heterdino padro, com apenas um estgio [24].

Figura 3.8 - Conversor super-heterdino de um estgio
Normalmente a converso do sinal feita em dois estgios, pois a arquitetura
precisa de menor qualidade nos filtros e no necessita de um isolamento entre os
misturadores da entrada e os osciladores locais. Porm, o acrscimo de estgios pode
levar a um consumo de potncia e a necessidade de usar filtros anti-alias aps cada
estgio, para evitar possveis sinais esprios indesejados provenientes dos estgios
22

anteriores [1, 6]. A Figura 3.9 [1] mostra a arquitetura de um conversor super-
heterdino de dois estgios para a recepo do sinal.

Figura 3.9 - Conversor super-heterdino de dois estgios.
O conversor super-heterdino utilizado em situaes em que o sistema no
necessita de alta flexibilidade, mas interessante entender seu funcionamento para,
assim, entender arquiteturas mais utilizadas no RDS.
3.2.3. Arquitetura de converso direta
Se a converso da freqncia acontece em apenas um estgio, diz-se que a
arquitetura usada a de converso direta, sendo na recepo ou na transmisso do sinal.
O sinal recebido pela antena mixado com duas senides geradas em quadratura por um
oscilador local de freqncia varivel. O sinal deslocado para banda-base, resultando
em dois sinais em quadratura. Ento esses sinais so filtrados e amplificados para ento
passar pelo conversor AD [1, 2]. Para a arquitetura RDS que utiliza a converso direta
na recepo pode-se observar a Figura 3.10 e para o modelo referente transmisso, a
Figura 3.11 [1]:

Figura 3.10 - Arquitetura de converso direta na recepo.
23


Figura 3.11 - Arquitetura de converso direta na transmisso.
A maior vantagem desta arquitetura est justamente na sua baixa complexidade,
sendo assim, pode ser integrada em apenas um chip. Os filtros analgicos utilizados e a
supresso de freqncias imagem so bastante simples, se comparado a outras
arquiteturas. Quanto desvantagem est necessidade de um oscilador local de
freqncia varivel que gere duas senides em quadratura e balanceadas em amplitude,
considerando um grande range de faixas de freqncias. Alm disso, tem-se problema
no espalhamento espectral dos osciladores e no retorno das freqncias indesejadas
antena; essas freqncias sero irradiadas ou retransmitidas ao receptor, causando um
nvel DC variante no tempo no sinal [1, 2, 4].
3.2.4. Arquitetura de converso mltipla
Quando a converso para banda-base ocorre em mltiplos estgios, o receptor
possui uma arquitetura conhecida como converso mltipla. O sinal recebido pela
antena filtrado e amplificado depois misturado a uma senide gerada por um
oscilador local de freqncia varivel, segue filtrado e amplificado outra vez, passa pelo
conversor AD e ento sofre o segundo abaixamento de freqncia, com a gerao dos
sinais de quadratura, desta vez digitalmente [4]. Para a arquitetura RDS que utiliza a
converso mltipla na recepo pode-se observar a Figura 3.12 e para o modelo
referente transmisso, a Figura 3.13 [4]:
24


Figura 3.12 - Arquitetura de converso mltipla na recepo.

Figura 3.13 - Arquitetura de converso mltipla na transmisso.
Sobre a desvantagem desta arquitetura est justamente alta complexidade, sendo
necessrio o uso de diversos osciladores locais de freqncia varivel e de vrios filtros
de freqncia intermediria, logo a implementao em apenas um chip seria invivel.
Quanto vantagem ter-se-ia a boa seletividade oferecida pelos diversos filtros de pr-
seleo e canalizao [6] e tambm pelo fato da converso dos sinais de quadratura ser
realizada em uma freqncia intermediria fixa [4].
Considerando as tecnologias disponveis atualmente no mbito do RDS e as
vantagens e desvantagens desses mtodos, pode-se considerar que a arquitetura de
converso mltipla a mais aplicada atualmente [4, 9].
25

3.2.5. Arquitetura de freqncia intermediria (FI) baixa
A arquitetura de FI baixa representa uma tentativa de utilizar, num mesmo sistema,
as vantagens do conversor super-heterdino e as vantagens da arquitetura de converso
direta. Ter a FI baixa significa, de maneira simplificada, que a quantidade de sinais
imagem indesejados no to onerosa quanto no caso do conversor super-heterdino e
que o nvel DC variante no tempo, referente a freqncias indesejadas devido ao
espalhamento espectral devido ao oscilador local no to problemtico quanto no caso
do conversor direto [4].
As vantagens desta arquitetura esto em minimizar os problemas referentes ao
conversor super-heterdino e ao conversor direto. Como desvantagem pode-se citar que
ser desejvel uma melhor seletividade de rejeio de sinais imagem esprios se
comparado ao conversor direto [4].

26


4 MDULOS DE PROCESSAMENTO
DIGITAL
Este mdulo estuda as componentes de processamento digital do rdio definido por
software, desde a sua converso em sinal digital em freqncia intermediria, a
converso de freqncia intermediria para freqncia em banda bsica e o
processamento digital de sinais, junto com os dispositivos necessrios para este
processamento. A Figura 4.1 ilustra os mdulos de processamento digital.

Figura 4.1 - Front-end digital
Neste captulo, sero apresentados os conversores A/D/A, o DDC e o DUC, o
processamento digital de sinais e os elementos necessrios para este processamento.
4.1. O FRONT-END DIGITAL
O front-end digital uma ponte entre processamento em rdio freqncia e
processamento em banda-base. Como j foi abordado neste trabalho, o RDS ideal ainda
possui barreiras tecnolgicas para ser desenvolvido. E os principais limitantes so os
conversores A/D/A e os processadores digitais [4].
O papel do front-end digital com a entrada do sinal analgico proveniente do
front-end RF, digitalizar o sinal, amostr-lo e passar o sinal para banda-base. Logo, o
27

front-end digital deve prover um sinal digital com determinada largura de banda,
centrado na freqncia de banda bsica e com certa taxa de amostragem [4].
4.2. CONVERSORES A/D/A
Ao tratar-se do custo e da performance do Rdio Definido por Software os
dispositivos mais importantes so os conversores analgico-digitais (ADC) e
conversores digital-analgicos (DAC), entretanto, eles tambm so os dispositivos mais
limitados tecnologicamente. Para melhorar o desempenho dos ADC e DAC, eles devem
estar o mais prximo possvel da antena. Como j foi abordado, o mdulo do front-end
RF foi includo neste processo justamente para realizar o processamento que os
conversores no desempenham. Contudo, o RDS prejudicado, implicando em uma
menor flexibilidade do rdio [1].
4.2.1. Tcnicas de Amostragem
4.2.1.1. Critrio de Nyquist
O Critrio de Nyquist o conceito bsico para se entender as tcnicas de converso
analgica digital [6, 10]. O Critrio de Nyquist conceitua que supondo um sinal com
largura de banda B Hz, ele deve ser amostrado a uma taxa 2.
s
f B > para que as
informaes do sinal no sejam perdidas.
O teorema pode ser observado se um sinal analgico contnuo no tempo for
observado. Quando amostrado o espectro do sinal repetido continuamente nos
mltiplos inteiros da freqncia de amostragem, considerando 2.
s
f B > . Se o critrio
no for atendido, ocorrer sobreposio de espectros. Podemos verificar o Critrio de
Nyquist pela Figura 4.2.
Sendo a largura da banda de Nyquist definida como o espectro do sinal
compreendido entre o nvel DC e
2
s
f
. Caso existam sinais indesejados acima da
freqncia mxima do sinal estudado em banda bsica, aparecero sinais imagem na
banda de estudo, provocando a interferncia conhecida como alising. Por isso utiliza-se
o filtro anti-alising j mencionado aqui, tornando mnima a interferncia de sinais
28

imagens. O filtro anti-alising um fator limitador do processo de amostragem do sinal,
nos conversores atuais [6, 10].

Figura 4.2 - Critrio de Nyquist
A curva da relao custo x benefcio entre freqncia de corte do filtro anti-alising e
o decaimento de atenuao deve ser analisada, para encontrar uma melhor relao entre
esses parmetros. Como estamos considerando o Critrio de Nyquist vlido, o filtro
apresenta uma variao, at a mxima atenuao, no espao compreendido entre B e
( )
s
f B , o que pode ser relacionado ao intervalo dinmico, conforme observado na
Figura 4.3.

Figura 4.3 - Intervalo dinmico do conversor AD.


29

4.2.1.2. Tcnica de superamostragem do sinal
Usa-se uma freqncia de amostragem maior, logo, a distncia entre os espectros de
freqncia amostrados em Nyquist tambm aumenta, entretanto, o intervalo dinmico
continua constante. Considerando isto, o intervalo de dacaimento da atenuao do filtro
ser maior, sendo assim, o corte do filtro ocorre de forma menos abrupta, at ( . )
s
K f B
[10], conforme a Figura 4.4.
Este mtodo pode ser utilizado caso os conversores possuam uma maior capacidade
de amostragem que a exigida pelo critrio de Nyquist e tambm uma maior capacidade
de processamento. A amostragem feita de forma a se utilizar um maior nmero de
amostras e diminuir a seletividade do filtro [1].

Figura 4.4 - Superamostragem de um sinal.
4.2.1.3. Tcnica de subamostragem do sinal
Este mtodo, tambm conhecido como amostragem passa-banda, pode ser utilizado
apenas se a taxa de amostragem do sinal for de no mnimo duas vezes a largura de
banda do sinal amostrado. Consiste, basicamente, em se utilizar o alias a seu favor, ou
seja, o sinal passa por um filtro passa-banda seletivo e replicado vrias vezes no
domnio da freqncia, repetindo-se nas freqncias mltiplas da freqncia de
amostragem [1].
Para evitar a interferncia de sinais nesta tcnica, por meio da sobreposio no
processo de amostragem, considera-se que a largura de banda do sinal delimitada pela
freqncia mnima e mxima do sinal [10]. Atendendo, desta forma, as seguintes
equaes:

max min
2.( )
s
f f f > (4.1)
30


max min max
2.( ) 2.
s
f f f f (4.2)

max min
2. 2.
1
s
f f
f
k k

(4.3)
(4.4)

max
max min
2
f
k
f f

(4.5)

max min min
f f f (4.6)
No mtodo da subamostragem, os conversores devem operar em altas freqncias,
mas pode ser observado que, no geral, os fabricantes especificam seus produtos para
operarem abaixo da taxa de amostragem mxima, o que pode ser um problema. O
desempenho desses dispositivos degradado quando funcionam em altas freqncias.
Os filtros passa-banda analgicos utilizados para prevenir a distoro do sinal por sinais
esprios so dispositivos tambm limitadores deste mtodo.
Algumas estratgias de amostragem so apresentadas na Tabela 4.1:
Tabela 4.1 - Estratgias de amostragem de um RDS [4]
Arquitetura do
Rdio RX
Sada Analgica Estratgia de
Amostragem
Converso direta I/Q em banda bsica Quadratura em banda
bsica
Super-heterdino I/Q em banda bsica
Sinal FI
Quadratura em banda
bsica
Amostragem da FI sigma-
delta em passa-banda
FI baixa Freqncia FI (1/4 da
freqncia de amostragem)
Amostragem direta

A Tabela 4.1 ilustra a relao entre a arquitetura do receptor e a tcnica de
amostragem, que j foram abordados neste texto.
4.2.2. Arquitetura dos conversores A/D/A
Existem vrias arquiteturas de conversores desenvolvidas e em desenvolvimento.
Todas as estruturas buscam reduzir as limitaes impostas pelos conversores atuais,
visando, sempre aprimorar e melhorar tecnologicamente a resposta do dispositivo.
Sendo assim, buscam aumentar a velocidade de amostragem e suas resolues
31

mantendo a potncia e a tenso baixas. Conhecer as estruturas de maior importncia
para um bom projeto de RDS, para se saber qual arquitetura utilizar em cada caso.
4.2.2.1. Conversores flash
Os conversores flash, tambm conhecidos como conversores paralelos so os
conversores de maior velocidade disponveis hoje no mercado. Sua arquitetura bsica
pode ser observada na Figura 4.5 [4]. Esses conversores basicamente comparam a
tenso de entrada com nveis de tenso distribudos entre a referncia de tenso. Esses
conversores utilizam da lgica combinacional para realizar a converso, pois a sada
descrita de forma binria [4, 12].
O conversor da Figura 4.6 converte o sinal analgico em uma sada binria digital
em um ciclo de clock que possui um perodo de duas fases. Durante a primeira fase, a
entrada analgica amostrada e aplicada a entrada do comparador. Na segunda fase, a
lgica decodificadora determina a sada binria digital e a armazena em um buffer [12].
Uma vantagem de se utilizar o ADC flash est na alta capacidade de realizar a
converso em alta velocidade. Uma desvantagem nesta arquitetura est no fato do
nmero de comparadores crescerem exponencialmente com a preciso desejada na sada
do conversor, quase no existem ADC flash maiores que 10 bits no mercado. Sendo
assim, para arquiteturas que no necessitem de alta resoluo, o ADC flash bastante
utilizado, oferecendo um bom desempenho e a baixo custo [1, 4].
O desempenho do ADC flash depende da habilidade de se amostrar a entrada
diminuindo o jitter aplicado. Existem duas tcnicas utilizadas nos ADC flash para essa
melhor performance. A primeira seria utilizar um circuito amostrar-e-segurar na
entrada, a maior desvantagem de se utilizar este circuito que o tempo de amostragem
neste caso pode no ser pequeno o suficiente. A segunda tcnica seria a de usar
comparadores com clock, que uma maneira interessante de se diminuir o jitter [12].
32


Figura 4.5 - Arquitetura de um ADC flash
4.2.2.2. Conversores sigma-delta
Os conversores sigma-delta so os conversores mais modernos existentes hoje em
dia. Eles so altamente utilizados no campo dos sistemas de comunicao. Sua
arquitetura bsica pode ser observada na Figura 4.6 [1]. Eles possuem um comparador
que diz se o sinal na entrada maior ou menor que o sinal da sada. A sada
incrementada se a entrada for maior que a sada. Se a entrada for menor que a sada, a
sada decrementada [4].
Os moduladores sigma-delta trabalham com uma taxa de amostragem maior que a
taxa de amostragem de Nyquist e fazem com que a densidade espectral de potncia do
rudo de quantizao seja baixa, prxima de zero, em uma faixa estreita de freqncia.
Logo o ADC sigma-delta amostra utilizando a tcnica da superamostragem abordada
aqui neste texto [4, 12].
33


Figura 4.6 - Arquitetura de um ADC Sigma-Delta
As vantagens dos ADC sigma-delta so vrias, mas os fatores chave para um alto
desenvolvimento desta arquitetura est no baixo custo de implementao e na boa
linearidade. Alm disso, essa arquitetura no necessita de alta preciso e de uma grande
gama de componentes analgicos complexos, na verdade o ADC sigma-delta utiliza
apenas comparadores e integradores, o que reduz o custo na implementao [4].
4.2.2.3. Conversores de multi-estgio
Outra arquitetura bastante popular usada para alta velocidade de resposta e alta
resoluo a dos conversores de multi-estgio. Sua arquitetura bsica pode ser
observada na Figura 4.7 [4].

Figura 4.7 - Arquitetura de um ADC multi-estgio
O sinal digitalizado em um estgio e depois novamente convertido em
analgico, depois feita uma subtrao entre o sinal analgico inicial e o convertido. O
resultado da subtrao segue para o prximo estgio e assim sucessivamente. Pode-se
dizer que a idia chave desta arquitetura a escalabilidade, a preciso final pode ser
34

facilmente manipulada incrementando ou decrementando a preciso de bit de cada
estgio [4].
Os ADC multi-estgio so vantajosos, pois podem aumentar a preciso do
conversor, sem aumentar muito o nmero de componentes do circuito e sem aumentar o
atraso, por esses motivos so altamente utilizados em RDS. Se comparados a outras
arquiteturas eles proporcionam um menor gasto de potncia e um menor custo de
implementao [4].
Apesar das vrias vantagens, esta arquitetura possui desvantagem em seu design.
Como mencionado, o conversor DA do primeiro estgio deve ser muito preciso, por ser
referncia para todos os outros estgios do ADC multi-estgio, sendo assim, necessitaria
de uma preciso maior do que a do conversor AD inteiro.
4.2.2.4. Conversores de digital-analgicos
As caractersticas, estticas e dinmicas, dos conversores DA so de grande
importncia para o estudo de seu design [12].
As caractersticas estticas que limitam o ADC so a resoluo, que o nmero de
bits da palavra digital na entrada, o rudo de quantizao, o range dinmico, a razo
sinal-rudo e erros de converso esttica.
As caractersticas dinmicas que limitam o DAC so a velocidade de converso,
que a velocidade de uma palavra digital tornar-s um sinal analgico, esta velocidade
depende do tipo do DAC, como no caso dos ADC. E o erro de ganho.
4.2.3. Rudos e distores nos conversores A/D/A
Em um receptor wireless, rudos e distores podem ser resultantes de vrios
motivos. No RDS, os rudos e distores mais freqentemente encontrados so
atribudos ao rudo trmico, distores de no linearidade diferencial, jitter de abertura,
distores relacionadas saturao, distores harmnicas, rudo de quantizao, entre
outras [4]. A anlise de algumas distores e rudos ser feitas aqui.
4.2.3.1. Rudo de quantizao
O rudo de quantizao refere-se distoro que a prpria quantizao prope, ou
seja, ao erro associado a se representar sinais contnuos em sinais discretos, ou seja, em
se digitalizar o sinal [1, 6]. Em teoria, a quantizao de uma entrada analgica resulta
35

em
N
2 nveis de sada para o range analgico de sada, sendo N o nmero de bits fsicos
que o conversor representa [4].
Para os conversores flash com quantizao linear, a razo sinal rudo de
quantizao (SNR
Q
) dada como observado pela equao 4.7, considerando uma
distribuio gaussiana do sinal, varincia , a proporo de superamostragem OSR, V
pp

a tenso pico-a-pico, logo, o mximo range de amplitude [4].
pp
Q
V
OSR N SNR

log 20 log 10 8 . 10 02 . 6 + + + =
(4.7)
Para os conversores sigma-delta, a anlise do rudo de quantizao feita de maneira
diferente. Para uma modulao de ordem , com rudo senoidal, a razo sinal rudo de
quantizao dada pela equao 4.8 [4].
4 ,
1 2
log 10 log 20 log 10 ) 1 2 ( 8 . 10 02 . 6
2

+
+ + + + + =

OSR
L
V
OSR L N SNR
L
pp
Q

(4.8)


O efeito da quantizao do sinal pode ser modelado, ento, como sendo uma fonte de
rudo sendo seu efeito sobre o sinal indiretamente relacionado a resoluo do conversor
e a taxa de superamostragem do sinal. Sendo assim, o efeito deste rudo sobre o sinal
ser menor se a resoluo do conversor e a taxa da superamostragem do sinal forem
altas.
4.2.3.2. Distoro de saturao
A distoro de saturao como sendo a questo da tenso de entrada do conversor
analgico-digital ser maior do que o range de tenso que ADC suporta [1].
realmente complicado evitar a distoro de saturao, essa saturao pode
significar, entretanto, em um menor SNR o que pode ser til para permitir alguma
distoro, sendo assim, reduzir o ganho o que implica em diminuir o nmero de bits
utilizado, o que conseqentemente afeta o tempo de resposta do ADC, que muito rpido
ou muito lento, afeta a resoluo do ADC [1].

36

4.2.3.3. Rudo trmico
O rudo trmico relaciona-se ao design e ao processo de fabricao do que o
conversor submetido, sendo que est presente nos componentes eletrnicos em geral.
Logo, ele diretamente relacionado movimentao de eltrons no condutor, devido
agitao trmica dos tomos no mesmo [4]. A equao 4.9 a varincia relacionada ao
rudo trmico.

4 (4.9)
Sendo que k a Constante de Boltzmann, 1,38 10

, T a temperatura em
Kelvin e R a resistncia em ohms.
4.2.3.4. Jitter de abertura
O jitter de abertura refere-se incerteza ao momento que a amostragem realizada.
Sendo a freqncia de amostragem

, o perodo de realizao entre duas amostras

, porm deve-se ressaltar a incerteza deste tempo de amostragem [1]. Os termos

jitter de abertura e incerteza de abertura so usados como sinnimos em muitas
literaturas. A taxa de variao do sinal em determinado instante pode acarretar que
mesmo com uma pequena variao no tempo h um grande erro na sada [4], como
ilustrado na Figura 4.8 [4].

Figura 4.8 - Jitter de abertura

37

Considerando agora uma onda senoidal, seu slew rate est no cruzamento do zero.
Neste ponto, o slew rate definido como a primeira derivada da funo seno, sendo
0:
sin2 (4.10)

. 2 cos2 (4.11)
Se t=0, temos:

. 2 (4.12)
Agora, em um esquema de amostragem, o tempo ministra a taxa de amostragem de
um sinal; se o tempo de amostragem possui uma incerteza, logo um erro na tenso de
sada gerado. O erro na tenso (v) pode ser determinado se multiplicarmos o slew rate
(SR) do sinal de entrada pelo jitter de abertura.
(4.13)
Analisando a equao 4.13, se a entrada de freqncia analgica incrementada o
erro associado tambm incrementado na proporo direta do jitter de abertura [4].
4.2.3.5. Distores de no linearidade diferencial
Os nveis de quantizao nunca so perfeitos na prtica, sendo assim, as distores
de no linearidade diferenciais referem-se distribuio no-equitativa desses nveis de
quantizao, dentro de um determinado nvel de tenso. Este erro de quantizao
embutido pode ser observado na Figura 4.9 [4].

Figura 4.9 - No linearidade diferencial
38

Esta distoro bastante significativa e muitas vezes devido alta tecnologia do
processo de fabricao dos dispositivos, este erro o grande fator limitador do
desempenho do ADC. Entretanto, se a distoro de no-linearidade diferencial for de
mbito local, considerando o sinal analgico de entrada grande em relao a esta frao,
este erro em pequena escala no afetar tanto a performance do ADC. Contudo, se o
nvel do sinal aumentar em relao ao sinal analgico de entrada, essas distores
tornam-se significativas [4].
O melhor saber encontrar um meio termo em que a distoro de no linearidade
diferencial no seja muito grande para que o rudo no seja significativo e para reduzir a
sensibilidade do receptor.
4.2.3.6. Conseqncias sobre o ADC
Todos esses rudos e distores apresentados, obviamente tm conseqncias sobre a
resoluo do ADC. Calcula-se o nmero efetivo de bits de resoluo do conversor
(ENOB), conforme a equao 4.14. Para essa abordagem, considera-se apenas o jitter de
abertura, que so o problema mais significativo para os conversores [1].

.
.
(4.14)
Para este caso especfico, a relao sinal rudo (SNR) dada de acordo com a
equao 4.15, sendo que

a freqncia de amostragem do conversor e

a
varincia do jitter de abertura.
log

(4.15)
Pelas equaes 4.14 e 4.15 pode-se observar uma relao logartmica entre o ENOB
e

. Esta relao pode ser observada na Figura 4.10, considerando um jitter de abertura
de 0.5 ps [4].
39


Figura 4.10 - ENOB em um ADC considerando um jitter de abertura de 0.5ps
4.3. O DIGITAL DOWNCONVERTER E O DIGITAL
UPCONVERTER
4.3.1. O digital downconverter (DDC)
O digital downconverter est presente no mdulo de front-end digital e
responsvel por fazer um deslocamento de freqncia do sinal digitalizado, da
freqncia intermediria para a banda-base. utilizado e conjunto com a arquitetura de
um receptor de converso mltipla, mais utilizado para o desenvolvimento do RDS na
atualidade [4].
O sinal sucedido do ADC mixado com duas senides, provenientes de um
oscilador local, na freqncia intermediria e em quadratura, decompondo o sinal em
componentes complexas. Depois o sinal decomposto passa por um filtro digital
decimador, que seleciona a faixa de freqncia de interesse e reduz a taxa de dados que
encaminhado ao processador [15]. Uma arquitetura modelo para um DDC pode ser
observada na Figura 4.11.
As senides so geradas por meio de um dispositivo comandado pelo rdio,
conhecido como numerically controlled oscilator (NCO). Um NCO tem a seguinte
arquitetura: na sua entrada existe um clock e um incremento de fase, a cada clock o
NCO incrementa o acumulador de fase e na sua sada apresenta a fase, seno e cosseno,
40

armazenada no acumulador de fase. O NCO tambm pode ser usado como modulador
de freqncia e fase, se utilizar as portadoras digitais criadas pelo NCO a entrada de
sinais digitais, modulando-as em freqncia ou fase. Poderia ser utilizado um VCO
(oscilador controlador de tenso) [15, 19], porm para o escopo deste trabalho, o NCO
se encaixa melhor.

Figura 4.11 - Arquitetura de modelo para DDC
O NCO interessante, pois pode ser implementado em diversas arquiteturas
distintas, ele depende apenas da memria do dispositivo e da freqncia de sada, como
observamos ele incrementa a fase e depende da faixa de freqncia de sada. Sendo
assim, um NCO pode ser desenvolvido em uma tabela look-up em uma ROM,
utilizando algoritmo CORDIC ou multiplicadores no prprio hardware do sistema [4].
Se desenvolvido em uma tabela look-up em uma ROM a arquitetura pode tanto ser
rpida e sem que a memria seja um fator limitante, no caso de uma grande ROM, em
que os argumentos so armazenados em todos os argumentos possveis ao acumulador
de fase. E pode ser no to veloz, mas que no necessitem de tanta memria do sistema,
como no caso de pequenas ROM, que armazenam os argumentos em apenas 1/8 dos
argumentos possveis, essas so ideais para casos que precisem de freqncias de sada
altas [1, 4]. A arquitetura baseada em multiplicadores no hardware do sistema utiliza-se
de multiplicadores em hardware que calculam o seno e o cosseno necessrio por meio
de uma Srie de Taylor.
41

O algoritmo CORDIC (Cordinate Rotation Digital Computer) um algoritmo
numrico que calcula funes trigonomtricas por meio de rotaes fasoriais, para se
aproximar ao mximo do argumento de entrada. um algoritmo de boa performance, o
que pode substituir o hardware requerido para utilizar multiplicadores ou a grande
memria necessria para tabela look-up em grandes ROM [4].
As senides em quadratura provenientes do NCO so mixadas com o sinal digital
do ADC, por meio de multiplicadores digitais. O sinal resultante contm sinais esprios,
sendo assim o mesmo deve passar por um filtro digital de resposta finita a um impulso
(FIR), muitas vezes os filtros so evitados devido caracterstica no-linear que
algumas vezes distorce o sinal. O FIR deve ter uma caracterstica de passa-baixo
visando eliminar o espectro do sinal resultante da mixagem do sinal [1, 4].
O sinal, agora em banda base pode ser decimado, respeitando sempre o critrio de
Nyquist para evitar o alias [6]. Aps a decimao as componentes complexas do sinal
em banda base podem ser encaminhadas ao prximo mdulo, de processamento.
4.3.2. O digital upconverter (DUC)
O digital upconverter tem uma funo anloga ao DDC, entretanto no sentido
contrrio. Ou seja, a resposta do processador digital, em banda base deve sofrer um
deslocamento de freqncia para a freqncia intermediria, de modo a facilitar a
converso digital analgica do sinal.
O DUC recebe as componentes complexas do sinal processado pelo dispositivo de
processamento. Ele interpola os pontos para obter uma maior quantidade de amostras,
faz a mixagem com duas senides em quadratura geradas pelo NCO. Alm disso,
subtrai as componentes complexas entre si para obter um sinal real. Ento o sinal passa
pelo DAC para depois seguir analgico para o front-end RF e depois ser transmitido.
Uma arquitetura modelo para um DUC pode ser observada na Figura 4.12.
42


Figura 4.12 - Arquitetura de modelo para DUC
4.4. SOFTWARE COMMUNICATIONS ARCHITECTURE (SCA)
Conforme descrito neste trabalho, enorme a variedade de arquiteturas disponveis
de hardware e software para o desenvolvimento de um RDS isso reflete no problema de
aplicaes muito especficas sendo desenvolvidas para determinadas plataformas. Essa
especificidade gera um problema de adaptabilidade entre plataformas, ou seja,
dispositivos desenvolvidos para uma arquitetura especfica no podem ser aproveitados
em outras situaes [1].
Visando minimizar este problema nos sistemas militares de rdio dos EUA, o JTRS
(Joit Tactical Radio System) do exrcito norte americano criou o SCA. Que uma
arquitetura aberta de software que possibilita o gerenciamento e interconexo de
recursos de software em um ambiente computacional [1]. O SCA estabelece certos
padres para o desenvolvimento do RDS, especificando todos os mdulos que possam
estar envolvidos na construo do dispositivo, como interface area, desenvolvimento
de software de processamento.
O SCA adotou o middleware CORBA (Commom Object Request Broker
Architecture), que garante independncia entre hardware e software [1]. O middleware
CORBA automatiza vrias funes de programao da rede como registro de objeto,
localizao e ativao [4].
O SCA ainda no adotada por todas as plataformas RDS desenvolvidas,
entretanto o RDS frum vem adotando essa arquitetura como padro, para diminuir os
problemas j especificados [9].
43

O SCA viabiliza a interoperabilidade entre os dispositivos j existentes no mercado
e os que ainda sero desenvolvidos. Como o rdio definido por software busca
interoperabilidade, alm de outros fatores j abordados aqui, seria sensato adotar a
arquitetura SCA para proporcionar este objetivo.
Alm do SCA existem outras arquiteturas que foram desenvolvidas a partir desta.
Logo, conhecer o SCA j seria suficientemente interessante dentro do escopo deste
trabalho. Uma arquitetura usual em que o SCA foi usado de base para seu
desenvolvimento seria o SWRadio, que um projeto para construir uma plataforma
comercial internacional.
4.5. PROCESSADORES DE SINAIS
A Lei de Moore prev que a capacidade de integrao nos chips de computador,
mantm uma regra de aumento. As evolues dos chips trouxeram incontveis
benefcios para a sociedade atual, tais como o prprio computador, dispositivos de
comunicao mais sofisticados [4, 10]. A evoluo dos processadores digitais est
intimamente ligada com essa relao.
Os dispositivos de processamento, assim como os conversores A/D/A so os
maiores limitadores de um sistema RDS. Logo a escolha de qual hardware ser utilizado
de suma importncia no desenvolvimento de um RDS. Nessa escolha deve ser levada
em considerao alm dos recursos disponveis em cada dispositivo, a finalidade de
cada rdio. Fatores como tempo de reconfigurao, capacidade de processamento,
consumo de potencia, custo, programabilidade devem ser levadas em considerao na
hora de se escolher o dispositivo [1].
Existem vrias opes de dispositivos de processamento em RDS, entretanto, as
mais usuais nas comunicaes mveis e que sero abordadas neste trabalho so os
processadores digitais de sinais (DSP), os conjuntos de portas lgicas programveis em
campo (FPGA) e os circuitos integrados de aplicaes especficas (ASIC). Sendo que
cada dispositivo apresenta vantagens e desvantagens que sero abordadas nas sub-
sees seguintes [10].
interessante observar que para cada situao especfica de projeto um dispositivo
de processamento encaixar-se- melhor, visando flexibilidade e desempenho de cada
44

dispositivo. Tambm no se pode desconsiderar a possibilidade da utilizao de
sistemas hbridos, que utiliza vantagens de dois ou mais processadores [1].
Os processadores de uso geral seriam uma alternativa de menor custo, maior
capacidade de processamento e maior programabilidade. Entretanto, tratando-se de
processamento digital de sinais, os processadores ficam aqum das alternativas j
mencionadas aqui, principalmente devido ao fato de no possuir instruo otimizada
para o processamento requerido. Ao se tentar otimizar com processadores que possuem
o clock mais elevado, o problema passa a ser o alto consumo de energia. Porm, por ser
uma alternativa razovel, muitas plataformas RDS utilizam-se do PC para fazer o
processamento digital de sinais, restringindo a portabilidade do sistema [1].
4.5.1. DSP
Os DSPs so basicamente microprocessadores com caractersticas peculiares
atualmente, so bastante populares. Eles podem ser programados e foram projetados
para processar o sinal digital em tempo real, superando a velocidade de
microprocessadores comuns. Sendo assim, como conseqncia de seu objetivo, os DSPs
possuem uma arquitetura especfica e executam instrues de forma a realizar operaes
matriciais complicadas, como convolues, FFT [4].
A programao de um DSP pode ser baseada em linguagens de alto nvel como C
ou C++ ou baseadas em linguagens de nvel mais baixo, como o Assembly, no
necessitando de um alto conhecimento em cdigos Assembly, pois muitos DSPs
possuem seu prprio cdigo e ferramentas de desenvolvimento oferecidas pelo
fabricante. Os compiladores esto mais prximos do que a dinmica de mercado
necessita [4, 10]. Algumas interfaces utilizadas nos DSPs so o Code Composer Studio,
da Texas Instruments, o Analog Devices CROSSCORE, da AD e o CodeWarrior, da
Motorola [10].
A maior diferena entre operaes e instrues em um DSP depende da
complexidade da instruo e a compatibilidade com o dispositivo. Ou seja, um
dispositivo DSP em particular deve ser capaz de executar mais de uma operao por
instruo [4].
Vrias otimizaes podem ser realizadas nos DSPs normalmente visando trs
valores maiores, a capacidade de controle (adicionar maior recurso de memria e
45

processamento, em aplicaes que requerem um maior controle das interfaces fsicas
para o usurio); o consumo de energia (dispositivos portteis que consomem menos
energia, aumentando a portabilidade do sistema); e o range de performance (melhorar o
trade-off custo e performance dependendo das especificaes de processamento do
projeto do sistema) [4].
Sendo assim, o DSP tem alta reconfigurabilidade, pois para executar trabalhos
diferentes, bastaria fazer um upload do novo programa na memria do dispositivo. A
reconfigurao d-se, ento, em software. Conseqentemente, o hardware de um DSP
no pode ser otimizado pelo projetista para realizar funes diversas [1, 4].
Para compensar o fato dos DSPs terem funes especficas e sua otimizao no ser
simples seus componentes so bastante baratos, se compararmos com outros
dispositivos de processamento. Esse baixo custo ocorre pela alta popularidade dos DSPs
em diversas aplicaes na indstria de eletrnicos e telecomunicaes. Essa
popularidade proporciona uma vantagem econmica que por muitas vezes responsvel
pela alta utilizao dos DSPs no RDS [1].
4.5.2. FPGA
O FPGA um dispositivo lgico programvel (PLD). Consiste basicamente em um
chip configurvel em software, muito potente e que programa circuitos digitais, tais
como processadores, interfaces, controladores, decodificadores [20]. Trata-se de um
arranjo de mdulos iguais de circuitos pequenos, composto por portas lgicas
programveis e flip-flops, ou seja, blocos lgicos configurveis. As conexes entre
mdulos so realizadas por meio de um protocolo simples [20, 21]. A funo destes
dispositivos configurveis pode ser redefinida durante todo o tempo de operao do
dispositivo. [4].
Cada bloco lgico configurvel deve formar uma pequena tabela look-up de sadas
reprogramveis com os valores recebidos na entrada, para poder, assim, implementar as
funes lgicas especficas. Como as funes so normalmente seqenciais, h a
necessidade de um dispositivo de memria, para armazenar os estados, como um flip-
flop, e uma entrada de sincronizao, o clock [4, 20].
O FPGA formado por um conjunto desses blocos lgicos configurveis. Sendo
que se unindo vrios desses blocos, circuitos lgicos complexos podem ser construdos,
46

tais como filtros digitais, mquinas de estados. A disposio dos elementos em forma de
matriz, com os pinos de entrada e sada conectados a chaves programveis, conectando
os blocos, permite a reconfigurabilidade do sistema, pois a disposio dos blocos pode
ser alterada e tambm a construo de circuitos cada vez mais complexos. Muitas vezes
alguns elementos de hardware auxiliares so adicionados ao FPGA de modo a melhorar
seu desempenho [4, 20, 21].
A reconfigurabilidade em hardware, obtida por meio da arquitetura do dispositivo,
um grande atrativo do FPGA para aplicaes como a do RDS. Pois em diversas
situaes seria interessante realizar uma parte do processamento em hardware, devido
ao melhor desempenho, sem perder a flexibilidade do sistema [4].
Existem trs aspectos principais que definem a arquitetura de um FPGA, que esto
intimamente ligados ao desempenho do FPGA:
Tipo de tecnologia de programao utilizada;
Arquitetura dos blocos lgicos;
Estrutura da arquitetura de roteamento.
As linguagens utilizadas para a programao dos FPGAs so as linguagens de
programao em hardware, tornando o dispositivo mais complexo de se programar de
forma eficiente, como o VHDL [10]. As linguagens de programao em hardware
permitem que o circuito seja descrito de maneira fsica ou comportamental, a
programao de cada bloco especfico no importante [20]. O programa executado
por um programa sintetizador que gera uma netlist a partir do cdigo desenvolvido. A
netlist um arquivo binrio que carregado ao FPGA, programando os blocos e as
portas lgicas programveis [20, 21].
4.5.3. ASIC
O ASIC possui a grande vantagem de ser o dispositivo de processamento mais
veloz. Porm, seu maior empecilho no uso do sistema RDS a falta de flexibilidade e
reconfigurabilidade, pois executam tarefas fixas, obrigando o dispositivo a ter diferentes
chips para cada tarefa a ser executada. Outra vantagem o custo, pois a falta de
flexibilidade implica em dispositivos semelhantes, o que facilita a produo em alta
escala. Claro que muitas vezes adicionado hardware ao sistema, sob o custo de
encarec-lo, de modo a buscar reconfigurabilidade funcional ao rdio [1, 10].
47

O ASIC normalmente utilizado em conjunto com dispositivos de processamento
programvel, devido ao seu alto desempenho. Pode ser utilizado tanto em conjunto com
o DSP quanto com o FPGA, dentro da abordagem deste trabalho. Com o seu alto
desempenho, o ASIC pode exercer algumas funes crticas de processamento no RDS.
E esta plataforma de conjunto com outros dispositivos pode ser uma opo mais
econmica do que o custo de projeto e desenvolvimento do DSP ou do FPGA para
aplicaes de processamento que o ASIC j executa [2].
4.5.4. Anlise comparativa entre DSP, FPGA e ASIC
A comparao entre os dispositivos abordados neste trabalho d-se prioritariamente
relacionando-se reconfigurabilidade e desempenho. A Tabela 4.2 mostra uma
comparao sintetizada dos dispositivos [22].
Tabela 4.2 - Comparao entre DSP, FPGA e ASIC
Caracterstica DSP FPGA ASIC
Freqncia de operao (MHz) 100 - 600 100 300 >1000
Consumo de energia Muito alta Alto Moderado
Execuo paralela Serial Mxima (flexvel) Mxima
Complexidade do projeto Programas complexos Muito alta Muito alta
Tamanho Moderado Muito grande Grande
Evoluo Alta Alta Sem
Customizao Muito fcil Fcil Difcil
Verificao do projeto Moderada Moderada Muito difcil
Ferramentas para projeto Bom Muito bom Bom
A partir da Tabela 4.2 e das caractersticas abordadas nas subsees anteriores,
algumas anlises comparativas podem ser realizadas.
O ASIC no apresenta a flexibilidade necessria ao projeto do RDS. Possui uma
alta freqncia de operao, o calor dissipado no chip alto o que acarreta em um
aquecimento dispensvel ao sistema. Outro fator negativo tamanho do dispositivo,
pois para obter a portabilidade almejada pelos sistemas, a tendncia a de
processadores cada vez menores. A falta de evolues do ASIC tambm impossibilitaria
a utilizao do ASIC como processador de sinal no RDS que exige reconfigurabilidade.
Entretanto, o uso paralelo a outros processadores de sinal bastante usual e customiza o
preo do projeto e desenvolvimento do RDS [22].
48

Os DSPs possuem o melhor tempo de reprogramao, sendo assim, bastante
flexvel, de fcil customizao, o que desejvel para o processador de sinal no RDS.
Entretanto, essa maior flexibilidade est intimamente ligada ao baixo desempenho, se
comparado a outros dispositivos de processamento de sinal [22].
Os FPGAs seriam um meio termo entre os ASICs e os DSPs. O tempo de
reconfigurao maior que o do DSP, entretanto com o hardware configurvel, o que
no sistema RDS bastante interessante. Seu desempenho situa-se em ser maior que o do
DSP e menor que o do ASIC [22].
A Figura 4.13 ilustra a comparao dos dispositivos de processamento de sinal,
DSP, FPGA e ASIC, abordando o desempenho e a flexibilidade dos dispositivos.

Figura 4.13- Anlise comparativa entre DSP, FPGA e ASIC
4.5.5. Relao de projeto entre hardware e software
Atualmente interessante possuir sistemas de comunicao embarcados, ou seja,
sistemas menores inseridos em sistemas maiores. Quando tratamos de sistemas
embarcados, normalmente os dispositivos disponveis no tm memria disponvel nem
49

grande capacidade de processamento. Sendo assim interessante buscar um ponto
timo no projeto de distribuio de tarefas entre hardware e software, minimizando
esses problemas [23].
Os processos realizados em hardware possuem melhor performance se comparados
aos processos em software, entretanto, para se obter este alto desempenho, agrega-se
hardware ao sistema, aumentando o custo e perdendo flexibilidade. Como nas maiorias
dos impasses dos dispositivos, o grande problema apontar um ponto timo entre os
projetos de hardware e software que resolva o trade-off entre desempenho e custo. Ou
seja, manter o alto desempenho dos processos em hardware, porm agregando
flexibilidade pelas implementaes em software [23].
Em um sistema RDS essa idia no diferente. Porm aumentando o uso do
hardware, ou seja, as funes mais crticas do processamento de sinais em software
serem desenvolvidas em hardware. Logo, a idia seria buscar um equilbrio com o
desempenho mais interessante em uma determinada arquitetura entre blocos de
processamento de sinal para hardware e software.





50


5 CONCLUSO
O rdio definido por software um ramo de pesquisa extremamente amplo e que
est em constante mudana e desenvolvimento, sendo assim, seria impossvel abordar
todos os tpicos relativos a esta tecnologia. Essa no era a idia do trabalho. O escopo
do trabalho era mostrar e analisar os mdulos da arquitetura de um rdio definido por
software de maneira didtica, de modo que pessoas leigas no assunto conseguissem
aprender e entender pelo menos o bsico de uma tecnologia to ampla e to usual nos
dias atuais.
Primeiramente o RDS foi conceituado. Como foi abordado, no existe um conceito
formado para a tecnologia, portanto, vrios autores foram citados e analisados. Dentro
deste mesmo captulo uma amostra geral da arquitetura de um RDS real foi abordada.
Seguindo esta arquitetura do transceptor real do RDS este trabalho foi redigido. Logo
houve uma diviso j nos mdulos de rdio freqncia e de processamento digital.
Nos mdulos de rdio freqncia, foi feito um estudo sobre as antenas utilizadas em
RDS, conforme abordado no trabalho, apenas as antenas inteligentes, mais usuais nos
sistemas de comunicao baseados em RDS foram estudadas. Quanto s antenas
inteligentes foi de maior importncia fazer uma anlise conceitual sobre esse tipo
peculiar de antena que dinmica e se adapta bem s necessidades do rdio
reconfigurvel sem excluir a necessidade da abordagem dos algoritmos de chegada
(DOA) que estimam a direo de chegada do sinal, o que no caso das antenas de
estrema importncia. Alm disso, dentro deste mdulo ainda foi feito um estudo sobre o
front-end RF que ainda importante na utilizao do RDS devido s limitaes
tecnolgicas existentes.
Nos mdulos de processamento digital, dois grandes mdulos foram estudados os
conversores A/D/A e os dispositivos de processamento digital. Os grandes limitadores
da tecnologia RDS. J que eles so limitadores devido a seus dispositivos e tecnologia
que fica aqum do que se espera que um RDS possa realizar e ao mesmo tempo o rdio
totalmente ligado a esses dispositivos. Pois sem os conversores o processamento do
sinal ou a transmisso do sinal no seria possvel. E sem os processadores, toda a idia
51

do RDS seria limitada e no existiria. Claro que como descrito na dissertao existam
maneiras utilizadas atualmente que visam melhorar os trade-offs provenientes deste
retrocesso tecnolgico. Como anlise de custo, performance e desempenho dos
dispositivos.
Conclusivamente, este trabalho dentro do escopo proposto por ele, proporcionou
uma anlise e uma abordagem dos principais dispositivos existentes hoje nos sistemas
RDS.
O RDS uma rea enorme de pesquisa e estudos. Depois do estudo dessa
tecnologia, alguns paradigmas na rea de comunicaes digitais foram quebrados, como
no caso do desenvolvimento de reas recentes como a telefonia mvel com as geraes
futuras, propiciando tanto uma maior integrao entre usurio e rede. O surgimento
dessa tecnologia est ligado ao incio do estudo dos circuitos integrados.
Sendo assim, a rea de comunicaes digitais est intrinsecamente ligada ao RDS e
ao seu desenvolvimento tecnolgico. Claro ento que inmeros trabalhos futuros
poderiam ser abordados, considerando este fato. As tecnologias emergentes de
comunicaes mveis, TV Digital, VoIP, todas elas podem utilizar o RDS como forma
de integr-los ou seja, convergi-los e entreg-los em apenas um dispositivo ao usurio.






52


REFERNCIAS BIBLIOGRFICAS
[1] ISOMKI, P.; AVESSTAH, N. An Overview of Software Defined Radio
Technologies. 2004. Disponvel online em:
http://www.tucs.fi/publications/attachment.php?fname=TR652.pdf. Acessado em
01/08/2007.
[2] KENINGTON, P. B. RF and Baseband Techniques for Software Defined Radio.
Artech House, 2005.
[3] MITOLA, J. Software Radio Architecture. Wiley, 2000.
[4] TUTTLEBEE, W. Software Defined Radio: Enabling Technologies. Wiley, 2002.
[5] LIMA, A. G. M. Rdio Definido por Software: o prximo salto no mundo das
telecomunicaes e computao. Revista Digital Online, V. 2, Outubro 2003.
Disponvel online em: http://www.revdigonline.com. Acessado em 07/09/2007.
[6] LATHI, B. P. Modern Digital and Analog Communication Systems. Oxford
University Press, 1998.
[7] RAPPAPORT, T.S; LIBERTI, J. C. Smart Antennas for Wireless
Communications. Prentice Hall, 1999.
[8] GODARA, L. C. Smart Antennas. CRC Press, 2004.
[9] SDR FORUM. http://www.sdrforum.org. Acessado em 04/12/2007.
[10] LIMA, A. G. M. Reconfigurabilidade em um Sistema de Comunicao Mvel
Baseado na Arquitetura de um Rdio Definido por Software. Tese de Doutorado
em Engenharia Eltrica, Publicao PPGENE.DM 006/2006, Departamento de
Engenharia Eltrica, Universidade de Braslia, Braslia, DF, 179p.
[11] TUTTLEBEE, W. Software Defined Radio Origins, Drivers and International
Perspective. Wiley, 2002.
[12] ALLEN, P. E.; HOLBERG, D. R. CMOS Analog Circuit Design. Oxford
University Press, 2002.
[13] PAQUELET, S.; MOY, C.; AUBERT, L. Rf front-end considerations for SDR
ultra-wideband communications systems. RF Design Magazine Wireless
Communication and Radio Frequency Circuit Design for RF Engineers, V. 1, July
2004.
[14] TUTTLEBEE, W. Software Defined Radio Architectures, Systems and
Functions. Wiley, 2002.
53

[15] SJSTROM, U.; CARLSSON, M., HRLIN, M. Design and implementation of a
digital downconverter chip. The European Association for Signal and Image
Processing, 1996.
[16] SALCIC, Z.; MECKLENBRAUKER, C.F. Software Radio: Architectural
Requirements, Research and Development Challenges, IEEE, 2002. Acessado em
20/11/2007.
[17] PEREIRA, J. Reconfigurable Radio: the envolving perspectives of different
players, IEEE, 2001. Acessado em 20/11/2007.
[18] SOUZA, M. N. Antenas Multibanda para Rdio Definido por Software:
Possibilidades e limitaes. Revista Digital Online, V. 3, agosto 2004. Disponvel
online em: http://www.revdigonline.com. Acessado em 07/09/2007.
[19] RUDRA, A. FPGA based applications for software radio. RF Design Magazine
Signal Processing, V. 1, May 2004.
[20] ZELENOVSKY, R.; MENDONA, A. Eletrnica Digital. MZ Editora, 2004.
[21] WAKERLY, J. F. Digital Design Principals and Practices. Prentice Hall, 2000.
[22] HARUYAMA, S. Software Defined Radio Technologies. Kluwer Academic
Publishers, July 2000.
[23] JERRAYA, A. A. Long term trends for embedded system design. Digital System
Design, 2004. DSD 2004. Euromicro Symposium on, V.1, 2004.
[24] LEE, T. H., The Design of CMOS Radio Frequency integrated circuits.
Cambridge University Press, 1998.