Flip-Flops y Circuitos Secuenciales.

Introduccin El Latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos estados (biestable). Bsicamente los latches son similares a los Flip-Flops, ya que son dispositivos de dos estados que pueden permanecer en cualquiera de sus dos estados gracias a su capacidad de realimentacin, lo que consiste en conectar cada una de sus salidas a la entrada opuesta. El smbolo lgico es:

Latch S-R con entrada activa alto. Un ejemplo de aplicacin de un Latch S R consiste en la eliminacin del rebote producido por los contactos de un interruptor mecnico. Cuando el polo de un interruptor choca con el contacto de cierre del interruptor vibra o rebota varias veces hasta que, finalmente, se consigue un contacto firme. Aunque stos rebotes son mnimos, producen unos picos de tensin que pueden ser inadmisibles en un sistema digital. Se puede utilizar un Latch S R para eliminar los efectos de los rebotes del interruptor, como se muestra en la figura.

El interruptor se encuentra normalmente en la posicin 1, manteniendo la entrada R a nivel BAJO y el Latch en estado RESET. Cuando el interruptor pasa a la posicin 2, R pasa a nivel ALTO debido a la resistencia de pull-up conectada a Vcc y S pasa a nivel BAJO cuando se produce el primer contacto. Aunque S permanece a nivel BAJO durante un breve espacio de tiempo antes de que el interruptor rebote, este tiempo es suficiente para activar (SET) el Latch. Cualquier otro pico de tensin aplicado posteriormente a la entrada S , debido al rebote del interruptor, no va a afectar al Latch, y ste permanecer en el estado SET. Tngase en cuenta que la salida Q del Latch proporciona una transicin limpia del nivel BAJO al nivel ALTO, por lo que se eliminan los picos de tensin causados por el rebote

de los contactos. De forma similar, se produce una transicin limpia de nivel ALTO a nivel BAJO cuando el interruptor vuelve a la posicin 1. El circuito integrado 74LS279 es un cudruple Latch S R . Los Flip-Flops son dispositivos sncronos de dos estados. En este caso el trmino sncrono significa que la salida cambia de estado nicamente en un instante especfico de una entrada de disparo denominada reloj (CLK), la cual recibe el nombre de entrada de control, C. Esto significa que los cambios de salida se producen sincronizadamente con el reloj. Un Flip-Flop disparado por flanco cambia de estado con el flanco positivo (flanco de subida) o con el flanco negativo (flanco de bajada) del pulso de reloj y es sensible a sus entradas slo en esta transicin del reloj. Un posible smbolo lgico es:

Flip-Flop S-R disparado por flanco positivo Las entradas S y R de un Flip-Flop S-R se denominan entradas sncronas, dado que los datos en estas entradas se transfieren a las salidas del Flip-Flop slo con el flanco de disparo del pulso de reloj. Una de las aplicaciones de un Flip-Flop es la divisin (reduccin) de frecuencia de una seal peridica. Cuando se aplica un tren de pulsos a la entrada de reloj de un Flip-Flop J-K conectado en modo de conmutacin (J = K = 1), la salida Q es una seal cuadrada que tiene una frecuencia igual a la mitad de la frecuencia de la seal de reloj. Por lo tanto se puede utilizar un nico Flip-Flop como un divisor por 2. Se pueden conseguir divisiones sucesivas de frecuencia de reloj conectando la salida de un Flip-Flop a la entrada de reloj de un segundo Flip-Flop.

Si se conectan varios Flip-Flops de esta manera, se puede conseguir una divisin de frecuencias de 2n, donde n es el nmero de Flip-Flops. Otra de las aplicaciones importantes de los Flip-Flops son los Contadores Digitales. Funcionamiento del Contador Asncrono Un contador Asncrono es aquel en el que los Flip-Flops del contador no cambian de estado exactamente al mismo tiempo, dado que no comparten el mismo pulso de reloj. La figura representa un contador de 2 bits conectado para que funcione en modo Asncrono. Obsrvese que el reloj (CLK) est conectado nicamente a la entrada de reloj (C) del primer Flip-Flop, FF0. El segundo Flip-Flop, FF1 se dispara mediante la salida Q 0 de FF0. FF0 cambia de estado durante el flanco positivo de cada impulso de reloj, pero FF1 slo cambia cuando es disparado por una transicin positiva de la salida Q 0 de FF0. Debido al retardo de propagacin debido al paso de las seales por un FlipFlop, las transiciones de los pulsos de entrada de reloj y la salida Q 0 de FF0 no pueden ocurrir nunca al mismo tiempo. Por lo tanto las dos Flip-Flops nunca se disparan en forma simultanea.

El funcionamiento del contador asncrono puede describirse mediante un diagrama temporal, como el que se muestra en la figura.

El flanco positivo de CLK1 (pulso 1) hace que la salida Q0 de FF0 pase a nivel ALTO, como se muestra en la figura. Al mismo tiempo, la salida Q 0 pasa a nivel BAJO, pero

esto no afecta a FF1, ya que tiene que ser una transicin positiva la que lo dispare. Luego Q0 = 1 y Q1 = 1. El flanco positivo de CLK2 hace que Q0 pase a nivel BAJO. La salida Q 0 se pone a nivel ALTO y dispara FF1, haciendo que Q1 pase a un nivel alto. Luego Q0 = 0 y Q1 = 1. El flanco positivo de CLK3 hace que Q0 pase a nivel ALTO de nuevo. La salida Q 0 se pone a nivel BAJO y no afecta el estado de FF1.Por lo tanto, luego de CLK3, Q0 = 1, Q1 = 1. El flanco positivo de CLK4 hace que Q0 pase a nivel BAJO, mientras que Q 0 se pone a nivel ALTO y dispara FF1, haciendo que Q1 pase a nivel BAJO. Luego de CLK4, Q0 = 0, Q1 = 0. El contador ahora ha vuelto a su estado original (los dos Flip-Flops se encuentran en RESET). El contador de 2 bits dispone de cuatro estados diferentes, como cabra esperar de dos Flip-Flops (22 = 4). Adems, si Q0 representa el bit menos significativo (LSB) y Q1
Pulso de reloj Inicialmente 1 2 3 4 (nuevo ciclo) Q1 0 0 1 1 0 Q0 0 1 0 1 0

representa el bit ms significativo (MSB) la secuencia de los estados del contador representa una secuencia de nmeros binarios, como se muestra en la tabla.