Vous êtes sur la page 1sur 10

Les composants lectroniques

de commutation
Chapitre IV
LE TRANSISTOR MOSFET
Sommaire
1

PRINCIPE.................................................................................................................................................. 40
1.1 PRINCIPE DE FONCTIONNEMENT .............................................................................................................. 41
1.2 COMPOSANTS PARASITES DU MOSFET................................................................................................... 42
1.2.1
Les capacits parasites.................................................................................................................. 42
1.2.2
La diode parasite........................................................................................................................... 44
1.3 AVANTAGES INCONVENIENTS D'UN MOSFET......................................................................................... 45
1.4 COMPARATIF ........................................................................................................................................... 45

COMMUTATION SUR CHARGE RESISTIVE ................................................................................... 46


2.1
2.2

COMMUTATION A LA FERMETURE ............................................................................................................ 46


COMMUTATION A L'OUVERTURE.............................................................................................................. 47

Chapitre IV : Le transistor MOS FET

Les composants lectroniques de


commutation
Chapitre IV
LE TRANSISTOR MOSFET
1 Principe
Le transistor MOS-FET est un transistor effet de champ (FET=Field Effect Transitor). Il est construit partir d'un technologie Mtal Oxyde et Semiconducteur (MOS). Ce transistor est parcouru
par un courant unipolaire (porteurs d'une seule polarit) par opposition au transistor jonction qui
est bipolaire (deux types de porteurs n et p).
Plusieurs types de MOS de "base" existent :
le MOS canal P enrichissement,
le MOS canal n enrichissement,
le MOS canal n appauvrissement ou dpltion.
Une coupe schmatique de ce dernier est donne ci-dessous.
Oxyde
Al

Mtal

++++++++++++

A
n

D
A

---------------+++++++++++++++

Substrat p (silicium)

Figure 1 : Coupe schmatique d'un MOSFET

ID

Z o ne satu re

Sa caractristique statique et son symbole sont ports sur la Figure 2.


V D S = V g s-V g sth

Z o ne lina ire

V g s4
V g s3
V g s2
V g s1

V BR

V g sth< V

Z o ne d e cu t-o ff
V DS

Cours de commutation

version du 28/10/04 07:10


Page 40

Didier Magnon

Chapitre IV : Le transistor MOS FET

Figure 2 : Caractristique statique et symbole d'un MOS canal N enrichissement


Remarque : La flche indique le sens passant de la jonction Substrat-drain.
Un MOS conduit si sa tension Vgs est suprieure Vgsth (tension de seuil, threshold en anglais).
Sur la caractristique de la Figure 2 on peut voir l'existence d'une zone o le MOS travaille en mode
satur et une zone o il travaille en mode linaire. La limite entre ces deux zones est une courbe
dont l'quation est : VDS = Vgs-Vgsth.
Si le MOS est polaris en inverse, seuls les courants de fuite circulent.
On peut remarquer que dans la zone linaire, le courant n'est pas tout fait constant pour une tension Vgs donne. Le courant ID crot lgrement quand la tension VDS augmente. Par consquent, le
MOS ne constitue pas une source de courant parfaite, il prsente une rsistance de sortie finie.
Si on prolonge les courbes de la caractristique statique du ct des tensions ngatives, on se rend
compte qu'elles coupent, en thorie, l'axe des abscisses en un seul point -0. Ce point est appel
tension d'EARLY. Cette valeur est toujours approximative et est obtenue en moyennant l'ensemble
des rsultats trouvs pour plusieurs droites.
1.1

PRINCIPE DE FONCTIONNEMENT

La plaquette de silicium est dope p au tirage, c'est le substrat. La source et le drain sont diffuss
avec des impurets n. La grille est en aluminium, elle est dpose sur l'oxyde (SiO2) entre drain et
source. La face arrire de la plaquette est, elle aussi, mtallise, elle doit tre relie au ple ngatif
de l'alimentation tout comme la source. Pour les composants discrets, les constructeurs effectuent en
interne la liaison face arrire source. Dans les circuits intgrs, on utilise le substrat, sur une entre
diffrentielle par exemple, pour quilibrer les MOS grce un potentiel variable.
Soit le montage suivant :

Charge

VDD
Rg
Vgs

Figure 3 : Montage de base utilisant un MOSFET canal n


Si Vgs est nulle ou ngative, aucun courant ne circule entre drain et source, car toutes les jonctions
pn sont polarises en inverse.
En appliquant une tension Vgs positive, on cre un champ lectrique la surface du substrat situ
entre drain et source qui repousse les trous ou lacunes (positifs) du substrat et attire les lectrons
(porteurs minoritaires). Si Vgs est suprieure une tension de seuil VT ou Vth (threshold voltage), Il
y a une inversion de polarit qui cre une zone mince ou canal dop N qui met en relation, tra-

Cours de commutation

version du 28/10/04 07:10


Page 41

Didier Magnon

Chapitre IV : Le transistor MOS FET

vers une rsistance RDson, le drain et la source. Un courant ID prend naissance, il augmente jusqu'
IDsat dpendant de Vgs pour une tension VDsat.
La rsistance RDSon est fonction de l'paisseur du canal, ou dit autrement RDSon dpend de la tension
Vgs. La caractristique statique (valable pour de faible variation) de cette rsistance de canal peut
tre reprsente de faon simplifie par le schma suivant :
RDS

RDSon

Vgsth

Vgs

Figure 4 : Caractristique statique simplifie de RDSon


1.2

COMPOSANTS PARASITES DU MOSFET

Tous les composants possdent des composants parasites, mais en gnral on les prend en compte
que pour des cas bien particuliers. Pour les composants grille isole, les effets de certains composants parasites sont visibles quelle que soit l'application, Nous allons donc les dfinir.
La figure suivante montre le MOSFET et ses composants parasites.
D
Cgd
Cds

G
Cgs

MOS
S

Figure 5 : Le MOSFET et ses composants parasites


Nous avons donc une capacit parasite aux bornes de chaque jonction, plus une diode en antiparallle sur la jonction drain source.
1.2.1 Les capacits parasites
Les capacits sont trs peu influences par la temprature et la frquence. Par contre, les capacits
grille drain (Cgd) et drain source (Cds) ont une valeur qui dpend de la tension leurs bornes, alors
que la capacit grille source (Cgs) peut tre considre comme constante.

Cours de commutation

version du 28/10/04 07:10


Page 42

Didier Magnon

Chapitre IV : Le transistor MOS FET

Les deux premires peuvent tre reprsentes par l'quation de variation des capacits de diffusion1,
soit :
Cv0
C=
(1 + V / B ) n
O
C v 0 est la valeur de la capacit zro volts,
B est le potentiel de jonction,
V est la tension aux bornes de la capacit (V > B / 2 ).
B et n, dpendent du semi-conducteur; pour le silicium respectivement 0,7V et 0,52.
Une simulation de l'quation ci-dessus pour Cgd est donne Figure 6.
4500

4000

3500

Capacit (pF)

3000

2500

2000

1500

1000

500

0
0

10

15

20

25

30

Tension (V)

Figure 6 : Variation de la capacit Cgd en fonction de la tension applique ses bornes (MOS Philips PHP6N60).
La grosse difficult rside dans la mesure des valeurs C v 0 . Cela tant, cette mesure est ncessaire
pour de bonne simulation, mme si les constructeurs fournissent plusieurs donnes comme :
la capacit d'entre CISS, mesure entre grille et source, en court-circuitant le drain et la
source,
CISS = Cgs + Cgd,

la capacit de sortie COSS, mesure entre drain et source, en court-circuitant la grille et la


source,
COSS = Cds + Cgd

la capacit de transfert inverse CRSS, mesure entre drain et grille, avec la source non
connecte,
CRSS = Cgd

F.-F. Protiwa, O. Apeldoorn, N. Groos : New IGBT model for PSPICE , EPE 1993
Randall L. Geiger, Phillip E. Allen, Nol R. Strader : VLSI Design Techniques For Analog And Digital Circuits ,
Mc Graw-Hill International Editions, p 161,162.
2

Cours de commutation

version du 28/10/04 07:10


Page 43

Didier Magnon

Chapitre IV : Le transistor MOS FET

On peut donc en dduire :


Cgs = CISS CRSS
Cds = COSS - CRSS
1.2.1.1 Principe de mesure des capacits
Pour mesurer de telles capacits, il faut utiliser des analyseurs d'impdance ou pont d'impdance de
prcision. Ces appareils utilisent une mesure Kelvin dite mesure des quatre points.
Gnralement, les appareils ont soit une amplitude de tension leve (exemple de 200 +200V
pour le HP4275A) et un pas de variation, qui dpend d'une source extrieure, assez grand, soit l'inverse (exemple de 40 + 40 V pour le HP4294A).
Le montage est alors du type suivant :

Figure 7 : Principe de mesure de la capacit Cgs pour une valeur de VDS donne
Remarques :
La pin GUARD est un potentiel de rfrence.
La capacit Cp filtre le signal sinusodal provenant de l'analyseur vis--vis de la tension continue
DC.
Le composant ci-dessus est une combinaison MOS-bipolaire (MBS), mais le principe de mesure
reste le mme.
1.2.2 La diode parasite
La diode parasite va stocker une quantit de charge non ngligeable (Cf. cours et TD sur la diode).
Par consquent, elle va notablement ralentir la commutation du MOS. Pire encore, si la pente de
tension dVDS/dt est leve (>qq kV/s) pendant la phase de blocage de la diode, il peut y avoir une
destruction du composant.
On cherche donc liminer ce composant. Aujourd'hui, la plupart des constructeurs ont intgr une
diode en parallle beaucoup plus performante que la parasite et qui permet le passage de courant
pour les charges inductives dans les montages en pont.

Cours de commutation

version du 28/10/04 07:10


Page 44

Didier Magnon

Chapitre IV : Le transistor MOS FET

1.3 AVANTAGES INCONVENIENTS D'UN MOSFET


La tableau ci-dessous donne quelques avantages et inconvnients d'un MOSFET.
Avantages

Inconvnients
RDSon trs grande
Trs sensible la contamination lors de la
fabrication
Impdance d'entre leve >100M due la Trs sensible aux Dcharges ElectroStatiques
structure MOS, donc grand en I trs lev (ESD), ne jamais laisser la grille en l'air. Mettre une zener entre grille et source.
(peu de consommation en entre)
Facile fabriquer car peu d'oprations
Petite surface de silicium
RDSon relativement leve
Il est symtrique
Tension de seuil importante (2,5 4V ou 0,8 2V)
DMOS et VMOS, frquences de commuta- MOS, pas trs rapide
tion leve (de l'ordre du GHz)
On peut ajouter cela :

Le circuit de commande trs simple,

Le MOS supporte trs bien la mise en parallle sans dispositif particulier grce son
coefficient de temprature positif. Il s'auto rgule, si la temprature augmente, ID diminue et donc la temprature dcrot, etc

On ralise donc des MOS de puissance en mettant en parallle de nombreux petits MOS. Les
SIPMOS de siemens sont les interfaces entre les circuits intgrs LSI (1mA, 5V) et les charges qui
ncessitent de la puissance.
Cela permet galement d'obtenir l'image du courant ID total en slectionnant que quelques cellules
MOS. Ces transistors sont appels SENSFET (International Rectifier) et sont trs utiliss avec les
drivers qui incluent un contrle du courant (Linear technology).
1.4

COMPARATIF

Entre bipolaire et VMOS


Impdance d'entre ()
Amplification en puissance
ton (ns)
toff (ns)
Rsistance srie ()
Entre plusieurs SIPMOS
SIPMOS
BUZ 10
VDS (V)
50
ID (A)
12 30
ton (ns)
40
toff (ns)
100
0,03 0,1
RDSon ()
Cours de commutation

Bipolaire
103 105
100 200
50 500
500 2000
0,3
BUZ 20
100
8 20
30
95
0,06 0,2

BUZ 30
200
4,5 11
100
200
0,2 0,75

version du 28/10/04 07:10


Page 45

VMOS
109 1011
105 106
4
4
3
BUZ 40
500
1,7 7,7
150
550
0,6 4,5

BUZ 50
1000
2 4,2
200
600
2 3,5
Didier Magnon

Chapitre IV : Le transistor MOS FET

2 Commutation sur charge rsistive


Soit le montage suivant :
R2
10
R1

V4

M2

330

48V

IRF530

V2

e(t)

0.0001

La commande e(t) est un crneau tension suffisamment long


pour que du point de vue de la commutation on puisse le
considrer comme un chelon.
La valeur de E est prise suprieure Vth de telle sorte que
RDSon soit le plus faible possible.

Figure 8 : Montage utilis pour l'tude du MOSFET et tension de commande e(t)


2.1

COMMUTATION A LA FERMETURE

Les tensions et les courants pour la commutation la fermeture et l'ouverture sont respectivement
reprsents sur la Figure 9 et la Figure 10.
1

30mA

10V

Vgs

20mA

5V

10mA

Igs

>>
0V
0s
1

0A

IG(M2)

0.2us
2
V(M2:g)

0.4us

0.6us

0.8us

1.0us

1.2us

1.4us

1.6us

1.0us

1.2us

1.4us

1.6us

Time
I
D

150mA

V
D
S

60V

IDS
100mA
40V

50mA

20V
0A

-50mA

VDS
>>
0V
0s
1

ID(M2)

0.2us
2
V(M2:d)

0.4us

0.6us

0.8us
Time

Figure 9 : Tension et courant la commutation la fermeture du MOSFET


Cours de commutation

version du 28/10/04 07:10


Page 46

Didier Magnon

Chapitre IV : Le transistor MOS FET

Phase 1
A t=0, l'chelon de tension est appliqu sur la grille. Cgs se charge, mais comme vgs est infrieure
VT, iD et vDS sont pratiquement constants donc Cgd et Cds aussi. Le transistor est toujours bloqu.
Phase 2
Maintenant un courant iD existe, la tension drain grille diminue, donc Cgd augmente. Cette capacit
dv
dv
se charge grce un courant d'appel iCgd = C gd Cgd ( Cgd est suppos constant) qui s'oppose la
dt
dt
charge de la capacit Cgs en absorbant la majorit du courant fourni par la commande. Ce qui
donne le plateau prsent sur la tension de grille du composant.
Cette contre raction entre tensions de collecteur et de grille est connue sous le nom d'effet Miller.
On dit par extension que Cgd est une capacit Miller.
Phase 3
La charge de Cgd est presque termine et vgd est pratiquement constante car vDS devient infrieure
la tension de pincement et donc le transistor entre dans sa phase de saturation. Cgs continue se
charger jusqu' la tension E en accumulant des charges en excs.
2.2
1

10V

COMMUTATION A L'OUVERTURE
2

0A

-10mA

Igs

e(t)

5V

-20mA

Vgs
>>
-30mA
0s
1

0V

0.2us
0.4us
V(V2:+)
V(M2:g) 2

0.6us
IG(M2)

0.8us

1.0us

1.2us

1.4us

1.6us

1.8us

2.0us

Time
1

60V

40V

150mA

100mA

20V

VDS

50mA

IDS
0V

>>
0A
0s
1

0.2us
V(M2:d) 2

0.4us
ID(M2)

0.6us

0.8us

1.0us

1.2us

1.4us

1.6us

1.8us

2.0us

Time

Figure 10 : Tension et courant la commutation l'ouverture du MOSFET


Cours de commutation

version du 28/10/04 07:10


Page 47

Didier Magnon

Chapitre IV : Le transistor MOS FET

Pour la commutation l'ouverture on trouve les mmes phases qu' la fermeture mais en sens inverse.
Phase 4
La capacit Cgs vacue les charges accumules en excs.
Phase 5
A vgs= VT, RDSon augmente, Cgd augmente et fournit un courant Cgs qui provoque le plateau de
vgs. ID et vDS varient.
Phase 6
Quand vDS atteint la tension d'alimentation Cgd ne fournit plus de charge et on observe une dcroissance de vgs qui correspond la dcharge de Cds. RDS est gale RDSoff, donc plus de courant iD.
Remarque :
Cette commutation un aspect qui est valable quelle que soit la charges. Cependant quand le transistor est mont dans une cellule de commutation avec une charge inductive et sa diode de roue libre les courbes diffrent quelque peu. En effet, la monte en courant se fait entre VT et un plateau
vgs1, ensuite on a le plateau Miller et seulement la dcroissance de vDS pendant cette phase. Idem
l'ouverture d'abord la monte de la tension puis ensuite la dcroissance du courant.
Note :
Il existe des transistors qui ont t conus pour tre directement commands par des signaux logiques TTL (0,+5V). On les nomme L2FET (Logic Level gate FET).

Cours de commutation

version du 28/10/04 07:10


Page 48

Didier Magnon