LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES

2014
BIESTABLES
I. INTRODUCCIN
En el presente laboratorio, se desarrollara el anlisis funcional de los biestables
asncronos (Latchs) y Sncronos (Flip Flops); los cuales representan los
dispositivos fundamentales para el diseo de reistros, !ontadores, "a#uinas de
estados, memorias y todo circuito secuencial$
II. OBJETIVOS
%$ &'(E)*+&S ,E-E./LES
*mplementar los circuitos biestables asncronos (Latch) y sincronos (Flip Flop),
utili0ando puertas l1icas$
La visuali0aci1n del funcionamiento de cada una de los biestables (Latchs y
Flip Flops$) utili0ando leds en las salidas$
*mplementar circuitos bsicos con biestables$
/d#uirir destre0a para el monta2e y cableado de circuitos diitales en el
prothoboard$
3ue el estudiante aprenda utili0ar los principios bsicos para el anlisis de
circuitos diitales secuenciales mediante simuladores y #ue tena la
capacidad de reali0ar la detecci1n de fallos, correirlos y comprobar su buen
funcionamiento$
4$ &'(E)*+&S ES5E!*F*!&S
5ara cada funci1n l1ica implementar con circuitos interados de tecnoloa
))L (Serie 67)$ 'uscar las referencias correspondientes en los manuales
adecuados$
Se implementar como entradas l1icas 8*5S9*)!:s y como salidas l1icas
LE8s$ (+er en el marco te1rico del presente documento sus circuitos
el;ctricos)$
*mplementar cada circuito en prothoboard, anali0ar su funcionamiento y lueo
construya las tablas de verdad de los circuitos$
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
III. III, RESUMEN
!omo primer paso para el desarrollo del presente laboratorio se debe consultar
los manuales correspondientes para cada ob2etivo$ Lueo se debe anali0ar los
circuitos en forma te1rica y lueo simularlos con al<n soft=are especiali0ado y
depurar los errores$ 5or ultimo se implementa el circuito con los circuitos
interados reali0ando con2untamente pruebas individuales de su funcionamiento
y al terminar dicho proceso se procede a hacer las pruebas y desarrollar las
tablas de estados o construir los diaramas de tiempo$
IV. MARCO TEORICO
1. ENTRADAS Y SALIDAS LOGICAS
El 8ip s=itch es un arrelo de interruptores interados en una cpsula como se
muestra a continuaci1n 2unto con su smbolo el;ctrico$
Figura N
Las entradas l1icas manuales de un sistema diital se implementa por lo
eneral con un dips=itch y confiurado por una red PULL UP o PULL DOWN
como se muestra en la siuiente fiura$
Figura N
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
Las salidas de estos circuitos son las (*-) entradas de las compuertas (los pines
del interado) y como tambi;n se puede observar en la fiura anterior la salida
del interado (&>)) es la entrada del circuito LE8$
V. INFORME PREVIO
1. D!"ri#ir $ "%&"'(% ) Bi!(a#$ A!i&"r%&%, a&a$i" !u *u&"i%&a+i&(% ,
+&"i%& $%! (i'%! ) $a("-!.
8ecimos #ue un biestable es asncrono cuando cambia de estado, evoluciona a
otro estado sin la seal de relo2, por lo eneral estos biestables son llamados
latches$ El latch (cerro2o) es un tipo de dispositivo de almacenamiento temporal
de dos estados #ue se suele arupar en una cateora diferente a la de los flip?
flops$ 'sicamente, los latches son similares a los flip?flops, ya #ue ambos son
tambi;n dispositivos #ue permanecen en su estado racias a su capacidad de
realimentaci1n$$ Entre los tipos de latches #ue e@isten tenemos el .?S; el 8 y el
(?A con entrada de habilitaci1n$
.. D!"ri#ir $ "%&"'(% ) Bi!(a#$ !/&"r%&%, a&a$i" !u *u&"i%&a+i&(% ,
)!"ri#a $%! (i'%! ) *$i'0*$%'! "%&1&"i%&a$!.
Los flip?flops son dispositivos sncronos de dos estados, tambi;n conocidos
como multivibradores biestables$ En este caso, el t;rmino sncrono sinifica #ue
la salida cambia de estado <nicamente en un instante especfico de una entrada
de disparo denominada relo2 (!LA), la cual recibe el nombre de entrada de
control$ Esto sinifica #ue los cambios en la salida se producen sncronamente
con la seal de relo2$
Entre los tipos de flip?flops convencionales son el B.?S; el (?A y el 8C$
D$ D $%! +a&ua$! (2"&i"%! %#(&r $%! IC TTL , CMOS3 4u ra$i5a& $a
*u&"i6& ) $a("- , *$i'0*$%'!, a&a$i" !u (a#$a ) 1r)a) , *u&"i%&a+i&(%$
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
Figura N
))L !"&S
Flip?flop Latch Flip?flop Latch
(?A 676E (?A 7F46
S?. 6746G S?.
8 6767 8 67D6H 8 7F%D
Fu&"i%&a+i&(%
Bi!(a#$ RS 7S(0R!(8 a!/&"r%&%
S1lo posee las entradas . y S$ Se compone internamente de dos puertas l1icas
-/-8 o -&., se<n se muestra en la siuiente fiuraI
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
Figura N
Bi!(a#$ RS 7S( R!(8 !/&"r%&%
Figura N Cir"ui(% Bi!(a#$ RS !/&"r%&% a8 , !4u+a &%r+a$i5a)% #8.
/dems de las entradas . y S, posee una entrada ! de sincronismo cuya misi1n
es la de permitir o no el cambio de estado del biestable$ En la siuiente fiura se
muestra un e2emplo de un biestable sncrono a partir de una asncrona, 2unto con
su es#uema normali0adoI
Su tabla de verdad es la siuienteI
)abla de verdad biestable .S
C R S 9 7NOR8
F J J #
% F F #
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
% F % %
% % F F
% % % -$ 8$
JKindiferente
Bi!(a#$ D 7D$a,8
Figura N S/+#%$%! &%r+a$i5a)%!: Bi!(a#$! D a8 a"(i1% '%r &i1$ a$(% , #8
a"(i1% '%r *$a&"% ) !u#i)a.
8ispositivo de almacenamiento temporal de dos estados (alto y ba2o), cuya salida
ad#uiere el valor de la entrada 8 cuando se activa la entrada de sincronismo, !$
En funci1n del modo de activaci1n de dicha entrada de sincronismo, e@isten dos
tipos de biestables 8I
/ctivo por nivel (alto o ba2o), tambi;n denominado reistro o cerro2o (latch
en inl;s)$
/ctivo por flanco (de subida o de ba2ada)$
La ecuaci1n caracterstica del biestable 8 #ue describe su comportamiento esI
y su tabla de verdadI
D 9 9!igui&(
F J ;
% J 1
JKindiferente
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
Esta bscula puede verse como una primitiva lnea de retardo o una retenci1n de
orden cero (zero order hold en inl;s), ya #ue los datos #ue se introducen, se
obtienen en la salida un ciclo de relo2 despu;s$ Esta caracterstica es aprovechada
para sinteti0ar funciones de procesamiento diital de seales (8S5 en inl;s)
mediante la transformada en 0$
Bi!(a#$ T 7T%gg$8
Figura N S/+#%$% &%r+a$i5a)%: Bi!(a#$ T a"(i1% '%r *$a&"% ) !u#i)a.
8ispositivo de almacenamiento temporal de dos estados (alto y ba2o)$ El biestable
) cambia de estado (LtoleL en inl;s) cada ve0 #ue la entrada de sincronismo o
de relo2 se dispara$ Si la entrada ) est a nivel ba2o, el biestable retiene el nivel
previo$ 5uede obtenerse al unir las entradas de control de un biestable (A, uni1n
#ue se corresponde a la entrada )$
La ecuaci1n caracterstica del biestable ) #ue describe su comportamiento esI
y la tabla de verdadI
T 9 9!igui&(
F F ;
F % 1
% F 1
% % ;
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
Bi!(a#$ J< 7Ju+' <'8
D!"ri'"i6&
Figura N Cr%&%gra+a ) $a #=!"u$a J0<.
8ispositivo de almacenamiento temporal de dos estados (alto y ba2o), cuyas
entradas principales, ( y A, a las #ue debe el nombre, permiten al ser activadasI
(I El rabado (set en inl;s), puesta a % 1 nivel alto de la salida$
AI El borrado (reset en inl;s), puesta a F 1 nivel ba2o de la salida$
Si no se activa ninuna de las entradas, el biestable permanece en el estado #ue
posea tras la <ltima operaci1n de borrado o rabado$ / diferencia del biestable
.S, en el caso de activarse ambas entradas a la ve0, la salida ad#uirir el estado
contrario al #ue tena$
La ecuaci1n caracterstica del biestable (A #ue describe su comportamiento esI
M su tabla de verdad esI
J < 9 9!igui&(
F F F ;
F F % 1
F % J ;
% F J 1
% % F 1
% % % ;
JKno importa
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
>na forma ms compacta de la tabla de verdad es (9 representa el estado
siuiente de la salida en el pr1@imo flanco de relo2 y 4 el estado actual)I
J < 9
F F 4
F % ;
% F 1
% %
El biestable se denomina as por (acN Ailby, el inventor de los circuitos interados
en %GHO, por lo cual se le concedi1 el 5remio -obel en fsica de 4FFF$
Bi!(a#$ J0< a"(i1% '%r *$a&"%
Figura N S/+#%$%! &%r+a$i5a)%!: Bi!(a#$! J< a"(i1% a8 '%r *$a&"% )
!u#i)a , #8 '%r *$a&"% ) #a>a)a.
(unto con las entradas ( y A e@iste una entrada ! de sincronismo o de relo2 cuya
misi1n es la de permitir el cambio de estado del biestable cuando se produce un
flanco de subida o de ba2ada, se<n sea su diseo$ Su denominaci1n en inl;s es
J-K Flip-Flop Edge-riggered$ 8e acuerdo con la tabla de verdad, cuando las
entradas ( y A estn a nivel l1ico %, a cada flanco activo en la entrada de relo2, la
salida del biestable cambia de estado$ / este modo de funcionamiento se le
denomina modo de basculaci1n (toggle en inl;s)$
'iestable (A "aestro?Esclavo
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
Figura N S/+#%$%! &%r+a$i5a)%!: Bi!(a#$ J< Ma!(r%0E!"$a1% a8 a"(i1%
'%r &i1$ a$(% , #8 a"(i1% '%r &i1$ #a>%.
/un#ue a<n puede encontrarse en alunos e#uipos, este tipo de biestable,
denominado en inl;s J-K Flip-Flop !aster-"lave, ha #uedado obsoleto ya #ue ha
sido reempla0ado por el tipo anterior$
Su funcionamiento es similar al (A activo por flancoI en el nivel alto (o ba2o) se
toman los valores de las entradas ( y A y en el flanco de ba2ada (o de subida) se
refle2a en la salida$
&tra forma de e@presar la tabla de verdad del biestable (A es mediante la
denominada tabla de e@citaci1nI
# 3 ( A
F F F J
F % % J
% F J %
% % J F


?. Cua$ ! $a )i*r&"ia 'ri&"i'a$ &(r u& La("- , $ F$i' F$%'.
La diferencia principal entre un Latch y un flip flop est en el modo en #ue
cambian de estado$ "ientras #ue un latch es activado por un nivel l1ico para
cambiar de estado, un flip?flop lo hace en un instante especfico del relo2$
@. A&a$i" $ *u&"i%&a+i&(% )$ F$i'0F$%' Ma!(r%0E!"$a1%3 i&1!(igar !u!
1&(a>a!.
FLIP0FLOP MAESTRO0ESCLAVO
>n flip flop maestro?esclavo se construye con dos FF, uno sirve de maestro y otro
de esclavo$ 8urante la subida del pulso de relo2 se habilita el maestro y se
deshabilita el esclavo$ La informaci1n de entrada es transmitida hacia el FF
maestro$ !uando el pulso ba2a nuevamente a cero se deshabilita el maestro lo
cual evita #ue lo afecten las entradas e@ternas y se habilita el esclavo$ Entonces el
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
esclavo pasa al el mismo estado del maestro$ El comportamiento del flip?flop
maestro?esclavo #ue acaba de describirse hace #ue los cambios de estado
coincidan con la transici1n del flanco neativo del pulso$
Figura N
E$ *$i'0*$%' SR +a!(r%0!"$a1%
Los flip?flops maestro?esclavo (master?slave) han sido ampliamente utili0ados
hasta la aparici1n de los disparados por flanco, #ue poco a poco los van
sustituyendo$ La ra01n fundamental es #ue funcionan de forma id;ntica y los
disparados por flanco necesitan menos puertas l1icas$
La construcci1n de un flip?flop maestro?esclavo S. se reali0a a partir de dos
cerro2os S. con entrada de habilitaci1n conectados en cascada, de forma #ue la
seal de relo2 entra al cerro2o maestro y la seal de relo2 complementada entra al
esclavo$ La fiura 4$DH muestra el monta2e y tambi;n el smbolo l1ico asociado$
S1lo el cerro2o maestro est habilitado cuando el relo2 es %$ 8urante todo ese
intervalo de tiempo, sus salidas irn acorde con sus entradas$ Si se produce una
variaci1n, la salida actuar en consecuencia$ !uando llea el flanco neativo de
relo2, se habilita el cerro2o esclavo (y se deshabilita el maestro), #ue toma la salida
del maestro (#ue ya no pueden variar por#ue se encuentra deshabilitado)$ 5or
tanto, en un tiempo iual al tiempo de propaaci1n del cerro2o esclavo, 2ustamente
despu;s del flanco neativo de relo2, la salida del cerro2o esclavo act<a en
consecuencia$
E$ *$i'0*$%' J< +a!(r%0!"$a1%
!onstruiremos un flip?flop (A a partir de un S. (esta ve0 en su versi1n maestro?
esclavo), realimentando las salidas hacia la entrada tal y como se muestra en la
fiura, #ue tambi;n muestra el smbolo l1ico asociado$
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
Figura N M%&(a> )$ *$i'0*$%' J< +a!(r%0!"$a1% , !/+#%$% $6gi"%.
Figura N Cr%&%gra+a )$ *$i'0*$%' J< +a!(r%0!"$a1%.
Ta#$a: )abla de verdad del flip?flop (A maestro?esclavo$
( A !LA
F F
F % F %
% F % F
% %
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
A. D!"ri#ir $a! "ara"(r/!(i"a! ) )i!'ar% ) F$i' F$%'! '%r 'u$!% , '%r *$a&"%.
Los flip flop disparado por flanco cambian de estado con el flanco positivo (flanco
de subida) o con el flanco neativo (flanco de ba2ada) del impulso de relo2 y es
sensible a sus entradas solo en esta transici1n de relo2$
Los flip flop disparados por pulsos cambian de estado en su salida <nicamente con
las entradas preset (5.E) y clear (!L.) independientemente de la entrada de
relo2, poniendo a set el flip flop cuando est en preset y a reset cuando est en
clear
B. U(i$i5a&)% F$i' F$%r J0<, )!arr%$$ar $%! "ir"ui(%! 'ara "%&1r(ir a:
a) Flip Flop .?S$
b) Flip Flop 8$
c) Flip Flop )$
5rimero recordemos la tabla de verdad del (?AI
( A !LA
F F P
F % P F %
% F P % F
% % P
( N 3nQ%
Q%
F F F F
F F % %
F % F F
F % % F
% F F %
% F % %
% % F %
% % % F
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
)abla de transici1n de estados
( A
F F F J
F % % J
% F J %
% % J F
)abla de verdad del flip?flop .?S
S . !LA
F F P
F % P F %
% F P % F
% % P J J
S . ( A
F F F F F J
F F % % J F
F % F F F J
F % % F J %
% F F % % J
% F % % J F
% % F J J %
% % % J J F
>sando Aarnauh tomando como variable(S, ., 3n) para las salidas ( M N
; !on estas relaciones adaptamos el flip?flop .?S partiendo de
un flip?flop (?A$
A-%ra 'ara (ra&!*%r+ar ) >0C a )
1r% .0 Ta#$a ) 1r)a) )$ *$i'*$%' D

D CL< 9&D1
; P ; 1
1 P 1 ;
LABORATORIO DE SISTEMAS DIGITALES: BIESTABLES
2014
/hora relacionamos el comportamiento de de los flip?flop 7), >0C8
D 9& 9&D1 J <
; ; ; ; E
; 1 ; E 1
1 ; 1 1 E
1 1 1 E ;
:aciendo un Aarnauh para relacionar ambos flip?flopI
A-%ra 'ara (ra&!*%r+ar ) J0< a T
%ero$? tabla de verdad del flip?flop )I
T CL< 9&D1
; P 9&
1 P 9&
/hora relacionamos el comportamiento de de los flip?flop (), (?A)
T 9& 9&D1 J <
; ; ; ; E
; 1 1 E ;
1 ; 1 1 E
1 1 ; E 1
:aciendo un Aarnauh para relacionar ambos flip?flopI