ESCUELA POLITECNICA

NACIONAL
LABORATORIO DE SISTEMAS DIGITALES
Informe N 6
Tema: OPERACIONES ARITMTICAS BINARIAS

Realizado por: Chaguaro Dario
Lpez !a"hi#g$o#
Grupo: Mi%r&ole"' ()*(+'
,e&ha de Realiza&i#: -../*((*-0

,e&ha de Re&upera&i#: -../*(-*(-

1. OBJETIVO:
Familiarizar al estudiante con la utilizacin y funcionamiento de circuitos lgicos
combinacionales que realizan operaciones aritmticas binarias.
2. CUESTIONARIO:
2.1 Consulte el funcionamiento bsico ! ca"acte"#sticas $ene"ales %e los ci"cuitos
inte$"a%os: &'1(2) &'2(2) &'((2) &'2*1) &'+('. In%i,ue en "esumen las a-licaciones
%e %ic.os ci"cuitos inte$"a%os.
MC54/74F!"
#oo$%a&ead carry generators. 'eneralmente es usado con los 74F!( 74F)! o
"*F+ unidad aritmtica lgica de 4%bit para proporcionar alta ,elocidad por
encima de las longitudes de m-s de cuatro bits.
.roporciona un carry adelantado al otro lado de un 'rupo de Cuatro /#0s
Multini,eles de adelanto al Funcionamiento de la alta ,elocidad de la 0nidad
/ritmtica por encima de las largas longitudes de los n1meros ingresados.
TAB/A 0E 1UNCI2N
2345/6/7 7/#86/7
Cn
0
G
0
P
1
G
1
P
2
G
2
P
3
G
3
P
x + n
C
y + n
C
z + n
C
G P
9 : : #
# : 9 #
9 # 9 :
: 9 # :
9 9 9 : : #
9 : : : 9 #
# : 9 : 9 #
9 9 9 # 9 :
9 # 9 9 # :
: 9 # 9 # :
9 9 9 9 9 : : #
9 9 9 : : : 9 #
9 : : : 9 : 9 #
# : 9 : 9 : 9 #
9 9 9 9 9 # 9 :
9 9 9 # 9 9 # :
9 # 9 9 # 9 # :
: 9 # 9 # 9 # :
9 9 9 9 9 : : :
9 9 9 : : : 9 :
9 : : : 9 : 9 :
: : 9 : 9 : 9 :
9 9 9 9 9 # 9 #
9 9 9 # 9 9 # #
9 # 9 9 # 9 # #
# 9 # 9 # 9 # #
: 9 9 9 :
9 : 9 9 :
9 9 : 9 :
9 9 9 : :
# # # # #
# ; 3i,el de <a=o >olta=e
9 ; 3o importa
: ; 3i,el del /lto >olta=e
0ESCRI3CI2N 1UNCIONA/
#os F!" aceptan a cuatro pares de se?ales carry propagadores acti,o </@A
B.+%.)C y Carry 'eneradores B'+%')C y un carry de entrada acti,o /#4A BCnC
y proporciona anticipado acti,o%alto carry BCn D E( Cn D y( Cn D zC por cuatro
grupos de sumadoras binarias. #os F!" tambin tienen Carry .ropagadores
acti,o </@A B.C y Carry 'enerador B'C de salida que puede usarse para los
ni,eles eEtensos de adelanto. #as ecuaciones lgicas proporcionadas a las salidas
sonF
Cn D E ; '+ D .+Cn
Cn D y ; ' D .'+ D ..+Cn
Cn D z ; '" D ."' D .".'+ D ."..+Cn
' ; ') D .)'" D .)."' D .).".'+
. ; 0 P 1 P 2 P 3 P
4ambin( los F!" pueden usarse con /#0s binarios de entradas de modo acti,o
</@A o acti,o%/#4A.
CARACTER4STICAS
CaracterGsticas 6C encima del 5ango de 4emperatura que opera
CaracterGsticas /C
&'2*1
CARACTER4STICAS
2s un integrado de "%bit por 4%bit .aralelos MultipleEers <inarios. 2stos son
usados para aplicaciones de multiplicaciones en paralelo. 2stos &acen la
multiplicacin binaria en la forma complemento dos( dos bits a un tiempo. #as
entradas M son para los bits multiplicadores y las entradas < son para los bits
multiplicandos. #as salidas H representan los productos parciales. #as salidas
representan los productos parciales en la forma complemento uno generado
como el resultado de la multiplicacin. 7u aplicacin es multiplicar dos
n1meros.
>A#4/@2F
>oltage >ccF
MinF 4.75 >
M-E.F 5."5 >
CA5582342F
7alida en altoF %4++ u/.
7alida en ba=oF ! m/
4iempo de retardoF menor a + ns
4iempo de instalacinF menor a 5 y 7 ns
5ango de temperatura de operacinF +Ic J 7+Ic.
TAB/A 0E 1UNCI2N
2.2 Consulte el funcionamiento bsico ! las ca"acte"#sticas $ene"ales %el
ci"cuito inte$"a%o: &'+(5. In%i,ue en "esumen las a-licaciones %e %ic.o ci"cuito
inte$"a%o.
CARACTER4STICAS:
Cu-druple 7umador / 5estador. 2ste circuito integrado contiene cuatro
independientes sumadores / restador con relo= borrador com1n. Cada uno de
estos salidas BKC son refle=adas respecti,amente de las entradas / y <
controladas por el control 7//. Cuando 7// es /#4A la funcin K es / menos
<. Cuando 7// es </@A la funcin K es / mas <.
VOLTAJE:
>oltage >ccF
MinF 4.75 >
M-E.F 5."5 >
CA5582342F
7alida en altoF %4++ u/.
7alida en ba=oF ! m/.
Frecuencia del relo=F + J )+ M:z
4iempo de retardoF ) ns
4iempo de instalacinF + ns
5ango de temperatura de operacinF +Ic J 7+Ic.
3ARA6ETER TEST CON0ITIONS SN5'/S+(5 SN&'/S+(5 UNIT
6IN T738 6A9 6IN T738 6A9
V:I 2 2; V
VI/ <.& <.( V
VI= VCC>6IN. II?1(mA ?1.5 ?1.5 V
VO: VCC>6IN. VI:>2V 2.5 +.5 2.& +.5 V
VI/>VI/ma@ IO:>?'<< AA
VO/ VCC>6IN. VI:>2V IO/>'mA
VI/>VI/ma@ IO/>'mA
<.25
<.'
<.25 <.'
<.+5 <.5
V
II VCC>6A9 V1>&V <.1 <.1 mA
I:I VCC>6A9 V1>2.&V 2< 2< AA
II/ VCC>6A9 V1><.'V ?<.' ?<.' mA
IOS VCC>6A9 ?2<
?1<<
?2< ?1<< mA
ICC VCC>6A9 '( &5 '( &5 mA

TAB/A 0E 1UNCION
72#2C426
F03C48A3
8M.047 6/4/ 83 C/55L F#8.%F#A. MA04.04
/F425 N C#5 7// / < C#O <2FA52 N /F425
N
Clear # # 9 9 9 # # #
# : 9 9 9 : : #
/dd : # # # N # # #
: # # # N : # :
: # # : N # # :
: # # : N : : #
: # : # N # # :
: # : # N : : #
: # : : N # : #
: # : : N : : :
7ubtract : : # # N # # :
: : # # N : : #
: : # : N # # #
: : # : N : # :
: : : # N # : #
: : : # N : : :
: : : : N # # :
: : : : N : : #
2.+ UtiliBan%o el CI &'/S1(1) %iseCe ! es,uematice un ci"cuito %i$ital ,ue
me%iante seCales %e cont"ol) -e"mita "ealiBa" las o-e"aciones lD$icas NAN0 !
NOR
2.' Consulte el funcionamiento ! la int"o%ucciDn a la -"o$"amaciDn %e los
A""e$lo lD$icos 3"o$"amables o 3/A E3"o$"ammable /o$ic A""a!F. En base a
esto) %ibuGe un 3/A %e %os Ha"iables %e ent"a%a -a"a t"es funciones 11) 12) 1+.
.5A'5/M/<#2 #A'8C /55/L7 B.#/PsC.
. 2structura b-sica de un .#/.
0n .#/ es un bloque funcional que se utiliza para implementar multifunciones
booleanas. 2Eiste una gran relacin entre su estructura interna y el con=unto de
funciones que realiza...
". 6escripcin de su estructura.
0n .#/ est- constituido b-sicamente por dos submatrices o planos denominados
plano /36 y A5( respecti,amente. /mbos planos est-n separados entre sG por una
peque?a zona di,isoria denominada zona de coneEin. 4anto el plano /36 como el
plano A5 disponen( a su ,ez( de dos zonas eEternas denominadas buffers o
separadores de entrada y de salida. #as se?ales de entrada del .#/ B C
llegan a los buffers de entrada del plano /36 y producen las se?ales in,ertidas B
C. /mbos tipos de se?ales B C penetran ,erticalmente en el plano
/36 y generan los trminos producto pi. 2stos 1ltimos discurren &orizontalmente
por ambos planos( atra,esando pre,iamente la zona de coneEin( y producen
finalmente las salidas del .#/ mediante la realizacin de sumas lgicas entre los
trminos productos anteriores.
/dem-s de las zonas mencionadas( eEisten otras dos regiones especiales. 0na de
ellas est- situada a la izquierda del plano /36 y la otra en la parte superior del
plano A5. 2stas regiones est-n constituidas por transistores del Qpull%upQ( que
act1an como resistencia de carga( a tra,s de los cuales se alimentan las lGneas de los
trminos producto y las lGneas de salida del .#/ respecti,amente. 2n la siguiente
ilustracin se muestra un esquema global de su estructuraF
#a realizacin fGsica de un .#/ se lle,a a cabo mediante la coneEin de cada una de
las celdas que pertenecen a las regiones anteriores Bbuffers de entrada( plano /36(
transistores de pull%up del plano /36( coneEin /36%A5( plano A5( transistores
de pull%up del plano A5 y buffers de salidaC. 6e todas estas celdas( slo las de los
planos /36 y A5 est-n relacionadas con las funciones lgicas que definen el
circuito. 2l resto &ace referencia a otros factores eEternos a=enos a la lgica
propiamente dic&a. 2n algunos casos( estos factores &an de ser tenidos en cuenta si
se quiere &acer una estimacin realista del -rea final ocupada por el .#/. 2sto
ocurre( por e=emplo( cuando se aplican tcnicas de optimizacin en las que se
modifica el n1mero de entradas y/o salidas Btcnicas de particinC.
). 5epresentacin matricial.
#os .#/Ps sir,en para representar multifunciones booleanas eEpresadas mediante
dos ni,eles de puertas. 7ea( pues( una multifuncin F formada por s funciones
simples fi cada una de ellas dependiente de m ,ariables distintas
. 7upongamos tambin que es necesario desarrollar n productos
lgicos distintos con las ,ariables dependientes Ei para eEpresar todas y cada una de
las funciones fi mediante sumas de productos. 2ntonces( el .#/ asociado a la
multifuncin F( puede representarse por una matriz( C( formada por n filas y mDs
columnas. Cada una de estas filas Ci se define del modo siguienteF
Q= F ..m Bplano /36C.
Ci= ; + si E= est- complementada en el trmino producto Ci.
Ci= ; si E= no est- complementada en el trmino producto Ci.
Ci= ; " si E= no aparece en el trmino producto Ci.
Q= F m D ... m D s Bplano A5C.
Ci= ; ) si Ci no forma parte de la funcin F=R m
Ci= ; 4 si Ci forma parte de la funcin F=R m
6e la definicin anterior se deduce que todos los "Ps de la matriz C representan
elementos ,acGos en las m primeras columnas pertenecientes al plano /36 o
submatriz de entradas. 8gualmente ocurre con los )Ps en las columnas restantes del
plano A5 o submatriz de salidas. .or elemento ,acGo se entiende aquella posicin
del .#/ en la que no eEisten coneEiones.
/sG( por e=emplo la multifuncin ( (
se representa mediante la matriz de cobertura de la figura )..
9 9" 9) 94 95 9S F F" F)
" " + " " 4 ) )
" + " " " ) 4 )
" " " " + 4 ) )
+ " " " " ) 4 )
" " " " " ) ) 4
" " " " " ) 4 )
Figura ).F Matriz de cobertura.
2n muc&os casos con,iene utilizar otra representacin matricial m-s simple del .#/
denominada matriz de personalidad. 2sta nue,a matriz se define a partir de la matriz
de cobertura del modo siguienteF
Q @F ; ...m
<i= ; si Ci= ; + .
<i= ; + si Ci= ; ".
Q= F; m D ... m D s
<i= ; si Ci= ; 4.
<i= ; + si Ci= ; ).
2s decir( un en la =%sima columna e i%sima fila del plano /36 indica que la
columna = es un factor del trmino producto i( mientras que un en la =%sima
columna e i%sima fila del plano A5 indica que el trmino producto i es un trmino
de la salida =%m. #a figura )." corresponde a la matriz de personalidad asociada a la
matriz de cobertura de la figura )..
9 9" 9) 94 95 9S F F" F)
+ + + + + +
+ + + + + +
+ + + + + +
+ + + + + +
+ + + + + + +
+ + + + + + +
Figura. ).". Matriz de personalidad.
#a representacin de un .#/ mediante su matriz de personalidad respecti,a nos
ayudar- a resol,er los problemas planteados en la optimizacin lgica y topolgica
de .#/Ps.
PLAs.
#a estructura de los .#/s se muetra en la figura /..( y un e=emplo especGfico se
encuentra en la figura /.."( encontrandose las arquitecturas .#/ listadas en la
tabla /.. #a estructura de los secuenciadores se encuentran en la figura /..)( las
arquitecturas de los secuenciadores estan listadas en la tabla /.". .
2.5 3"o$"ame un 3/A %el nume"al ante"io" a fin %e eGecuta" las si$uientes
funciones:

= = = C " ( ( + B C ( B ) C( " ( + B C ( B " C( " B C ( B
m m m
b a F y b a F b a F
CONC/USIONES
2Eisten circuitos integrados que no son de f-cil mane=o y pro su complicidad se
debe tener muc&o cuidado con el mane=o de pines.
#os dise?os de la pr-ctica son circuitos muy largo por lo cual se debe traer
armados y comprobar pre,iamente su funcionamiento.
/ un sumador en paralelo de cuatro bits se le puede aumentar su capacidad para
sumar dos n1meros de ! bits usando sumadores de cuatro bits realizando una
coneEin en cascada .

BIB/IOIRA1IA
SISTEMAS DIGITALES, Ing. Carlos Novillo, Quito 2003.
http!!"o#us.ti.#o$!%o#s!pro%!"ol%&rs!print