UNMSM I NG .

ELECTRONI CA


UNIVERSIDAD NACIONAL
MAYOR DE SAN MARCOS

FACULTAD DE ING. ELECTRONICA Y
ELECTRICA
E.A.P. ING. ELECTRONICA


PRI MERA TAREA DOMI CILI ARI A
DI GI TALES II



CURSO : DIGITALES II


PROFESOR : UTRILLA

ALUMNO :

MELGAREJO OLORTEGUI FRANKLIN

CODIGO : 05190010


CICLO : VI

UNMSM I NG .ELECTRONI CA




Ciudad Universitaria, Enero del 2008
Primera Tarea Domiciliaria de SI ST. Digitales I I


1. Para el circuito de la Fig. 1;determinar:

a) Ecuacin caracterstica

Teniendo en cuenta P y C desactivadas (0,0)





N + MQ

Q
n+1
=N + MQ
n

Q
n+1
=P + C(N+MQ
n
)






UNMSM I NG .ELECTRONI CA





b) Tabla de habilitacin












Q
n+1
=P + C(N+MQ
n
)

2. Se tiene un FLI P FLOP AB (FF-AB) cuya caracterstica de operacin se muestra a
continuacin.


Tabla de habilitacin del FF J K

Q
n
Q
n+1
J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0

a) Disear el circuito de conversin de FF AB a FF J K

EST J K Q
n
Q
n+1
A B
0 0 0 0 0 0 X
1 0 0 1 1 X 1
2 0 1 0 0 0 X
3 0 1 1 0 X 0
4 1 0 0 1 1 X
P C A B clk

Q
n+1
Q
n+1
0 0 X X X 1 1
0 1 X X X 1 0
1 0 X X X 0 1
1 1 0 0 0 1
1 1 0 1 Qn Qn
1 1 1 0 Qn Qn
1 1 1 1 1 0

UNMSM I NG .ELECTRONI CA
5 1 0 1 1 X 1
6 1 1 0 1 1 X
7 1 1 1 0 X 0



A=J +Q



B=Q +K



J Q

K Q






b) Disear el circuito de conversin de FF J K a FF AB

EST A B Q
n
Q
n+1
J K
0 0 0 0 0 0 X
1 0 0 1 0 X 1
2 0 1 0 0 0 X
3 0 1 1 1 X 0
4 1 0 0 1 1 X
5 1 0 1 0 X 1
A


B

UNMSM I NG .ELECTRONI CA
6 1 1 0 1 1 X
7 1 1 1 1 X 0




J =AQ
n


K=Q
n
B





A Q

B Q







3. Analizando la estructura interna del 555 y su operacin en modo astable,
desarrollar


a) Demostrar que la frecuencia es f=1.44/(R
1
+2R
2
)C

J


K

UNMSM I NG .ELECTRONI CA
El circuito de carga y descarga del 555 se basa en la carga y descarga de un condensador
externo el cual determina los tiempos de carga y descarga.

I nternamente el condensador C1 se conecta a 3 resistencias de igual valor entre VCC y
tierra por ello se carga a 2VCC/3 y descarga a VCC/3



Por ello:

R
V =V +Vc
1
V =iR+ idt
C

}


Por la transformada de Laplace:
Y despejando V se tiene:

-T/
C 2 1 1
V =(V -V) 1-e +V (



Tenemos:

Vc=VCC
V1=Vcc/3
V2=2VCC/3

UNMSM I NG .ELECTRONI CA

-T/
-T/
-T/
T/
1 2
2Vcc/3=(Vcc-Vcc/3) 1-e +Vcc/3
Simplificamos:
Vcc/3=(2Vcc/3) 1-e
1/2=e
2=e
Hallando el logaritmo:
T/=0.693
se tiene q':=RC
T=0.693(RC)
Tc=0.693(R +R )C
(

(




Para el tiempo de descarga se tienes que:

V=Vcc
V1=Vcc/3
V2=2Vcc/3
-T/
-T/
-T/
T/
2
2Vcc/3=(Vcc-Vcc/3) 1-e +Vcc/3
Simplificamos:
Vcc/3=(2Vcc/3) 1-e
1/2=e
2=e
Hallamos el logaritmo:
T/=0.693
si:=RC
T=0.693(RC)
Tc=0.693(R )C
(

(



Se tiene q: T=Tc+Td:

1 2
1 2
T=0.693[R +2R ]C
Sabemos:f=1/T
entonces:
1.44
f=
[R +2R ]C



UNMSM I NG .ELECTRONI CA

b) Determinar el intervalo de valores del ciclo de trabajo, para un circuito astable.




El duty cycle:


Dc=Tc/T

Entonces:


1 2
1 2
2
R R
Dc
R R
+
=
+


Pero se puede lograr menor DC si se coloca un diodo para anular la carga por R2 con el
cual se logra un DC











UNMSM I NG .ELECTRONI CA

4. Disear un circuito digital, que permita visualizar en dos display numricos, los
resultados de una competencia atltica, en el cual participan 8 personas por vez.
Considere que en la meta existen sensores de llegada para cada participante. Los
resultados se visualizaran desde el momento, en que todos los participantes lleguen
a la meta.



Para el diseo de este circuito se utilizo:





Ya que el circuito esta en dos partes se utilizo pines de contacto para su representacin.



Funcionamiento:

Los corredores llegan a la meta (botones) a medida que van llegando hay un registro el cual
se va guardando uno a uno (8 registros) regido por un contador al terminar la competencia
un contador se le manda impulsos mediante un botn el cual le da la cuenta y habilita a
cada uno de los otros 8 registros a sacar la cuenta mediante los displays uno a la vez.















UNMSM I NG .ELECTRONI CA
5. Disear el circuito de un reloj digital, que permita visualizar en display, las horas
(00-23Horas) y minutos (00-59) en tiempo real.


Reloj FF-J K

Materiales utilizados

Funcionamiento

Un timer mediante una configuracin astable es diseado para mandar pulsos de
frecuencia de un herz el cual nos da la cuenta del reloj el cual va a los FF-J K los cuales
mediante la configuracin siguiente, tambin se le dividi en dos partes para su mejor
apreciacin.

Reloj FF- D

Componentes usados:


Funcionamiento:

Un timer mediante una configuracin astable le da los pulsos de reloj a los FF-D los
cuales mediante la siguiente configuracin forman el reloj deseado.

UNMSM I NG .ELECTRONI CA

Reloj 7490

Componentes usados:




Funcionamiento:

Mediante un timer que genera los pulsos y la configuracin mostrada se da la visualizacin
de la hora en los displays los cuales tienen cada uno su decoder para cada contador.


Reloj 7493

Componentes usados:




Funcionamiento:

Mediante un timer y la configuracin mostrada se puede producir el conteo del reloj el cual
se muestra el diagrama circuital a continuacin:







UNMSM I NG .ELECTRONI CA
6. Para un circuito secuencial se tiene:

J
4
= Q
n
+Q
2n
K
4
=Q
n
+Q
3n
+Q
2n

J
3
= Q
n

K
3
= Q
4n

J
2
=Q
n
Q
3n
+ Q
n
Q
3n
Q
4n

K
2
= Q
n
+Q
3n

J
1
= Q
2n
Q
4n

K
1
=Q
2n
Q
3n
+ Q
2n
Q
4n



Desarrolle:


a) Tabla de estados


Q
4n
Q
3n
Q
2n
Q
n
J
4
K
4
J
3
K
3
J
2
K
2
J
1
K
1
0 0 0 0 1 0 1 1 0 1 0 1
1 1 0 0 1 1 1 0 1 1 1 0
0 1 1 1 1 1 0 1 0 1 0 0
1 0 0 1 0 1 0 0 1 0 1 0
0 0 1 1 1 1 0 1 1 0 0 1
1 0 1 0 1 1 1 0 0 1 0 1
0 1 0 0 1 1 1 1 0 1 0 1
1 0 0 0 1 0 1 0 0 1 1 0
1 1 0 1 0 1 0 0 0 1 1 0
0 1 0 1 0 1 0 1 0 1 0 1
0 0 0 0



b) Determinar secuencia de estados

Estado Q
4n
Q
3n
Q
2n
Q
n
0 0 0 0 0
12 1 1 0 0
7 0 1 1 1
9 1 0 0 1
3 0 0 1 1
10 1 0 1 0
4 0 1 0 0
8 1 0 0 0
13 1 1 0 1
5 0 1 0 1
0 0 0 0 0







UNMSM I NG .ELECTRONI CA
7. Disear un contador que realice la generacin de los estados siguientes

C1 C2 Estados
0 0 0,1,2,..14,15,14,13,2,1,0,1,2,3,4.,14,15,14..
0 1 0,1,2,..14,15,1,2,14,15,2,3,414,15,3,4..
1 0 0,1,2,..14,15,0,1,2..13,14,0,1,212,13,0,1,2.
1 1 0,1,2,..13,14,15,14,2,1,2,.13,14,13


Se tiene que contar con un decodificador para poder elegir entre los cuatros circuitos
por lo cual se utiliza:



1 decoder que nos permite escoger entre los circuitos al cual voy a enviarle los pulsos
del reloj para que trabaje y de un 74LS139 tri estado para discriminar las dems
salidas.





UNMSM I NG .ELECTRONI CA
Circuito contador 1

Componentes:

Funcionamiento:

Mediante un contador 4516 y unas compuertas and, or y un FF-J K se da el
funcionamiento al contador para la seleccin del estado 00. Se presenta a
continuacin el circuito:


Circuito contador 2

Componentes:



UNMSM I NG .ELECTRONI CA
Funcionamiento:

Para este tipo de conteo se utilizo dos contadores 74193 y una compuerta tipo and y
unas resistencias para los diodos led como se puede ver en el circuito siguiente:


Circuito contador 3


Componentes:



Funcionamiento:

El circuito consta de dos contadores 74193 un comparador 74LS85 el cual compara
las magnitudes de salida de los contadores y de un timer el cual da el pulso de reset al
segundo contador debido al problema de inicializacin por lo cual todos los
integrados comienzan en cero y es un problema para el circuito el cual es
solucionado pro el timer 555 como se puede apreciar.




UNMSM I NG .ELECTRONI CA


Circuito contador 4

Componentes




Funcionamiento:

El funcionamiento de este contador es dado por 6 CI 74193, dos comparadores y un
FF-J K el cual nos da la alternancia de los conteos la configuracin esta dada para
que el contador inicie en up y genere un pulso para otro contador para hacer carga
paralela y a otro para comparar y poder activar el FF para que de la alternancia de
contadores, como se puede apreciar en el circuito.


En las siguientes hojas de muestran los cuatro tipos de contadores:








UNMSM I NG .ELECTRONI CA
8. Disear un circuito digital para activar lmparas en la secuencia siguiente:



LA LB LC LD

D
4
D
3
D
2
D
1
0 0 0 0 0 1 0 0 1
9 1 0 0 1 0 1 1 0
6 0 1 1 0 1 1 0 0
12 1 1 0 0 0 0 1 1
3 0 0 1 1 1 1 1 0
14 1 1 1 0 0 1 1 1
7 0 1 1 1 1 0 1 1
11 1 0 1 1 0 1 0 0
4 0 1 0 0 1 1 1 1
15 1 1 1 1 1 0 1 0
10 1 0 1 0 0 0 0 0

Haciendo sus mapas respectivos:

D
4


D
4
= Q
4n
+Q
3n
Q
n



La No Si No Si No Si No Si No Si Si
Lb No No Si Si No Si Si No Si Si No
Lc No No Si No Si Si Si Si No Si Si
Ld No Si No No Si Si Si Si No Si No

UNMSM I NG .ELECTRONI CA
D
3


D
3
=(Q
2n
+Q
4n
+1) QnQ3n


D
2


D
2
=Q
n
Q
4n
+Q
3n
Q
4n
+(Q
4n
+Q
3n
) Q2n


D
1


D
1
=Q
n
Q
4n
Q
3n
+ (Q
2n
+Q
4n
) Qn


Luego se implementa el circuito con los cuatro FF-D con la configuracin dada.






UNMSM I NG .ELECTRONI CA
9. Disear divisor de frecuencia.

a) Entre 4
b) Entre 7
c) Entre 9
d) Entre 12
e) Entre 24
f) Entre 60

Para el divisor de frecuencias se utiliza un contador binario ripple-carry de 12 etapas
tipo CD4040 para que puedan dividir la frecuencia que quiera para poder programar
este contador se utiliza diodos polarizados inversamente por ejemplo abajo tengo un 1
lgico voy a tener a la salida una tensin de aproximadamente 11,5V, por lo que el
diodo va a estar polarizado en inversa, no circula corriente y en la entrada del
seguidor de arriba tendr +12V, o sea un 1 lgico y la salida ser de 1.
Cuando se aplica un 0 lgico en la entrada abajo, por lo que a la salida tendr una
tensin de 0,05V. La salida alta va ala pata del reset reiniciando el contador as se
tiene la divisin de frecuencia deseada poniendo los diodos en las patas respectivas

a) Entre 4
b) Entre 7
c) Entre 9
d) Entre 12
e) Entre 24
f) Entre 60

El las siguientes hojas las 6 divisiones de frecuencias dadas:

UNMSM I NG .ELECTRONI CA
Disear el circuito a partir del diagrama siguiente:




Diagrama de estados:

Q
2n
Q
n
X Q
2n+1
Q
n+1
Y
0 0 0 0 1 1
0 0 1 1 1 0
0 1 0 0 1 0
0 1 1 1 0 1
1 0 0 1 1 1
1 0 1 0 0 0
1 1 0 1 0 0
1 1 1 1 1 1


Hallando la ecuacin para el segundo FF-J K


Q
2n+1
=J
2
Q
2n
+K
2
Q
2n

Q
2n+1
=Q
2n
Q
n
+ Q
2n
X +Q
2n
X

I gualando:
J
2
=X
K
2
=Qn X +

UNMSM I NG .ELECTRONI CA
Hallando la ecuacin para el primer FF-J K


Q
n+1
=J
1
Q
n
+K
1
Q
n

Q
n+1
=Q
2n
Q
n
X + Q
n
X + Q
2n
Q
n
+ Q
2n
X Q
n


I gualando:

J
1
=
2n
X Q +
K
1
=
2 2 n n
Q X Q X +

Hallando la ecuacin para Y


Y =X Q
n
+ X Q
n

El circuito seria: