Académique Documents
Professionnel Documents
Culture Documents
Memoria
October 1, 2013
() Sistemas operativos. Memoria October 1, 2013 1 / 73
Contenidos I
Administracion de Memoria. Introduccion
Intercambio
Relocalizacion
Proteccion
Esquemas simples
Sistemas no multiprogramados
Sistemas Multiprogramados
Segmentacion
Paginacion
Sistemas mixtos
() Sistemas operativos. Memoria October 1, 2013 2 / 73
Administracion de Memoria. Introduccion
Administracion de Memoria. Introduccion
Intercambio
Relocalizacion
Proteccion
Esquemas simples
Segmentacion
Paginacion
Sistemas mixtos
() Sistemas operativos. Memoria October 1, 2013 3 / 73
Administracion de Memoria. Introduccion
Memoria
Interesa que el acceso sea lo mas rapido posible, pero ademas interesa
tener la mayor capacidad sin incurrir en un costo excesivo. Por tanto
se usan las memorias mas rapidas y caras para donde los accesos son
mas frecuentes
Codigo (text).
Output
stack 0x7fff12f59468
brk 0x116ed000
heap 0x116cc010
static(BSS) 0x00601060
static(initialized) 0x00601038
text 0x004005d4
() Sistemas operativos. Memoria October 1, 2013 15 / 73
Administracion de Memoria. Introduccion
[
() Sistemas operativos. Memoria October 1, 2013 15 / 73
Administracion de Memoria. Introduccion
allowframebreaks]
Dos enfoques
Zonas de tama no jo
Requiere compactaciones
Dado que los segmentos son de distinto tama no, a medida que se
asignan y desasignan segmentos van quedando huecos: es posible que
un segmento no pueda colocarse en memoria pues los huecos no estan
contiguos. Se soluciona mediante una compactacion
Dado que dos segmentos contiguos son dos segmentos y dos huecos
contiguos son un hueco mas grande, se estima que en general hay
doble n umero de segmentos que de huecos
Rapido
Lento: Cada vez que el proceso accede a memoria son necesarios dos
accesos: uno para acceder a la tabla de paginas para determinar a que
direcci on hay que acceder y otro para acceder a dicha direcci on
() Sistemas operativos. Memoria October 1, 2013 61 / 73
Paginaci on
Paginaci on
El algunos sistemas hay dos niveles de TLB (un core i7 tiene un TLB1
de 64 entradas y un TLB2 de 512 entradas)
() Sistemas operativos. Memoria October 1, 2013 62 / 73
Paginaci on
Administraci on de memoria: Paginaci on con TLB
() Sistemas operativos. Memoria October 1, 2013 63 / 73
Paginaci on
Tablas de paginas invertidas
Dos soluciones
selector (16 bits) 13 bits para el n umero se segmento, uno para indicar
que tabla usar (GDT-Global Decriptor Table o LDT-Local Descriptor
Table) y 2 para el nivel de privilegio
desplazamiento