Figura 1: diagrama de estados de un autmata de Moore

UNIVERSIDAD TCNICA DE AMBATO

FACULTAD DE INGENIERA EN SISTEMAS, ELECTRNICA E INDUSTRIAL
CARRERA DE ELECTRNICA Y COMUNICACIONES
INFORME #02
Ttulo: Mquinas Secuenciales
Carrera: Electrnica y Comunicaciones
rea Acadmica: Fsica y Electrnica
Lnea de Investigacin: Sistemas Electrnicos
Ciclo Acadmico y paralelo: Sexto Electrnica
Alumnos participantes: Barrionuevo Anthonny
Fernndez Patricio
Nuez Freddy
Santos Paola
Mdulo y Docente: Microprocesadores Ing. Crdova Patricio
Fecha de envi: 08/mayo/2014
Fecha de entrega: 12/mayo/2014

1) OBJETIVOS
Objetivo general
Implementar maquinas secuencials de Mealy y Moore enfocadas a simular dispositivos
automatizados.
Objetivos especficos
Disear e Implementar una mmquina secuencial de Moore que simule el
funcionamiento de una lavadora.
Disear e Implementar un autmata finito de Mealy que simule una mquina
dispensadora de dulces.
Obtener salidas decodificadas para una mejor comprensin de los procesos del
autmata.

2) MARCO TERICO
Karen A. Lemone CECSA, GHD. http://www.profesores.frc.utn.edu.ar/sistemas/ssl/
Marciszack/GHD/T-M-MaqSec.html

Mquina Secuencial de Moore

Es una mquina de estados en donde las salidas nicamente dependern del estado presente,
muy usado para generar secuencias de conteo ya que utiliza menos circuitos combinacionales.


Figura 2: diagrama de bloques de un autmata de Moore
Figura 4: diagrama de bloques de un autmata de Mealy
Lgicade estado
siguiente
Memoria
de estado
Lgicade Salida
F Entradade
reloj
G
Salidas
Estado
presente
Excitacin
Entradas
Seal de
reloj



Mquina Secuencial de Mealy

Es una mquina de estados donde la salida est en funcin del estado presente y de las
entradas externas.



Lgicade estado
siguiente
Memoria
de estado
Lgicade Salida
F Entrada de
reloj
G
Salidas
Estado
presente
Excitacin
Entradas
Seal de
reloj


3) DESCRIPCIN DE MATERIALES
1 protoboard
1 fuente de voltaje
Alambres
Dipswitch
Leds
Dysplay de ctodo comn
Circuito 1
4 Circuitos integrados (7474)
Compuertas (74LS32 OR, 74LS11 AND de tres entradas, 74LS08 AND de dos entradas ,
74LS04 NOT , 74LS00 NAND)
Circuito 2
3 Circuitos integrados (7474)
Compuertas (74LS08 AND de dos entradas, 74LS04 , 74LS11 AND de tres entradas ,
74LS32 OR, 7421 AND de 4 entradas)

Figura 3: diagrama de estados de un autmata de Mealy
4) PROCEDIMIENTO Y DESARROLLO:
1. Disear una mquina secuencial de Moore que simule una lavadora de acuerdo a las
siguientes caractersticas.
Entrada Salida
000 Detenida (D)
001 Remojo (R)
010 Lavado (L)
011 Enjuague (E)
100 Centrifugado (C)

a) Diagrama de estados y numero de biestables
A/000
C/010
E/100
D/011
B/001
001
010
011
100
101
000
010
011
100

b) Tipo de flip-flops
Como se trata de una mquina tipo registro se utiliza flip-flops tipo D.
Qn Qn+1 D
0 0 0
0 1 1
1 0 0
1 1 1
c) Diseo
Tabla de diseo del contador generador de los valores de entrada de la mquina
secuencial: Se necesita generar un contador MOD 5 para satisfacer las entradas del
autmata.
A B C

A B C

da(x) db(y) dc(z)
0 0 0

0 0 1

0 0 1
0 0 1

0 1 0

0 1 0
0 1 0

0 1 1

0 1 1
0 1 1

1 0 0

1 0 0
1 0 0

1 0 1

1 0 1
1 0 1

0 0 0

0 0 0
1 1 0

x x x

x x x
1 1 1

x x x

x x x
2
1
8 2

2
2
8 2
3

= 3
# Flip-flops para 5 estados

Tabla de diseo de la mquina secuencial:
x y z a b c

a b c

DA DB DC

s1 s2 s3
0 0 0 0 0 0

0 0 0

0 0 0

0 0 0
0 0 0 0 0 1

x x x

x x x

0 0 1
0 0 0 0 1 0

x x x

x x x

0 1 0
0 0 0 0 1 1

x x x

x x x

0 1 1
0 0 0 1 0 0

x x x

x x x

1 0 0
0 0 0 1 0 1

x x x

x x x

x x x
0 0 0 1 1 0

x x x

x x x

x x x
0 0 0 1 1 1

x x x

x x x

x x x
0 0 1 0 0 0

0 0 1

0 0 1

0 0 0
0 0 1 0 0 1

x x x

x x x

0 0 1
0 0 1 0 1 0

x x x

x x x

0 1 0
0 0 1 0 1 1

x x x

x x x

0 1 1
0 0 1 1 0 0

x x x

x x x

1 0 0
0 0 1 1 0 1

x x x

x x x

x x x
0 0 1 1 1 0

x x x

x x x

x x x
0 0 1 1 1 1

x x x

x x x

x x x
0 1 0 0 0 0

0 1 0

0 1 0

0 0 0
0 1 0 0 0 1

0 1 0

0 1 0

0 0 1
0 1 0 0 1 0

x x x

x x x

0 1 0
0 1 0 0 1 1

x x x

x x x

0 1 1
0 1 0 1 0 0

x x x

x x x

1 0 0
0 1 0 1 0 1

x x x

x x x

x x x
0 1 0 1 1 0

x x x

x x x

x x x
0 1 0 1 1 1

x x x

x x x

x x x
0 1 1 0 0 0

0 1 1

0 1 1

0 0 0
0 1 1 0 0 1

x x x

x x x

0 0 1
0 1 1 0 1 0

0 1 1

0 1 1

0 1 0
0 1 1 0 1 1

x x x

x x x

0 1 1
0 1 1 1 0 0

x x x

x x x

1 0 0
0 1 1 1 0 1

x x x

x x x

x x x
0 1 1 1 1 0

x x x

x x x

x x x
0 1 1 1 1 1

x x x

x x x

x x x
1 0 0 0 0 0

1 0 0

1 0 0

0 0 0
1 0 0 0 0 1

x x x

x x x

0 0 1
1 0 0 0 1 0

x x x

x x x

0 1 0
1 0 0 0 1 1

1 0 0

1 0 0

0 1 1
1 0 0 1 0 0

x x x

x x x

1 0 0
1 0 0 1 0 1

x x x

x x x

x x x
1 0 0 1 1 0

x x x

x x x

x x x
1 0 0 1 1 1

x x x

x x x

x x x
1 0 1 0 0 0

x x x

x x x

0 0 0
1 0 1 0 0 1

x x x

x x x

0 0 1
1 0 1 0 1 0

x x x

x x x

0 1 0
1 0 1 0 1 1

x x x

x x x

0 1 1
1 0 1 1 0 0

0 0 0

0 0 0

1 0 0
1 0 1 1 0 1

x x x

x x x

x x x
1 0 1 1 1 0

x x x

x x x

x x x
1 0 1 1 1 1

x x x

x x x

x x x
1 1 0 0 0 0

x x x

x x x

0 0 0
1 1 0 0 0 1

x x x

x x x

0 0 1
1 1 0 0 1 0

x x x

x x x

0 1 0
1 1 0 0 1 1

x x x

x x x

0 1 1
1 1 0 1 0 0

x x x

x x x

1 0 0
1 1 0 1 0 1

x x x

x x x

x x x
1 1 0 1 1 0

x x x

x x x

x x x
1 1 0 1 1 1

x x x

x x x

x x x
1 1 1 0 0 0

x x x

x x x

0 0 0
1 1 1 0 0 1

x x x

x x x

0 0 1
1 1 1 0 1 0

x x x

x x x

0 1 0
1 1 1 0 1 1

x x x

x x x

0 1 1
1 1 1 1 0 0

x x x

x x x

1 0 0
1 1 1 1 0 1

x x x

x x x

x x x
1 1 1 1 1 0

x x x

x x x

x x x
1 1 1 1 1 1

x x x

x x x

x x x

Tabla de diseo del decodificador de salida hacia el display
s1 s2 s3

a b c d e f g
0 0 0

1 1 1 1 1 1 0
0 0 1

1 1 1 0 1 1 1
0 1 0

0 0 0 1 1 1 0
0 1 1

1 0 0 1 1 1 1
1 0 0

1 0 0 1 1 1 0
1 0 1

x x x x x x x
1 1 0

x x x x x x x
1 1 1

x x x x x x x

d) Ecuaciones de estado
Ecuaciones del contador
c\ab 00 01 11 10
0 0 0 x 1
1 0 1 x 0
= =

c\ab 00 01 11 10
0 1 1 x 1
1 0 0 x 0
=
Ecuaciones de la mquina secuencial
ABC\XYZ 000 001 011 010 110 111 101 100
000 0 0 0 0 x x x 1
001 x x x 0 x x x x
011 x x x x x x x 1
010 x x 0 x x x x x
110 x x x x x x x x
111 x x x x x x x x
101 x x x x x x x x
100 x x x x x x 0 x

=

ABC\XYZ 000 001 011 010 110 111 101 100
000 0 0 1 1 x x x 0
001 x x x 1 x x x x
011 x x x x x x x x
010 x x 1 x x x x x
110 x x x x x x x x
111 x x x x x x x x
101 x x x x x x x x
100 x x x x x x 0 0

=

ABC\XYZ 000 001 011 010 110 111 101 100
000 0 1 1 0 x x x 0
001 x x x 0 x x x x
011 x x x x x x x 0
010 x x 1 1 x x x x
110 x x x x x x x x
111 x x x x x x x x
101 x x x x x x x x
100 x x x x x x 0 x


=

c\ab 00 01 11 10
0 0 1 x 0
1 1 0 x 0

ABC\XYZ 000 001 011 010 110 111 101 100
000 0 0 0 0 0 0 0 0
001 0 0 0 0 0 0 0 0
011 0 0 0 0 0 0 0 0
010 0 0 0 0 0 0 0 0
110 x x x x x x x x
111 x x x x x x x x
101 x x x x x x x x
100 1 1 1 1 1 1 1 1

=
ABC\XYZ 000 001 011 010 110 111 101 100
000 0 0 0 0 0 0 0 0
001 0 0 0 0 0 0 0 0
011 1 1 1 1 1 1 1 1
010 1 1 1 1 1 1 1 1
110 x x x x x x x x
111 x x x x x x x x
101 x x x x x x x x
100 0 0 0 0 0 0 0 0

2 =
ABC\XYZ 000 001 011 010 110 111 101 100
000 0 0 0 0 0 0 0 0
001 1 1 1 1 1 1 1 1
011 1 1 1 1 1 1 1 1
010 0 0 0 0 0 0 0 0
110 x x x x x x x x
111 x x x x x x x x
101 x x x x x x x x
100 0 0 0 0 0 0 0 0
3 =

Ecuaciones del decodificador de salida
s3\s1 s2 00 01 11 10
0 1 0 x 1
1 1 1 x x

= 2

3 = 2

s3\s1 s2 00 01 11 10
0 1 0 x 0
1 1 0 x x


s3\s1 s2 00 01 11 10
0 1 0 x 0
1 1 0 x x

= 2

= 3

2
s3\s1 s2 00 01 11 10
0 1 1 x 1
1 1 1 x x

= =
s3\s1 s2 00 01 11 10
0 0 0 x 0
1 1 1 x x

= 3
e) Esquema

Figura 5: Simulacin de la mquina de Moore

Finalmente se procede a implementar el circuito con los elementos necesarios y con la ayuda
de los datasheet de cada uno de los circuitos integrados.
s3\s1 s2 00 01 11 10
0 1 1 x 1
1 0 1 x x
s3\s1 s2 00 01 11 10
0 1 1 x 1
1 1 1 x x

2. Disear una mquina de Mealy que simule una dispensadora de dulces y de acuerdo
a la siguiente tabla
entrada descripcin salida descripcin
x00 reposo 00 reposo
001 ingreso $0.25 0E $0.00
010 ingreso $0.50 10 dar vuelto $0.25
011 ingreso $1 30 dar vuelto $0.75
110 ingreso de moneda d0 sin fondos
111 ingreso de moneda d0 sin fondos

a) Diagrama de estados y nmero de biestables


# Flip-flops para 5 estados
2
1
8 2

2
2
8 2
3

= 3

b) Tipo de Biestables
Como se trata de una mquina tipo registro se utiliza flip-flops tipo D.
Qn Qn+1 D
0 0 0
0 1 1
1 0 0
1 1 1


c) Diseo
Tablas de diseo de la maquina secuencial
x y z a b c

a b c

DA DB DC

s1 s2 s3
0 0 0 0 0 0 A 0 0 0

0 0 0

0 0 0
0 0 0 0 0 1 B 0 1 0

0 1 0

0 1 0
0 0 0 0 1 0 C 0 1 1

0 1 1

0 1 1
0 0 0 0 1 1 D 1 0 0

1 0 0

1 0 0
0 0 0 1 0 0 E 0 0 0

0 0 0

0 0 0
0 0 0 1 0 1 F 0 0 0

0 0 0

0 0 0
0 0 0 1 1 0

x x x

x x x

x x x
0 0 0 1 1 1

x x x

x x x

x x x
0 0 1 0 0 0 A 1 0 0

1 0 0

1 0 0
0 0 1 0 0 1 B 0 1 0

0 1 0

0 1 0
0 0 1 0 1 0 C 0 1 1

0 1 1

0 1 1
0 0 1 0 1 1 D 1 0 0

1 0 0

1 0 0
0 0 1 1 0 0 E 0 0 0

0 0 0

0 0 0
0 0 1 1 0 1 F 0 0 0

0 0 0

0 0 0
0 0 1 1 1 0

x x x

x x x

x x x
0 0 1 1 1 1

x x x

x x x

x x x
0 1 0 0 0 0 A 0 1 1

0 1 1

0 1 1
0 1 0 0 0 1 B 0 1 0

0 1 0

0 1 0
0 1 0 0 1 0 C 0 1 1

0 1 1

0 1 1
0 1 0 0 1 1 D 1 0 0

1 0 0

1 0 0
0 1 0 1 0 0 E 0 0 0

0 0 0

0 0 0
0 1 0 1 0 1 F 0 0 0

0 0 0

0 0 0
0 1 0 1 1 0

x x x

x x x

x x x
0 1 0 1 1 1

x x x

x x x

x x x
0 1 1 0 0 0 A 0 0 1

0 0 1

0 0 1
0 1 1 0 0 1 B 0 1 0

0 1 0

0 1 0
0 1 1 0 1 0 C 0 1 1

0 1 1

0 1 1
0 1 1 0 1 1 D 1 0 0

1 0 0

1 0 0
0 1 1 1 0 0 E 0 0 0

0 0 0

0 0 0
0 1 1 1 0 1 F 0 0 0

0 0 0

0 0 0
0 1 1 1 1 0

x x x

x x x

x x x
0 1 1 1 1 1

x x x

x x x

x x x
1 0 0 0 0 0 A 0 0 0

0 0 0

0 0 0
1 0 0 0 0 1 B 0 1 0

0 1 0

0 1 0
1 0 0 0 1 0 C 0 1 1

0 1 1

0 1 1
1 0 0 0 1 1 D 1 0 0

1 0 0

1 0 0
1 0 0 1 0 0 E 0 0 0

0 0 0

0 0 0
1 0 0 1 0 1 F 0 0 0

0 0 0

0 0 0
1 0 0 1 1 0

x x x

x x x

x x x
1 0 0 1 1 1

x x x

x x x

x x x
1 0 1 0 0 0 A 1 0 0

1 0 0

1 0 0
1 0 1 0 0 1 B 0 1 0

0 1 0

0 1 0
1 0 1 0 1 0 C 0 1 1

0 1 1

0 1 1
1 0 1 0 1 1 D 1 0 0

1 0 0

1 0 0
1 0 1 1 0 0 E 0 0 0

0 0 0

0 0 0
1 0 1 1 0 1 F 0 0 0

0 0 0

0 0 0
1 0 1 1 1 0

x x x

x x x

x x x
1 0 1 1 1 1

x x x

x x x

x x x
1 1 0 0 0 0 A 1 0 1

1 0 1

1 0 1
1 1 0 0 0 1 B 0 1 0

0 1 0

0 1 0
1 1 0 0 1 0 C 0 1 1

0 1 1

0 1 1
1 1 0 0 1 1 D 1 0 0

1 0 0

1 0 0
1 1 0 1 0 0 E 0 0 0

0 0 0

0 0 0
1 1 0 1 0 1 F 0 0 0

0 0 0

0 0 0
1 1 0 1 1 0

x x x

x x x

x x x
1 1 0 1 1 1

x x x

x x x

x x x
1 1 1 0 0 0 A 1 0 1

1 0 1

1 0 1
1 1 1 0 0 1 B 0 1 0

0 1 0

0 1 0
1 1 1 0 1 0 C 0 1 1

0 1 1

0 1 1
1 1 1 0 1 1 D 1 0 0

1 0 0

1 0 0
1 1 1 1 0 0 E 0 0 0

0 0 0

0 0 0
1 1 1 1 0 1 F 0 0 0

0 0 0

0 0 0
1 1 1 1 1 0

x x x

x x x

x x x
1 1 1 1 1 1

x x x

x x x

x x x

Tablas de diseo del decodificador de salida
x y z

a b c d e f g

a b c d e f g

dec.
0 0 0

1 1 1 1 1 1 0

1 1 1 1 1 1 0

00
0 0 1

1 1 1 1 0 0 1

1 1 1 1 1 1 0

30
0 1 0

1 1 0 1 1 0 1

1 1 1 1 1 1 0

20
0 1 1

0 1 1 0 0 0 0

1 1 1 1 1 1 0

10
1 0 0

1 1 1 1 1 1 0

1 0 0 1 1 1 1

0E
1 0 1

0 1 1 1 1 0 1

1 1 1 1 1 1 0

d0
1 1 0

x x x x x x x

x x x x x x x

xx
1 1 1

x x x x x x x

x x x x x x x

xx




d) Ecuaciones de estado
Ecuaciones de la mquina secuencial

=

000 001 011 010 110 111 101 100
000 0 1 0 1 X X 0 0
001 0 1 0 1 X X 0 0
011 0 1 0 1 X X 0 0
010 1 1 0 1 X X 0 0
110 0 1 0 1 X X 0 0
111 0 1 0 1 X X 0 0
101 0 1 0 1 X X 0 0
100 0 1 0 1 X X 0 0
=

000 001 011 010 110 111 101 100
000 0 0 0 1 X X 0 0
001 0 0 0 1 X X 0 0
011 1 0 0 1 X X 0 0
010 1 0 0 1 X X 0 0
110 1 0 0 1 X X 0 0
111 1 0 0 1 X X 0 0
101 0 0 0 1 X X 0 0
100 0 0 0 1 X X 0 0
=

000 001 011 010 110 111 101 100
000 0 0 1 0 X X 0 0
001 1 0 1 0 X X 0 0
011 0 0 1 0 X X 0 0
010 0 0 1 0 X X 0 0
110 1 0 1 0 X X 0 0
111 1 0 1 0 X X 0 0
101 1 0 1 0 X X 0 0
100 0 0 1 0 X X 0 0
=


000 001 011 010 110 111 101 100
000 0 0 1 0 X X 0 0
001 1 0 1 0 X X 0 0
011 0 0 1 0 X X 0 0
010 0 0 1 0 X X 0 0
110 1 0 1 0 X X 0 0
111 1 0 1 0 X X 0 0
101 1 0 1 0 X X 0 0
100 0 0 1 0 X X 0 0


000 001 011 010 110 111 101 100
000 0 1 0 1 X X 0 0
001 0 1 0 1 X X 0 0
011 0 1 0 1 X X 0 0
010 1 1 0 1 X X 0 0
110 0 1 0 1 X X 0 0
111 0 1 0 1 X X 0 0
101 0 1 0 1 X X 0 0
100 0 1 0 1 X X 0 0
2 =

000 001 011 010 110 111 101 100
000 0 0 0 1 X X 0 0
001 0 0 0 1 X X 0 0
011 1 0 0 1 X X 0 0
010 1 0 0 1 X X 0 0
110 1 0 0 1 X X 0 0
111 1 0 0 1 X X 0 0
101 0 0 0 1 X X 0 0
100 0 0 0 1 X X 0 0
3 =
Ecuaciones del decodificador de salida
z\xy 00 01 11 10

z\xy 00 01 10 11
0 1 1 x 1

0 1 1 x 1
1 1 0 x 0

1 1 1 x 1
= =
z\xy 00 01 11 10

z\xy 00 01 10 11
0 1 1 x 1

0 1 1 x 0
1 1 1 x 1

1 1 1 x 1
= =
z\xy 00 01 11 10

z\xy 00 01 10 11
0 1 0 x 1

0 1 1 x 0
1 1 1 x 1

1 1 1 x 1
= =
z\xy 00 01 11 10

z\xy 00 01 10 11
0 1 1 x 1

0 1 1 x 1
1 1 0 x 1

1 1 1 x 1
= =
z\xy 00 01 11 10

z\xy 00 01 10 11
0 1 1 x 1

0 1 1 x 1
1 0 0 x 1

1 1 1 x 1
= =

z\xy 00 01 11 10

z\xy 00 01 10 11
0 1 0 x 1

0 1 1 x 1
1 0 0 x 0

1 1 1 x 1
= =
z\xy 00 01 11 10

z\xy 00 01 10 11
0 0 1 x 0

0 0 0 x 1
1 1 0 x 1

1 0 0 x 0
= =
e) Esquema

Figura 6: Simulacin de la mquina de Mealy
Finalmente se procede a implementar el circuito con los elementos necesarios y con la ayuda
de los datasheet de cada uno de los circuitos integrados.
5) RESULTADOS ESPERADOS:
En la mquina de Moore, si la carga paralela esta en bajo se puede ingresar un valor de
entrada en binario entonces el contador inicia su trabajo a partir de ese estado y los conteos
generados son la entrada de la mquina, la maquina hace una transicin de estados
dependiendo de su valor en la entrada y por ende presenta una salida en binario. Esta salida es
interpretada por un decodificador y muestra en un display la operacin que est haciendo. Si
la carga paralela esta en alto, la maquina hace la transicin por todos sus estados, lo que se
traduce que el sistema hace un trabajo completo.
Mientras en la mquina de Mealy opera segn las seales de entrada y los estados para
visualizar determinadas respuestas en 2 display:
ENTRADAS Activacin (Activado 1 desactivado 0) ; Estado de fondos para vuelto (Hay
0 - no hay 1) y Monedas ingresadas (ninguna 00 25c 01 50c 10 - $1 11).
SECUENCIA DE SALIDA (DISPLAYS)

1er Display
0 No hace falta
vuelto
3 Faltan 3
monedas
2 Faltan
monedas
1 Falta 1 moneda
d Devuelve la
moneda no
hay fondos
2do Display
0 No devuelve
nada
E Devuelve un
dulce

6) RESULTADOS OBTENIDOS:
En la mquina de Moore se puede prefijar un estado de partida de la lavadora ya sea el
ciclo completo de trabajo o ciertas funciones como Detenido, Remojo, Lavado,
Enjuague y Centrifugado respectivamente.
Mientras que en la mquina de Mealy detecta un cdigo binario a su entrada el mismo
que representa monedas de diferente valor para entregar los dulces; si la moneda es
de 25 centavos la mquina entrega el dulce y no hay cambio; si la moneda es de 50
centavos entrega el dulce y da una moneda de 25 y si la moneda es de un dlar
entrega el dulce y tambin una moneda de 50 y 25 centavos, pero si la maquina no
tiene fondos para dar vuelto se devuelve la moneda al usuario.

7) CONCLUSIONES:
Las entradas de una maquina secuencial puede ser generada con cualquier circuito
lgico combinacional o secuencial para obtener un funcionamiento totalmente
automatizado como en la mquina de Moore en la cual las entradas son generadas
por un contador prefijable.
El cdigo de entrada de una maquina secuencial puede representar cualquier objeto
real como en la maquina Mealy, el cdigo de su entrada representa monedas de
diferente valor compara, de acuerdo a esto entrega dulces y devuelve un cambio si
existe.
Las salidas pueden ser interpretadas a travs de un decodificador para identificar cada
uno de sus estados es decir de un cdigo binario a caracteres especiales.

8) RECOMENDACIONES
Se debe implementar tomando en cuenta que los cables de conexin deben estar a
nivel de protoboard para evitar ruido.
Adems se debe verificar el funcionamiento de cada uno de los circuitos integrados
con la ayuda de una punta lgica o multmetro en caso de mal funcionamiento.
Conectar los terminales de los circuitos integrados correctamente para evitar
problemas de funcionamiento.

9) BIBLIOGRAFIA
Karen A. Lemone CECSA, GHD. http://www.profesores.frc.utn.edu.ar/sistemas/ssl/Marciszack/
GHD/T-M-MaqSec.html