Repblica Bolivariana de Venezuela

Ministerio del Poder Popular Para la Defensa

Universidad Nacional Experimental de la Fuerza Armada

Ncleo Maracay. Edo. Aragua













SISTEMAS DIGITALES
POST-LABORATORIO
PRACTICA N6
FLIP-FLOP











DOCENTE: INTEGRANTES:
Rosanna Jaimes Rodrguez Mara 19.725.044
Arian







Maracay, Enero 2014
FLIP FLOP
Un biestable (flip-flop o LATCH en ingls), es un multivibrador capaz de permanecer en
uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones.
Esta caracterstica es ampliamente utilizada en electrnica digital para memorizar
informacin. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del
tipo de dichas entradas los biestables se dividen en:
Asncronos: slo tienen entradas de control. El ms empleado es el biestable RS.
Sncronos: adems de las entradas de control posee una entrada de sincronismo o de
reloj. Si las entradas de control dependen de la de sincronismo se denominan
sncronas y en caso contrario asncronas. Por lo general, las entradas de control
asncronas prevalecen sobre las sncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida
o de bajada). Dentro de los biestables sncronos activados por nivel estn los tipos RS y D,
y dentro de los activos por flancos los tipos JK, T y D.
Los biestables sncronos activos por flanco (flip-flop) se crearon para eliminar las
deficiencias de los latches (biestables asncronos o sincronizados por nivel).
FLIP FLOP TIPO T
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia
de estado ("toggle" en ingls) cada vez que la entrada de sincronismo o de reloj se dispara
mientras la entrada T est a nivel alto. Si la entrada T est a nivel bajo, el biestable retiene
el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unin
que se corresponde a la entrada T. No estn disponibles comercialmente.
La ecuacin caracterstica del biestable T que describe su comportamiento es:



CONTADOR ASCENDENTE QUE REALIZA LA SECUENCIA
0,1,2,3,4,5,6,7,8,9,10,11,12
BIESTABLE T



TABLA DE EXITACION




Para la tabla de exitacion de nuestro montaje, utilizamos el flip flop T, pero debido a que
este no es comercial, lo convertimos j-k en uno tipo T, de la siguiente manera:
Un flip flop tipo T se puede construir a partir de un flip flop J K si ambas
entradas se cortocicuitan, las entradas preset y clear deben estar conectadas
directamente a Vcc para que este realice su conteo segn es construido el contador, si
se desea un estado adicional aparte del conteo se deber analizar la tabla de la verdad
del circuito integrado (para las entradas preset y clear).

J Q
K

T




Q(t) Q(t+1) T
0 0 0
0 1 1
1 0 1
1 1 0
T Q
Clk

CLK

DIAGRAMA DE ESTADO




















Analizando el conteo (0-12), para establecer el rango de inicio y final, tenemos los
siguientes ejemplos:
A travs de un interruptor de 4 dgitos binarios establecemos el inicio del conteo
(0101) y con otro interruptor establecemos el limite del conteo (1000) notamoios
que debemos conocer el limite del conteo y podemos relacionar los bit que nos van
a indicar el limite con la salida de los flip-flop a travs de un comparador por lo
0000
1000
0001
0111
0110
0010
0011
0100
0101
1001
1010
1011
1100
tanto si el conteo llega hasta 1001 inmediatamente tenemos que cargar los bit de ese
conteo.
Ahora para un conteo entre 1001 hasta 1100 notamos que no existe y un nmero
superior a 1100 para compararlo con los interruptores que nos indican el lmite
superior, por lo tanto el contador se disea de 0000 hasta 1101 adicionndoles
compuertas para que el usuario no note la diferencia en el circuito.

TABLA DE TRANSICION Y DE EXITACION DEL DISEO

ESTADO
ACTUAL
A B C D
ESTADOS
SIGUIENTES
TABLA DE
EXITACION
A B C D TA TB TC TD
0 0 0 0 0 0 0 1
0 0 0 1
0 0 0 1 0 0 1 0
0 0 1 1
0 0 1 0 0 0 1 1
0 0 0 1
0 0 1 1 0 1 0 0
0 1 1 1
0 1 0 0 0 1 0 1
0 0 0 1
0 1 0 1 0 1 1 0
0 0 1 1
0 1 1 0 0 1 1 1
0 0 0 1
0 1 1 1 1 0 0 0
1 1 1 1
1 0 0 0 1 0 0 1
0 0 0 1
1 0 0 1 1 0 1 0
0 0 1 1
1 0 1 0 1 0 1 1
0 0 0 1
1 0 1 1 1 1 0 0
0 1 1 1
1 1 0 0 1 1 0 1
0 0 0 1
1 1 0 1 0 0 0 0
1 1 0 1

MINIMIZACION DE LAS FUNCIONES DE ENTRADA A LOS FLIP FLOP
TA
AB/CD 00 01 11 10
00 0 0 0 0
01 0 0 1 0
11 0 1 X X
10 0 0 0 0


TB
XA/BCD 000 001 011 010
00 0 0 1 0
01 0 0 1 0
11 0 1 X X
10 0 0 1 0


TC
XA/BCD 000 001 011 010
00 0 1 1 0
01 0 1 1 0
11 0 0 X X
10 0 1 1 0

TD
XA/BCD 000 001 011 010
00 1 1 1 1
01 1 1 1 1
11 1 X X X
10 1 1 1 1

FUNCIONES BOOLEANAS



=~AD+~BD
D (~A+~B)



El Arreglo del control de rango para el conteo ascendente, se procedi a utilizar un
comparador el cual nos permitiera comparar las salidas del flip-flop con los bits que se
estn introduciendo en los interruptores el cual indicaran el lmite superior del conteo, por
lo tanto la salida a tomar en cuenta del comparador, de esta maseria la de AB(Ia) de esta
manera podremos conocer en qu momento se deben cargar los bits que se encuentran
situados en el otro interruptor. Se realiza un pequeo arreglo de compuertas para establecer
en qu momento se deben cargar los datos.
Tambin tenemos que realizar un segundo indicador el cual debe detectar en que momento
se cuente 13, para realizarlo lo tomamos de los bits del conteo el cual va a llegar a 1101 y
como el conteo debe realizarse hasta 1100, por lo tanto tendramos que este indicador B
seria la multiplicacin de las salidas (Ib=TA.TB.TD). Entonces tendramos dos indicadores
por lo tanto cuando alguno tome una seal en alto estos deben cargar los dgitos de inicio,
estos dos indicadores los relacionamos con una compuerta OR y quedara de la siguiente
manera I= Ia+Ib, siendo I el indicador para cargar los bit de inicio del conteo.
Para poder relacionar I con los bit de inicio tomamos en cuenta la tabla de la verdad del
flip-flop con respecto a los preset y clear para saber que arreglo de compuertas se tiene que
realizar.
Para el 74ls76
J K Pr (R) Cl(S) Q(t) Q(t)
X X 0 1 1 0
X X 1 0 0 1
X X 0 0 1 1
h h 1 1 Q Q

PARA EL ARREGLO DE COMPUERTAS
Ei I Pr(R) Cl(S)
0 0 1 1
0 1 1 0
1 0 1 1
1 1 0 1

Pr=Ei + I
Cl= Ei + I

Comparador
Los comparadores son circuitos combinacionales capaces de comparar dos combinaciones
presentes en sus entradas indicando si son iguales o diferentes; en caso de ser diferentes,
indican cul de las dos es mayor. Tienen tres salidas que indican el resultado de la
comparacin: A=B, A<B y A>B.
El procedimiento para comparar dos datos binarios consiste primero en comparar el bit ms
significativo de cada uno de ellos, si stos son iguales, se compara el siguiente bit ms
significativo y as sucesivamente hasta encontrar una desigualdad que indica cul de los
datos es mayor o menor. Si se comparan todos los bits de ambos datos y no hay
desigualdad entre ellos, entonces evidentemente son iguales.
74ls85
Comparadores
Son circuitos que comparan el valor binario de dos nmeros proporcionando valor de
cual es mayor, menor, o si ambos son iguales.
El procedimiento para comparar dos datos binarios consiste primero en comparar el bit
ms significativo de cada uno de ellos, si stos son iguales, se compara el siguiente bit ms
significativo y as sucesivamente hasta encontrar una desigualdad que indica cul de los
datos es mayor o menor. Si se comparan todos los bits de ambos datos y no hay
desigualdad entre ellos, entonces evidentemente son iguales.