Académique Documents
Professionnel Documents
Culture Documents
1 0 K
6 , 8 6
K
v
1
1 mA
R
1
R
3
V
B
V
A
v
1
i
1
R
2
R
1
V
A
v
1
i
1
R
e q
R
1
R
3
I
v
1
i
1
R
2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 0
Departamento de Electrnica Pag 17
3.- Se anulan V
A
e I, quedando:
1 1 1
= + R
eq
= 5,45 K
R
eq
R
1
R
3
5,45
v
1
= 2 v
1
= 0,51 V (5)
16 + 5,45
- v
1
i
1
= i
1
= - 0,05 mA (6)
R
1
4.- Se calcula el resultado final sumando los resultados parciales.
v
1
= (1) + (4) + (5) v
1
= 5,8 V
i
1
= (2) + (3) + (6) i
1
= - 0,28 mA
Puede comprobarse que estos resultados coinciden con los del ejercicio A.1.
C.- Mtodo de clculo de equivalentes.
En gran cantidad de circuitos, el clculo del equivalente en Thvenin o Norton
simplifica en gran medida el anlisis. Esto tambin suele utilizarse cuando se quiere calcular
una nica tensin o intensidad en el circuito.
C.1.- Clculo del equivalente en Thvenin.
Se debe calcular el valor de la tensin v
c
(t) en el circuito de la figura considerando que
en t = 0, v
c
(t = 0 ) = v
0
= 0 V.
1 6 K
R
e q
v
1
2 V
R
1
R
3
V
B
v
1
i
1
R
2
5 0 F
v
C
2 , 5 V
5 mA
1 0 K
1 K 0 , 2 5 K
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 0
Departamento de Electrnica Pag 18
1.- Conviene calcular el equivalente en Thvenin del siguiente circuito, que es el
circuito original en el que se ha eliminado el condensador, quedando un puerto de salida cuya
tensin es precisamente la que se quiere calcular, v
c
. De esta forma, el circuito puede
reducirse al que ya se ha visto anterormente, que contiene nicamente una fuente de tensin,
una resistencia y un condensador, pudindose aplicar directamente las expresiones halladas
para dicho circuito.
a) Clculo de la R
T
.
Se anulan todas las fuentes y se calcula la resistencia equivalente.
1 1 1
= + R
eq
= 0,2 K
R
T
1 0,25
b) Clculo de la V
T
.
Se calcular mediante el mtodo de Superposicin.
b1.- Se anula la fuente de tensin:
El circuito resultante es un divisor de intensidad, de lo que se deduce:
V
T
R
T
5 mA
1 0 K
1 K 0 , 2 5 K
2 , 5 V
V
T
1 0 K
1 K 0 , 2 5 K 0 , 2 5 K 1 K
R
T
5 mA
1 0 K
1 K 0 , 2 5 K V
T
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 0
Departamento de Electrnica Pag 19
1
i = 5 = 4 mA ; V
T
= 0,25 i V
T
= 1 V (1)
1 + 0,25
b2.- Se anula la fuente de intensidad:
Teniendo en cuenta que la resistencia de 10 K tiene un terminal desconectado, lo que
equivale a que no existe, el circuito es un divisor de tensin, por lo que el valor de V
T
puede
determinarse directamente a partir de su expresin.
0,25
V
T
= - 2,5 = - 0,5 V (2)
1 + 0,25
b3.- El resultado final es V
T
= (1) + (2) = 1 - 0,5 = 0,5 V
El circuito que resulta una vez se ha sustituido por el equivalente en Thvenin es:
RC = 0,2 K 50 F = 0,2 10
3
50 10
-6
F = 10 10
-3
s RC = 10 ms ;
v
0
= 0 V es un proceso de carga
v
c
(t) = 0,5 ( 1 - e
-t/10
) ( t expresado en ms )
C2.- Equivalente en Norton.
Se quiere calcular el valor de la tensin v
o
en el circuito de la figura.
2 , 5 V
0 , 2 5 K V
T
1 K
1 0 K
0 , 5 V
0 , 2 K
5 0 F
v
c
3 V
1 K
0 , 5 K
v
o
1 , 5 K
2 K v
R
2 v
R
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 0
Departamento de Electrnica Pag 20
1.- Se calcula el equivalente en Thvenin de una parte del circuito:
1
V
T
= 3 (divisor de tensin)
1 + 0,5
V
T
= 2 V
0,5 1 1
R
T
= = K
0,5 + 1 3
2.- A partir del equivalente en Thvenin se obtiene el equivalente en Norton y se
sustituye en el circuito.
1 V
T
R
N
= R
T
= K ; I
N
= = 6 mA
3 R
T
El circuito es un divisor de intensidad, por lo que se tiene:
1/3 6 + 2 v
R
I = 6 + 2 v
R
; i = I = ;
1/3 + 1,5 + 2 11,5
6 + 4 i 6
Por otra parte: v
R
= 2 i ( Ley de Ohm ) i = = = 0,8 mA ;
11,5 7,5
v
o
= i ( 1,5 + 2 ) v
o
= 2,8 V
3 V
1 K
0 , 5 K
v
o
1 K
0 , 5 K
R
T
2 K 1/3 K
v
o
1,5 K
v
R
2 v
R
6 mA 6 mA
2 v
R
v
R
1,5 K
v
o
1/3 K
2 K
I
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 0
Departamento de Electrnica Pag 21
5 . - Eje rc ic ios propue s t os .
1.- Encontrar la expresin general del condensador e inductancia equivalentes a la
asociacin de n elementos en serie y en paralelo.
1 1
Solucin: Condensador paralelo: C
eq
=
i=1
n
C
i
; Condensador serie: =
i=1
n
;
C
eq
C
i
1 1
Inductancia paralelo: =
i=1
n
; Inductancia serie: L
eq
=
i=1
n
L
i
L
eq
L
i
2.- Resolver los siguientes circuitos.
Datos: V
1
= 7 V; V
2
= 6 V; I
1
= 5 mA; R
1
= 1 K; R
2
= 2 K; R
3
= 3 K;
R
4
= 2 K; R
5
= 1 K.
Soluciones (en valor absoluto ): (a) i(V
1
) = 2,44 mA; i(V
2
) = 1,9 mA; i(R
2
) = 2,28 mA;
i(R
3
) = 0,15 mA; i(R
4
) = 2,05 mA. (b) i(V
1
) = 6,57 mA; i(R
1
) = 7 mA; i(R
2
) = 0,43 mA;
i(R
3
) = 0,43 mA; i(R
4
) = 4,57 mA; V(I
1
) = 9,14 V.
3.- Calcula el valor de R
X
en el circuito de la figura sabiendo que I = 0,65 mA. ( Los
datos restantes son los mismos del problema anterior.
Solucin: R
X
= 2,5 K
4. a) Considera tres fuentes reales de tensin, todas con la misma V = 5 V y diferentes
resistencias internas: R
i1
= 1 ; R
i2
= 500 ; R
i3
= 100 K. Calcula la tensin en los
extremos de la fuente cuando se conecta una resistencia R
L
de 500 . Analiza los resultados y
explica qu valores de Ri son los que ms se aproximan al comportamiento ideal.
R4 I1 V1
R1
R2
R3
V2
V1
R5
R4 R2
R3 R1
(a) (b)
R
1
R
2
R
3
V
2
R
X
I
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 0
Departamento de Electrnica Pag 22
b) El mismo ejercicio anterior pero considerando ahora una fuente real de intensidad de
5 mA, los mismos valores de resistencia interna y se trata de calcular la intensidad que aporta
la fuente a la resistencia R
L
de 500 .
Soluciones: a) v
1
= 4,99 V ; v
2
= 2,5 V ; v
3
= 0,0249 V ; i
1
= 0,00998 mA ;
i
2
= 2,5 mA ; i
3
= 4,975 mA
5.- Calcula la V
I
del circuito (a) y la I
v
del circuito (b).
Solucin: V
I
= 4,48 V; I
v
= 3,61 mA
6.- En el circuito de la figura, en t = 0 se cierra el interruptor S
1
y comienza la carga del
condensador ( v
c
(t=0) = 0 V). En t = 4 ms. se vuelve a abrir S
1
. Calcular el valor de v
c
(t).
Solucin: Para 0 t 4 ms. v
c
(t) = 3 ( 1 - e
-t/12
). Para t 4 ms. v
c
(t) = 0,85 e
-t/30
.
(t expresado en ms.)
5 V
0,7 V
10 V
3 V
10iB
0,7 V
10K
(a) (b)
15 mA
5iB
IV
iB
2,4K
2,4K
1,6K
6K 2,5K
2,5K
VI
5 V
6 K
1 0 mA
v
c
1 0 F
3 K
2 K
4 K
S1
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 0
Departamento de Electrnica Pag 23
Tema 1.-Conceptos bsicos de circuitos
digitales.
1 . - Se ale s e l c t ric as
Seal elctrica: Representacin de la variacin de una magnitud elctrica (tensin o
intensidad) frente al tiempo. La magnitud ms utilizada es la tensin. Este concepto es
interesante en tanto en cuanto es susceptible de representar una informacin.
Desde este punto de vista puede establecerse la siguiente clasificacin:
Seal analgica: Todos los valores de tensin comprendidos entre un mximo y un
mnimo son significativos a la hora de interpretar la informacin que representa la seal.
Seal digital binaria: Slo son significativos los valores de tensin comprendidos en
dos intervalos de tensin diferentes. A todos los valores dentro de cada uno de los intervalos
se les asocia un mismo valor lgico, normalmente uno y cero.
Segn lo anterior, en un mismo intervalo de tiempo, una seal analgica porta una
mayor cantidad de informacin que una seal digital, pero esta informacin es mucho menos
inmune a fenmenos externos como el ruido que la seal digital.
2 . - Familias lgic as .
Puerta lgica: Circuito electrnico con uno o varios puertos de entrada y uno o varios
puertos de salida que proporciona seales digitales en sus salidas cuando a sus entradas se
aplican seales digitales, de forma que cada salida representa una funcin booleana de las
seales de entrada.
Normalmente, los circuitos digitales toman la energa de una fuente independiente de
tensin continua, denominada fuente de alimentacin, de forma que el terminal de masa del
V
t
Seal analgica
V
t
Seal digital binaria
V(1)
V(0)
) que
depende del tipo de semiconductor (en el Silicio es aproximadamente de 0,7 V y en el
Germanio de 0,2 V).
Puede considerarse que el diodo es el dispositivo binario ms elemental, ya que permite
el paso de corriente en un sentido y lo rechaza en sentido contrario.
5 . - Curva c arac t e rs t ic a y mode los de c irc uit o de l diodo.
La curva caracterstica de un
dispositivo de dos terminales es la
representacin grfica de la intensidad que
circula por l frente a la tensin que existe
entre sus extremos.
Si esta expresin es una lnea recta, el
dispositivo es lineal y en caso contrario no
lineal.
El diodo es un dispositivo no lineal,
siendo su curva caracterstica la
representada en la figura. En polarizacin
inversa, la intensidad que circula por el
ID
VD
iD = Is (e
VD/VT
- 1)
(VT = kT/q ; k = cte. de Boltzmann; T =
temperatura en
o
K; q = carga del electrn)
Curva caracterstica del diodo
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 5
diodo es prcticamente nula y en polarizacin directa la intensidad es una funcin exponencial
de la tensin.
Este modelo no es adecuado para el anlisis manual de circuitos ya que al ser no lineal,
la resolucin de las ecuaciones se hace muy compleja, por lo que en la prctica se utilizan
modelos aproximados.
Modelo ideal.
El diodo se comporta como un
circuito abierto en polarizacin inversa y
como un cortocircuito en polarizacin
directa.
Modelo con tensin umbral.
El diodo se comporta como un
circuito abierto en polarizacin inversa y
como una fuente de tensin igual a la
umbral en polarizacin directa.
Modelo linealizado general.
El diodo se comporta como un
circuito abierto en polarizacin inversa y
como una fuente de tensin igual a la
umbral en serie con una resistencia Rd en
polarizacin directa.
6 . - El diodo Ze ne r.
El diodo Zener es un tipo especial de
diodo que se caracteriza porque conduce en
zona inversa a partir de una tensin
negativa V
Z
. Esto significa que el diodo
Zener tiene tres zonas de funcionamiento.
La zona de polarizacin directa tiene las
mismas caractersticas que la del diodo
bsico, mientras que en polarizacin
inversa se diferencian dos zonas, una en la
que el diodo no conduce intensidad y otra
en la que circula intensidad ( en sentido
Polarizacin inversa (V
D
< 0) : i
D
-I
s
Polarizacin directa (V
D
>> V
T
) : i
D
I
s
e
VD/VT
Modelo ideal:
vD 0 iD = 0
iD 0 vD = 0
Modelo con V:
vD V iD = 0
iD 0 vD = V
Modelo linealizado:
vD V iD = 0
vD V
iD = (VD - V) / RD
vD
iD
vD
iD
V
V vD
iD
1/RD
iD
vD
Curva caracterstica del diodo Zener
VZ
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 6
contrario a como circula en conduccin directa ) y la tensin tiene un valor menor o igual a
V
Z
.
El modelo del diodo Zener se forma a partir de cualquiera de los modelos del diodo
bsico aadiendo una nueva zona de operacin, la de conduccin inversa. La expresin en
polarizacin directa permanece sin cambios, pero en la zona inversa hay que introducir una
modificacin en la condicin, que queda: V
Z
V
D
0 para el modelo ideal y V
Z
V
D
V
para los otros modelos. La expresin general para la zona de conduccin inversa es:
I
D
= (V
D
- V
) / R
Z
V
D
V
Z
, siendo R
Z
el inverso de la pendiente de la caracterstica en
dicha zona.
El modelo ms utilizado del diodo Zener es el que supone que las resistencias RD y RZ
tienen un valor nulo, quedando:
i
D
0 v
D
= V
V
Z
v
D
V
i
D
= 0
i
D
0 v
D
= V
Z
7 . - Ot ros t ipos de diodos .
a) Diodos emisores de luz ( LED ).
Estn fabricados con un compuesto semiconductor, el Arseniuro de Galio ( AsGa ) y se
caracterizan porque emiten fotones de luz visible o infrarroja cuando conducen en
polarizacin directa. En polarizacin inversa se comportan como un diodo bsico, aunque se
diferencian en que la tensin umbral V
= 0,7 V para
los dos diodos.
2,3 K
1,6 K
iD
1,6 V
0,75 V
2,3 K
1,6 K
vD
+
1,6 V
0,75 V
1 K
2 K
3 K
0,9 K
Vo
2 mA
D2
D1
+
5 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 10
a) Se simplifica el circuito mediante el Teorema de Thvenin:
El circuito queda:
b) Se supone: D1 OFF i
D1
= 0 ; v
D1
0,7 V (1)
D2 OFF i
D2
= 0 ; v
D2
0,7 V (2)
El circuito equivalente queda:
v
D2
= 0 ; v
D1
= 3 No se cumple la condicin (1) estado INCORRECTO
1 K
3 K
2 mA
5 V
V
T
= - 2 1 + 5 - 2 3 = - 3 V
R
T
= 1 + 3 = 4 K
4 K
2 K
0,9 K
Vo
D2
D1
+
-3 V
4 K
2 K
0,9 K
Vo
vD2
+
-3 V
vD1
+
+
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 11
c) Se supone: D1 OFF i
D1
= 0 ; v
D1
0,7 V (1)
D2 ON v
D2
= 0,7 V ; i
D2
0 (2)
El circuito equivalente queda:
0,7
i
D2
= - = - 0,24 mA < 0 no se cumple la condicin (2)
2,9
estado INCORRECTO
d) Se supone: D1 ON v
D1
= 0,7 V ; i
D1
0 (1)
D2 ON v
D2
= 0,7 V ; i
D2
0 (2)
El circuito equivalente queda:
i = i
D1
+ i
D2
3 + 2 i
D2
2 i
D2
+ 0,7 + 3 - 4 i
D1
- 0,7 = 0 i
D1
=
4
2 i
D2
+ 0,7 + 0,9 i = 0 2,9 i
D2
+ 0,7 + 0,9 i
D1
= 0
- 5,5
11,6 i
D2
+ 2,8 + 2,7 + 1,8 i
D2
= 0 i
D2
=
13,4
i
D2
= - 0,41 mA < 0 no se cumple la condicin (2) estado INCORRECTO.
4 K
2 K
0,9 K
Vo
iD2
+
-3 V
vD1 +
0,7 V
4 K
2 K
0,9 K
Vo
iD2
+
-3 V
iD1
0,7 V
0,7 V
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 12
e) Se supone: D1 v
D1
= 0,7 V ; i
D1
0 (1)
D2 OFF i
D2
= 0 ; v
D2
0,7 V (2)
El circuito equivalente queda:
3 - 0,7
-3 + 0,9 i
D1
+ 0,7 + 4 i
D1
= 0 i
D1
= = 0,47 mA > 0
4,9
Se cumple la condicin (1)
v
D2
= V
O
= - 0,9 i
D1
= - 0,42 V < 0,7 V Tambin se cumple (2)
estado CORRECTO V
O
= - 0,42 V
Se han supuesto todas las posibles combinaciones para comprobar que slo una es
correcta, pero para resolver este tipo de ejercicios, en general no es necesario resolver todas
ellas; basta con hallar la que es correcta para saber que todas las restantes son incorrectas. En
este ejercicio, dado que en el caso b) se vi que D1 no poda estar en OFF, lo ms directo
hubiese sido probar la siguiente combinacin con D1 ON y D2 OFF, que es precisamente el
estado correcto.
B.- Ejercicios de caracterstica de transferencia.
El mtodo a seguir es el siguiente:
1.- Se calcula el nmero total de estados en que puede estar el circuito.
2.- Se resuelve cada configuracin del circuito y se calcula el rango de validez de esa
solucin en base a las condiciones de funcionamiento de los diodos.
3.- Dos condiciones necesarias para que el resultado sea correcto son:
a.- Que est cubierto todo el rango de variacin de Vi ( que es de - a + si no se da
explcitamente en el problema otro rango distinto ).
4 K
2 K
0,9 K
Vo
vD2
+
-3 V
+
0,7 V
iD1
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 13
b.- Que no existan discontinuidades en la funcin de transferencia Vo = (Vi)
B1.- Calcular la tensin Vo en funcin de Vi en el circuito de la figura en los dos casos
siguientes:
a) Modelo ideal
b) Modelo lineal con V
y R
D
a) Modelo ideal.
1.- Se supone: D ON v
D
= 0 : i
D
0
El circuito equivalente es el siguiente:
V
i
i
D
= 0 V
i
0
R
L
V
O
= V
i
V
i
0 V
O
= V
i
(1)
2.- Se supone: D OFF i
D
= 0 : v
D
0
v
D
= V
i
- 0 0 V
i
0
i
D
= 0 i
D
R
L
= V
O
= 0
V
i
0 V
O
= 0 (2)
3.- Se comprueba que est cubierto todo el rango de variacin de V
i
( en (1) de - a 0 y
en (2) de 0 a + ). Para ver si existen discontinuidades:
V
O
= V
i
= 0 ( en (1) )
En Vi = 0:
V
O
= 0
( en (2) )
Coinciden los valores de V
O
para V
i
= 0 en (1) y (2) no hay discontinuidades
se cumplen las dos condiciones necesarias para que la solucin sea correcta.
+
Vi Vo RL
+
Vi Vo RL
iD
+
Vi Vo RL
vD +
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 14
b) Modelo lineal.
v
D
- V
1.- Se supone: D ON i
D
= : v
D
V
R
D
i
D
R
D
+ V
= v
D
V
i
D
R
D
0 i
D
0
V
i
- V
i
D
= 0 V
i
V
R
D
+ R
L
V
i
- V
V
O
= i
D
R
L
= R
L
R
D
+ R
L
R
L
V
i
V
V
O
= ( V
i
- V
) (1)
R
D
+ R
L
2.- Se supone: D OFF i
D
= 0 : v
D
V
v
D
= V
i
- 0 V
V
i
V
i
D
= 0 i
D
R
L
= V
O
= 0
V
i
V
V
O
= 0 (2)
Se comprueba que:
a.- Se cubre todo el rango de variacin de V
i
.
b.- En V
i
= V
:
R
L
V
O
= ( V
- V
) = 0 en (1) ; V
O
= 0 en (2)
R
D
+ R
L
B2.- Calcular la caracterstica de transferencia del siguiente circuito considerando los
diodos como ideales.
+
Vi Vo RL
vD +
V RD
+
Vi Vo RL
vD +
D2
25 V
100 K 200 K
100 V
D1
Vi
Vo
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 15
a) Se supone: D1 OFF i
D1
= 0 ; v
D1
0 (1)
D2 OFF i
D2
= 0 ; v
D2
0 (2)
v
D2
= 100 - 25 = 75 V > 0 no se puede cumplir (2) Caso IMPOSIBLE.
b) Se supone: D1 v
D1
= 0 ; i
D1
0 (1)
D2 OFF i
D2
= 0 ; v
D2
0 (2)
V
i
- 25
i
D1
= 0 V
i
25 V (A)
100
V
O
= 100 V ; v
D2
= V
O
- V
i
0 V
i
100 V (B)
Para que sean ciertas (A) y (B) simultneamente, debe verificarse la condicin ms
restrictiva, que es la (B), por tanto:
V
i
100 V V
O
= 100 V (S1)
c) Se supone: D1 OFF i
D1
= 0 ; v
D1
0 (1)
D2 ON v
D2
= 0 ; i
D2
0 (2)
25 V
100 K 200 K
100 V
Vi
Vo
vD1 + + vD2
25 V
100 K 200 K
100 V
Vi
Vo
iD1
+ vD2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 16
i
D2
= 0,25 mA > 0
V
O
= 100 i
D2
+ 25 = 50 V ; v
D1
= V
i
- V
O
= V
i
- 50 0 V
i
50 V
V
i
50 V V
O
= 50 V (S2)
d) Se supone: D1 ON v
D1
= 0 ; i
D1
0 (1)
D2 ON v
D2
= 0 ; i
D2
0 (2)
i = i
D1
+ i
D2
V
i
- 25 = 100 i
100 - V
i
100 - V
i
= 200 i
D2
i
D2
= 0 V
i
100 V
200
V
O
= V
i
3 V
i
- 150
i
D1
= 0 V
i
50 V
200
50 V V
i
100 V V
O
= V
i
(S3)
La representacin grfica se muestra en la pgina siguiente:
25 V
100 K 200 K
100 V
Vi
Vo
vD1 +
iD2
25 V
100 K 200 K
100 V
Vi
Vo
iD1 iD2
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 17
B3.- Calcular la caracterstica de transferencia del siguiente circuito considerando que
los diodos son ideales y que la tensin inversa del Zener es de V
Z
= - 3 V
a) Se supone: D1 OFF i
D1
= 0 ; -3 V v
D1
0 V (1)
D2 OFF i
D2
= 0 ; v
D2
0 V (2)
v
D1
= V
i
; v
D2
= 1 > 0 No cumple la condicin (2) Caso IMPOSIBLE
100
100
50
50
Vo
Vi
(S2)
(S3)
(S1)
D2
10 K 10 K
1 V
D1
Vi
Vo
10 K 10 K
1 V
Vi
Vo
vD1 + + vD2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 18
b) Se supone: D1 OFF i
D1
= 0 ; - 3 v
D1
0 V (1)
D2 ON v
D2
= 0 V ; i
D2
0 (2)
1
i
D2
= > 0
20
v
D1
= V
i
- V
O
; V
O
= 10 / 20 = 0,5 V v
D1
= V
i
- 0,5
(1) -3 V
i
- 0,5 V
i
-2,5 V
(1) V
i
- 0,5 0 V
i
0,5 V ;
- 2,5 V V
i
0,5 V V
O
= 0,5 V (S1)
c) Se supone: D1 v
D1
= 0 V ; i
D1
0 (1)
D2 OFF i
D2
= 0 ; v
D2
0 V (2)
V
O
= 1 V
i
D1
= V
i
0 V
i
0
v
D2
= V
O
- V
i
= 1 - V
i
0 V
i
1 ; Siempre que se cumpla esta condicin
tambin se cumple la anterior, pero lo
contrario no es cierto, por lo que queda:
10 K 10 K
1 V
Vi
Vo
vD1 +
iD2
10 K 10 K
1 V
Vi
Vo
iD1
+ vD2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 19
V
i
1 V V
O
= 1 V (S2)
d) Se supone: D1 ON v
D1
= 0 V ; i
D1
0 (1)
D2 ON v
D2
= 0 V ; i
D2
0 (2)
V
O
= V
i
1 - V
i
i
D2
= 0 V
i
1 V
10
V
i
2 V
i
- 1
i
D1
+ i
D2
= i
D1
= 0 2 V
i
1 V
i
0,5 V
10 10
0,5 V V
i
1 V V
O
= V
i
(S3)
e) Se supone: D1 INV v
D1
= - 3 V ; i
D1
0 (1)
D2 OFF i
D2
= 0 ; v
D2
0 V (2)
v
D2
= 1 - ( 3 + V
i
) = - V
i
- 2 0 V
i
- 2 Estas condiciones son incom-
patibles
3 + V
i
i
D1
= 0 V
i
- 3 Caso IMPOSIBLE
10
10 K 10 K
1 V
Vi
Vo
iD1 iD2
i
10 K 10 K
1 V
Vi
Vo
iD1
+ vD2
- 3 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 20
f) Se supone: D1 INV v
D1
= - 3 V ; i
D1
0 (1)
D2 ON v
D2
= 0 V ; i
D2
0 (2)
1 - V
O
- V
i
- 2
i
D2
= ; V
O
= 3 + V
i
i
D2
= 0 Vi - 2 V
10 10
3 + V
i
V
i
+ 2 2 V
i
+ 5
i
D1
+ i
D2
= = i
D1
i
D1
= 0 V
i
-2,5 V
10 10 10
Esta ltima condicin engloba a la anterior, por lo tanto:
V
i
- 2,5 V V
O
= 3 + V
i
(S4)
10 K 10 K
1 V
Vi
Vo
iD1
iD2
i
- 3 V
-2,5 0,5 1
0,5
1
- 3
VO
Vi
(S1)
(S4)
(S3)
(S2)
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 21
7 . - Eje rc ic ios propue s t os .
1.- Calcular las tensiones e intensidades de los diodos en los siguientes circuitos,
considerando el modelo con tensin umbral V
= 0,7 V para:
a) Vi = - 2 V
b) Vi = 3 V
Soluciones: (1) a) V(D1) = -3 V, i(D1) = 0, V(D2) = -3 V, i(D2) = 0; b) V(D1) = 0,7 V,
i(D1) = 0,65 mA, V(D2) = -1,7 V, i(D2) = 0. (2) a) V(D1) = -4,15 V, i(D1) = 0, V(D2) = 0,7
V, i(D2) = 0,15 mA; b) V(D1) = 0,7 V, i(D1) = 0,3 mA, V(D2) = 0,7 V, i(D2) = 0.
2.- Calcular la caracterstica de transferencia en los siguientes circuitos, considerando el
modelo ideal.
Vi
D1 D2
2 K
1 V
4 K
4 V
(1 )
Vi
1 K
D2
1 K
3 V
D1
2 V
(2 )
Vi
6 K
2 K
3 K
D1
D2
1 mA
Vo
(1 )
Vi
12 K 6 K
D1 D2
3 V
9 V
Vo
(2 )
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 22
Soluciones: (1) Vi - 6 Vo = 0, Vi - 6 Vo = 2 + Vi/3;
(2) Vi 3 Vo = 0, 3 Vi 5 Vo = Vi - 3, Vi 5 Vo = 2;
(3) Vi 0 Vo = Vi/2, 0 Vi 7,5 Vo = 2 Vi/3, Vi 7,5 Vo = 2 + 2 Vi/5.
(4) Vi 9 Vo = 0,8 Vi + 6,8 ; 9 Vi 12 Vo = 14 ; Vi 12 Vo = 0,8 Vi +
4,4. (Todas las tensiones en voltios).
3.- Calcula la tensin Vo en los circuitos de la figura, considerando el modelo con
tensin umbral V
= 0,7 V, cuando las tensiones Vi1 y Vi2 toman todas las posibles
combinaciones de valores 0 V y 5 V. Qu funcin lgica realizan los circuitos ?
Vi
5 K
5 K
10 K
10 K
5 V
D1
D2
Vo
(3 )
Vi
2 K
3 K
0,5 K
5 iD1
4 mA
Vo
D1 D2
(4 )
(VZ = -3 V)
Vi1
D1
D2
Vi2
VO
1 K
(2 )
D1
D2
VO
1 K
5 V
Vi2
Vi1
(1 )
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 2
Departamento de Electrnica Pag 23
Tema 3.- El Transistor Bipolar (B.J.T.)
1 . - Es t ruc t ura fs ic a.
La estructura fsica de un transistor
bipolar est constituida por una barra de
semiconductor en la que se han dopado con
impurezas tres zonas diferentes, dos en los
extremos y una zona central, tal como se
muestra en la figura 1. Cada zona tiene un
terminal que permite que sea conectada con
el exterior. Existen dos posibilidades de
realizar dicho dopado, una consiste en hacer
las dos zonas extremas tipo N y la central
tipo P, obteniendo un transistor NPN y la
otra consiste en hacer las dos zonas
extremas tipo P y la zona central tipo N,
obteniendo un transistor PNP. El
funcionamiento de ambos transistores es
totalmente equivalente. Aqu veremos
nicamente el NPN por ser el ms utilizado
en la prctica.
En resumidas cuentas, el transistor bipolar es un dispositivo de tres terminales,
denominados BASE (el terminal central) y COLECTOR y EMISOR (los terminales
extremos).
Para que el funcionamiento del
transistor sea correcto, debe presentar las
siguientes caractersticas:
- El espesor de la zona de base (la
separacin entre emisor y colector) debe ser
muy pequeo (del orden de pocos m) en
comparacin con las zonas de emisor y
colector.
- El dopado de la regin de emisor
debe ser mucho mayor que el de la base y
que el del colector.
- El rea de contacto del colector con la base debe ser mayor que la del emisor con la
base. Un esquema ms real de un transitor NPN se muestra en la figura 2.
N P N
Emisor Base Colector
Fig 1. Estructura de un BJT NPN
N
N
Teminal
de COLECTOR
Teminal
de EMISOR
Teminal
de BASE Dixido
de Silicio
0,3 mm
5 m
Figura 2. Estructura real de un BJT tipo planar
P
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 1
2 . - El t rans is t or bipolar c omo e le me nt o de c irc uit o.
El smbolo de circuito de los transistores NPN y PNP se muestra en la figura 3.
Al ser un elemento de 3 terminales, el
estado del BJT viene dado por seis
variables, que son: i
B
, i
C
, i
E
, V
BE
, V
CE
y
V
CB
. Teniendo en cuenta que deben
cumplirse las leyes de Kirchoff: i
B
+ i
C
+ i
E
= 0 y V
CE
= V
CB
+ V
BE
, de las seis
variables slo cuatro son independientes,
por tanto, para especificar el estado de un
BJT es suficiente con dar el valor de dos de
sus intensidades y dos de sus tensiones.
Zonas de operacin del transistor.
El BJT est constituido por dos uniones PN, y cada una de ellas puede estar polarizada
de dos formas, como se vi en el diodo, por tanto, el BJT puede funcionar en 4 zonas de
operacin diferentes, que son:
1.- Zona activa.
- Unin B-E directamente polarizada.
- Unin B-C inversamente polarizada.
En esta zona, BJT se comporta como un Amplificador, siendo la ms utilizada en
circuitos analgicos. Sus caractersticas son:
V
BE
V
, V
BC
V
, i
B
0, i
C
= i
B
, donde >> 1
2.- Zona de saturacin.
- Unin B-E directamente polarizada.
- Unin B-C directamente polarizada.
Es utilizada en circuitos digitales. Sus caractersticas son:
V
BE
V
, V
BC
V
, i
B
0
B
E
C
NPN PNP
C
E
B
Figura 3. Smbolo de circuito del BJT
iB
iC
iE
iB
iE
iC
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 2
3.- Zona de corte.
- Unin B-E inversamente polarizada.
- Unin B-C inversamente polarizada.
Es utilizada en circuitos digitales. Sus caractersticas son.
V
BE
V
, V
BC
V
, i
B
= i
C
= 0
4.- Zona activa inversa.
- Unin B-E inversamente polarizada.
- Unin B-C directamente polarizada.
Se utiliza en muy pocos circuitos. Sus caractersticas son:
V
BE
V
, V
BC
V
, i
B
0, i
E
=
R
i
B
,
R
< 1
Configuraciones del transistor bipolar.
Al tener tres terminales, el transistor bipolar se configura como un circuito con dos
puertos que tienen un terminal comn. Segn cual sea dicho terminal comn, el BJT puede
disponerse en tres configuraciones diferentes:
- Base comn.
- Colector comn.
- Emisor comn.
La configuracin ms frecuente es la de emisor comn.
Base comn Colector comn Emisor comn
Figura 4. Configuraciones del BJT
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 3
Modelo linealizado del transistor bipolar NPN en emisor comn.
1 Zona Activa.
Condiciones: i
B
0, i
C
0, V
CE
V
CE(SAT)
Modelo: V
BE
= V
BE(ON)
, i
C
= i
B
2 Zona de Saturacin:
Condiciones: i
B
0, i
C
i
B
Modelo: V
BE
= V
BE(ON)
, V
CE
= V
CE(SAT)
3 Zona de corte:
Condiciones: V
BE
V
BE(ON)
Modelo: i
B
= 0, i
C
= 0
3 . - Familias lgic as bipolare s .
Por orden cronlgico de aparicin, las familias lgicas ms importantes basadas en el
BJT son la RTL, DTL y TTL.
A.- Familia RTL (Resistor Transistor Logic)
Es la familia ms antigua y la que tiene un
circuito ms simple.
Puerta bsica: NOR.
Circuito tpico: Transistor en emisor comn
con resistencia en el colector.
Ventaja principal: Circuito muy simple.
Permite realizar la funcin AND cableada.
Inconvenientes: Consume intensidad en su
entrada. El FAN-IN es pequeo. Los mrgenes de
ruido son bajos, presenta poca inmunidad al ruido.
El tiempo de subida es alto.
B
E
C
iB
iB
VBE(ON)
VCE
+
B
E
C
iB
VBE(ON)
VCE(SAT)
iC
B
E
C
VBE
+
VCC
IN1
OUT
Puerta NOR RTL
IN2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 4
B.- Familia DTL (Diode Transistor Logic)
Presenta una serie de mejoras frente a la
RTL, a costa de que el circuito es algo ms
complejo.
Puerta bsica: NAND
Circuito tpico: Circuito de entrada con
diodo.
Ventajas: Mejora el FAN-IN y los
mrgenes de ruido de la RTL.
Inconvenientes: Es an algo ms lenta
que la RTL.
C.- Familia TTL (Transistor Transistor Logic).
Puerta bsica: NAND
Circuito tpico: Salida
TOTEM-POOLE. Entrada transistor
multiemisor.
Ventajas: Mejora ampliamente
la velocidad de la DTL, debido
fundamentalmente a la adicin del
transistor de carga en el circuito de
salida
Inconvenientes: Circuito ms
complejo. No permite realizar
funciones cableadas.
4 . - Eje rc ic ios Re s ue lt os .
A.- Ejercicios del clculo del punto de trabajo.
El punto de trabajo de un transistor viene dado por 4 variables. Cuando el transistor est
en emisor comn, estas variables son i
B
, i
C
, V
BE
y V
CE
.
El mtodo a seguir es similar al que se utiliz con los diodos, aunque ahora hay que
tener en cuenta que el transistor puede estar en tres estados diferentes (por el momento
VCC
IN1
IN2
OUT
Puerta NAND DTL
VCC
IN1
IN2
OUT
Puerta NAND TTL
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 5
exclumos que pueda estar en zona activa inversa), por lo que en un circuito con diodos y
transistores tendremos: n estados = 2
(n diodos)
3
(n BJT)
. Normalmente sale un nmero de
estados muy alto, por lo que antes de empezar a probar estados hay que observar el circuito
para determinar cul puede ser el estado ms probable en que se encuentre.
A1.- Calcular el punto de trabajo de los siguientes circuitos.
a) Primeramente se calcula el equivalente en Thvenin del circuito de entrada:
El circuito queda de la forma
siguiente:
10 V 10 V
400 K
400 K
5 K
400 K
400 K
2 K
5 K
a) b)
= 100
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
Q Q
400
V
T
= 10 = 5 V
800
R
T
= 200
10 V
400 K
400 K
VT
+
10 V
200 K
5 K
5 V
Q
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 6
1) Se supone que Q est en zona de CORTE: V
BE
0,7 V
2) Se supone que Q est en zona ACTIVA: i
B
0 ; V
CE
0,2 V
3) Se supone que Q est en zona de SATURACION: i
B
0 ; i
C
i
B
El punto de trabajo del transistor es:
V
BE
= 0,7 V ; V
CE
= 0,2 V ; i
B
= 0,0215 mA ; i
C
= 1,96 mA
200 K
5 K
5 V
i
B
= i
C
= 0
V
BE
= 5 V > 0,7 V Q NO ESTA EN CORTE
10 V
VBE
+
200 K
5 K
5 - 0,7
i
B
= = 0,0215 mA > 0
200
i
C
= 100 i
B
= 2,15 mA ; V
CE
= - 5 i
C
+ 10
V
CE
= - 0,75 V < 0,2 V Q NO ESTA EN ACTIVA
10 V
+
VCE
100 iB
5 V
0,7 V
iB
200 K
5 K
5 - 0,7
i
B
= = 0,0215 mA > 0 ; i
B
= 2,15 mA
200
10 - 0,2
i
C
= = 1,96 mA < i
B
5
Q ESTA EN SATURACION
10 V
iC
5 V
0,2 V
0,7 V
iB
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 7
b) El circuito de entrada es similar al anterior:
1) Se supone que Q est en zona de CORTE: V
BE
0,7 V
2) Se supone que Q est en zona de SATURACION: i
B
0 ; i
C
i
B
3) Se supone que Q est en zona ACTIVA: i
B
0 ; V
CE
0,2 V
El punto de trabajo del transistor es:
V
BE
= 0,7 V ; V
CE
= 2,49 V ; i
B
= 0,011 mA ; i
C
= 1,1 mA
200 K
5 K
5 V
i
B
= i
C
= 0
V
BE
= 5 V > 0,7 V Q NO ESTA EN CORTE
10 V
VBE
+
2 K
200 K
5 K
5 - 0,7 = 202 i
B
+ 2 i
C
;
10 - 0,2 = 7 i
C
+ 2 i
B
;
i
B
= 4,9 - 3,5 i
C
4,3 = 989,8 -707 i
C
+ 2 i
C
989,5
i
C
= = 1,398 mA ;
705
i
B
= 4,9 - 4,892 = 0,008 mA ; i
B
= 0,8 mA < i
C
Q NO ESTA EN SATURACION
10 V
iC
5 V
0,2 V
0,7 V
iB 2 K
200 K
4,3
5 - 0,7 = 200 i
B
+ 202 i
B
i
B
= 0,011 mA > 0
402
V
CE
= - 500 i
B
+ 10 - 202 i
B
V
CE
= 2,49 V > 0,2 V
Q ESTA EN ACTIVA
10 V
+
VCE
100 iB
5 V
0,7 V
iB
5 K
2 K
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 8
A2.- En el siguiente circuito, calcula V
0
para las distintas combinaciones de V
I1
y V
I2
,
que pueden tomar los valores de 0 V y 5 V. Qu funcin lgica realiza ?. Calcula la potencia
consumida por el circuito cuando las dos entradas estn a 5 V.
1) V
i1
= 0 V ; V
i2
= 0 V
El estado ms probable de los diodos es D1 ON y D2 ON, por lo que la tensin en la
resistencia de base ser de 0,7 V, insuficiente para que Q conduzca, por lo que su estado ms
probable ser de CORTE. Segn esto, el circuito equivalente quedar:
5 - 0,7
D1 y D2 estn en paralelo, por lo que i
D1
= i
D2
; i = i
D1
+ i
D2
= i= 0,86 mA
5
i
D1
= i
D2
= 0,43 mA > 0 D1 y D2 estn en ON.
i
B
= 0 V
BE
= 0,7 V est dentro de la condicin de CORTE.
i
C
= 0 V
O
= - 5 i
C
+ 5 V
O
= 5 V
5 V
5 K 5 K
15 K
D1
D2
VI1
VI2
V0
+
= 100
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
Q
5 V
5 K 5 K
15 K
0,7 V
0,7V
+
+ V0
VBE
iD1
iD2
i
D1 ON i
D1
0
D2 ON i
D2
0
Q CORTE V
BE
0,7 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 9
2) V
i1
= 0 V ; V
i2
= 5 V
Al igual que antes,el estado ms probable del diodo D1 es ON, mientras que el de D2 es
OFF. Al estar conduciendo un diodo, el transistor debe seguir en corte:
5 - 0,7
i = i
D1
= = 0,86 mA > 0 ; V
D2
= 0,7 - 5 = - 4,3 V < 0,7 V ; V
BE
= 0,7 V
5
Se comprueban las suposiciones iniciales Q est en CORTE;
i
C
= 0 V
O
= - 5 i
C
+ 5 V
O
= 5 V
El circuito es simtrico, por lo que el resultado anterior tambin es vlido para V
i1
=
5 V y V
i2
= 0 V.
3) V
i1
= 5 V ; V
i2
= 5 V
En este caso, lo ms probable es que los diodos estn en OFF y que Q conduzca. Si
suponemos que lo hace en SATURACIN:
5 V
5 K 5 K
15 K
0,7 V
5 V
+
V0
VBE
iD1
VD2
i
D1 ON i
D1
0
D2 OFF V
D2
0,7 V
Q CORTE V
BE
0,7 V
+
+
5 V
5 K 5 K
15 K
5 V
+
V0
iB
VD2
i
D1 OFF V
D1
0,7 V
D2 OFF V
D2
0,7 V
Q SAT i
B
0 ; i
C
i
B
+
+
VD1
5 V
iC
0,7 V
0,2 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 10
5 - 0,7
i = i
B
= = 0,215 mA > 0 iB = 21,5 mA
5 + 15
5 - 0,2
i
C
= = 0,96 mA < iB = 21,5 mA Q est en SATURACIN.
5
V
D1
= V
D2
= 15 i
B
+ 0,7 - 5 = - 1,075 V < 0,7 V D1 y D2 estn en OFF,
Por tanto: V
O
= 0,2 V
El resultado final es:
La potencia (P) viene dada por el producto de la tensin de la fuente de alimentacin
por la intensidad total que proporciona. Para las entradas V
i1
= V
i2
= 5 V:
P = 5 ( i + iC ) P = 5,875 mW
B.- Ejercicios de caracterstica de transferencia.
El mtodo a seguir es similar al seguido con los diodos, con la diferencia de que el
margen de variacin de la tensin de entrada se restringe al valor de la fuente de alimentacin.
B1.- Calcula y representa la caracterstica de transferencia de los siguientes circuitos,
indicando los valores V
IH
, V
IL
, V
OH
, V
OL
, NM
H
, NM
L
, TW y LS.
V
i1
V
i2
V
O
0 0 5
0 5 5
5 0 5
5 5 0,2
Funcin NAND
5 V
20 K
5 K
Vi
Vo
+
= 100
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
a)
5 V
2 K
2 K
2 K
5 K
Vi
Vo
Q1
Q2
D2
D1
= 50
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
V = 0,7 V
b)
+
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 11
a) Se estudia el estado del transistor.
1) Se supone que Q est en zona de CORTE: V
BE
0,7 V
3) Se supone que Q est en zona de SATURACION: i
B
0 ; i
C
i
B
V
O
= 0,2 V
V
i
0,892 V V
O
= 0,2 V
3) Se supone que Q est en zona ACTIVA: i
B
0 ; V
CE
0,2 V
0,7 V V
i
0,892 V V
O
= - 25 V
i
+ 22,5
20 K
5 K
Vi
i
B
= 0 V
BE
= V
i
; V
BE
0,7 V V
i
0,7 V
i
C
= 0 V
O
= 5 V
V
i
0,7 V V
O
= 5 V
5 V
+
+
VBE
VO
20 K
5 K
V
i
- 0,7
i
B
= 0 ; V
i
0,7 V
20
5 - 0,2 V
i
- 0,7
i
C
= 100 4,8 25 V
i
- 17,5
5 20
4,8 + 17,5
Vi V
i
0,892 V ; Esta condicin
25
es ms restrictiva que la anterior
iC
0,2 V
0,7 V
iB
Vi
VO
5 V
+
20 K
5 K
V
i
- 0,7
i
B
= 0 ; V
i
0,7 V
20
V
O
= 5 - 500 i
B
= 5 - 25 V
i
+ 17,5 = V
CE
V
CE
= - 25 V
i
+ 22,5 0,2
22,3
V
i
V
i
0,892 V
25
5 V
+
VO
100 iB
0,7 V
iB
Vi
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 12
( Las tensiones V
OH
, V
OL
,
V
IH
y V
IL
se han tomado en los
puntos donde no existe la derivada
de la funcin. )
b) El circuito es ms complejo, por lo que se va a hacer una evaluacin preeliminar de
los posibles estados de los transistores:
Por su disposicin, siempre que conduce Q1 lo hace en ACTIVA ( ver ejercicio
propuesto 1 ) y adems conduce D2, pudiendo estar Q2 conduciendo o sin conducir, pero si
ambos estn en corte, a Q2 no le llega corriente, por lo que tambin estar en corte. Por tanto,
los estados posibles a priori de Q1, Q2 y D2 son:
1) Q1 CORTE, Q2 CORTE, D2 OFF
2) Q1 ACTIVA, Q2 CORTE, D2 ON
3) Q1 ACTIVA, Q2 ACTIVA, D2 ON
4) Q1 ACTIVA, Q2 SATURACIN, D2 ON
1) Este estado slo puede darse con D1 ON, por tanto:
V
0
V
i
VIL = 0,7 V
VIH = 0,892 V
VOL = 0,2 V
VOH = 5 V
NMH = 4,108 V
NML = 0,5 V
TW = 0,192 V
LS = 4,8 V
2 K
2 K
2 K
5 K
Vi 0,7 V
VO
+
+
VD2
+ +
VBE2 VBE1
iD1
5 V
i
D1
0
V
D2
0,7
V
BE1
0,7
V
BE2
0,7
5 - 0,7 - V
i
i
D1
= 0 V
i
4,3 V
4
V
BE2
= 0 < 0,7 V
V
BE1
+ V
D2
= 0,7 + V
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 13
V
BE1
0,7 V
0,7 + V
i
1,4 V V
i
0,7 V
V
D2
0,7 V
i
C2
= 0 V
O
= V
CE2
= 5 V
V
i
0,7 V V
O
= 5 V
2) Se sigue suponiendo D1 en ON:
V
BE2
= - 0,7 - 0,7 + 0,7 + V
i
0,7 V
i
1,4 V
Vi - 0,7
5 - 0,7 - V
i
= 2 i + 2 (i
D1
+ i
B1
) = 4 i
D1
+ 104 i
B1
= 4 i
D1
+ 104
255
4,58 - 1,4 V
i
i
D1
= 0 V
i
3,27 V; La condicin anterior es ms restrictiva, por tanto:
4
0,7 V V
i
1,4 V V
O
= 5 V
3) Se sigue suponiendo D1 en ON:
2 K
2 K
2 K
5 K
Vi
VO
+
+
VBE2
iD1
5 V
i
D1
0
i
D2
0
i
B1
0
V
BE2
0,7 V
i = 51 i
B1
+ i
D1
0,7 + V
i
= 1,4 + 255 i
B1
;
V
i
- 0,7
i
B1
= 0 V
i
0,7 V
255 0,7 V
0,7 V 0,7 V
iD2 iB1
50 iB1
i
2 K
2 K
2 K
5 K
Vi
VO
+
iD1
5 V
i
D1
0
i
D2
0
i
B1
0
i
B2
0
V
O
0,2 V
0,7 V
0,7 V 0,7 V
iD2 iB1
i
0,7 V
50 iB1
50 iB2
iB2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 14
Est claro que la configuracin anterior slo es posible si se verifica:
V
i
= - 0,7 + 0,7 + 0,7 V
i
= 1,4 V; V
O
0,2 V
V
i
= 1,4 V 0,2 V V
O
5 V
4) Esta ltima combinacin slo puede darse cuando D1 est en OFF:
V
D1
= 2,1 - V
i
0,7 V V
i
1,4 V
5 - 2,1 = 102 i
B1
+ 2 i
B1
= 104 i
B1
i
B1
0,028 mA > 0 (1)
i
D2
= 51 i
B1
= 1,422 mA > 0 (2)
0,7
i = = 0,14 mA ; i
B2
= i
D2
- i = 1,282 mA > 0 (3)
5
5 - 0,2
i
B2
= 64,1 mA ; i
C2
= = 2,4 mA < i
B2
(4)
2
De (1), (2), (3) y (4) se
comprueba que este estado es
vlido para todo valor de V
i
mayor
o igual a 1,4 voltios, luego:
V
i
1,4 V V
O
= 0,2 V
2 K
2 K
2 K
5 K
Vi
VO
+
+
VD1
iD1
5 V
V
D1
0,7 V
i
D2
0
i
B1
0
i
B2
0
i
C2
i
B2
V
O
= 0,2 V
0,7 V 0,7 V 0,7 V
iD2 iB1
50 iB1
i
0,2 V
iC2
V
0
V
i VIH = VIL 1,4 V
VOL = 0,2 V
VOH = 5 V
NMH = 3,6 V
NML = 1,2 V
TW = 0 V
LS = 4,8 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 15
C.- Ejercicios de clculo del FAN-OUT.
El cculo del FAN-OUT difiere de un circuito a otro, por lo que no existe una regla
general para realizarlo, hay que analizar el circuito y ver en qu condiciones deja de funcionar
como una puerta lgica.
C1.- Calcula el FAN-OUT de las puertas del ejercicio B1.
a) El FAN-OUT de esta puerta viene dado por el hecho de que la entada consume
intensidad cuando est a 1 lgico. Esta intensidad debe ser suministrada por la salida de la
puerta a la cual se conecta, por lo que la tensin en dicha salida disminuye. Esto puede verse
en el siguiente circuito:
20
V
O1
= ( 5 - 0,7 ) + 0,7 V
O1
= 4,14 V
20 + 5
La tensin de salida V
O1
de la puerta 1 ya no es de 5 voltios, ha descendido a 4,14
voltios al conectarle una puerta. Si se conectan ms de una puerta, esta tensin bajar an
ms. Cuando baja del lmite fijado por V
IH
= 0,892 V, las puertas conectadas a la salida V
O1
no interpretarn la entrada como 1 lgico, ya que sus transistores saldrn de zona de
saturacin y entrarn en activa, producindose un funcionamiento incorrecto. El nmero de
puertas conectadas antes de que ocurra esto es el FAN-OUT. Por tanto, para calcularlo hay
que analizar el siguiente circuito:
5 V 5 V
5 K
0,7 V
0,2 V
5 K
20 K
20 K
VO1
iB
+
0 1 0
5 V
5 V
5 K
0,7 V
0,7 V
5 K
20 K
Req
VO1
+ n
20 K
0,7 V
20 K
0,7 V
+
VO1
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 16
20
Donde R
eq
= ; luego:
n
R
eq
86
V
O1
= ( 5 - 0,7 ) + 0,7 = + 0,7 > 0,892 86 > 3,84 + 0,96 n
5 + R
eq
5 n + 20
n < 85,58 FAN-OUT = 85
b) Este circuito no consume intensidad por su entrada cuando est a 1 lgico, pero por
dicha entrada sale intensidad ( i
D1
) cuando est a 0 lgico. Esta intensidad es absorbida por
el colector del transistor Q2 de la puerta a cuya salida est conectada. Cuando se conectan
muchas puertas, esta intensidad que pasa por el colector puede hacerse tan grande que deje de
cumplirse que i
C2
i
B2
, con lo que Q2 saldr de zona de saturacin y entrar en zona
activa, lo que hace que la tensin V
O1
supere el nivel de V
IL
de las puertas conectadas y el
funcionamiento sea incorrecto.
5 - 0,2 5 - 0,7 - 0,2
i
C2
= i + i
D
; i = = 2,4 mA ; i
D
= = 1,025 mA i
C2
= 3,425 mA
2 4
Si hay n puertas conectadas:
i
C2
= 2,4 + 1,025 n
Tal como se vi en el ejercicio anterior, cuando Q2 est en saturacin, i
B2
= 1,282 mA
i
B2
= 64,1 mA Q2 saldr de zona de saturacin cuando:
i
B2
= i
C2
64,1 = 2,4 + 1,025 n n = 60,19
FAN-OUT = 60
5 V
5 V
2 K
0,2 V
2 K
2 K
iD
1 0 1
iC2
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 17
5 . - Eje rc ic ios propue s t os .
1.- Calcula el punto de trabajo y la
potencia consumida por el siguiente circuito.
(Solucin: i
B
= 0,016 mA; i
C
= 1,187 mA;
V
BE
= 0,7 V; V
CE
= 4,10 V; P = 12,03 mW)
2.- En el circuito de la figura, calcula el valor de la resistencia R
D
para que se verifique
que i
D
= i
E
. Calcula el punto de trabajo del transistor y la potencia consumida por el circuito
de la figura. (Solucin: R
D
= 0,67 K, i
B
= 0,026 mA, i
C
= 5,26 mA, V
BE
= 0,7 V, V
CE
=
2,63 V, P = 154 mW)
3.- Obtn la caracterstica de transferencia de los siguientes circuitos. (Soluciones: (1)
V
i
0,7 V V
O
= 0 V; 0,7 V V
i
5,81 V V
O
= 0,92 V
i
- 0,64; V
i
5,81 V V
O
= 4,7 V ; (2) V
i
- 6,45 V V
O
= 0,67 V
i
; - 6,45 V V
i
- 4,3 V V
O
= - 4,3 V ;
V
i
- 4,3 V V
O
= - 4,3 V ; (3) V
i
- 4,3 V V
O
= 10 V ; - 4,3 V V
i
1,4 V
V
O
= 10 V ; 1,4 V V
i
3,36 V V
O
= 17 - 5 V
i
; V
i
3,36 V V
O
= 0,2 V
10 V
4,9 K
215 K
= 75
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
1 K
0,8 K
0,6 K 0,5 K
RD
iD
iE
VBE(ON) = 0,7 V
= 200
V = 0,7 V
10 V
9 K
1 K
5 V
VO
Vi
+
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
= 100
V = 0,4 V
(1)
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 18
4.- En los siguiente circuitos, calcula V
0
para las distintas combinaciones de V
I1
y V
I2
,
que pueden tomar los valores de 0 V y 5 V. Qu funcin lgica realiza ?. (Solucin: a) y b)
NOR).
5.- Calcula el consumo para entrada alta ( 4 V ) y baja ( 0,1 V ) y el FAN-OUT de la
puerta de la figura. ( Solucin: P ( 4 ) = 8,78 mW ; P ( 0,1 ) = 6,96 mW ; FAN-OUT = 6 ) .
5 V
5 K
15 K
5 K
VI1
VI2
D1
D2
V0
+
= 100
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
a)
5 V
VI1
VI2
V0
5 K
20 K 20 K
+
= 100
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
b)
5 V
1 K
2 K VO Vi
+
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
= 100
(2)
10 V
2 K
2,5 mA
1 K
10 K
VO Vi
+
(3)
VBE(ON) = 0,7 V
VCE(SAT) = 0,2 V
= 50
V = 0,7 V
+ 4 V
2 K
-2 V
4 K
5 K
VO
Vi
+
VBE(ON) = 0,7 V
VCE(SAT) = 0,1 V
= 30
V = 0,7 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 3
Departamento de Electrnica Pag 19
Tema 4.- El transistor M.O.S.F.E.T.
1 . - Int roduc c in
El transistor de efecto de campo con estructura metal-xido-semiconductor
(M.O.S.F.E.T.) es el dispositivo electrnico digital ms importante en la actualidad, ya que la
gran mayora de los circuitos digitales estn basados en l. Esto es debido principalmente a
dos caractersticas fundamentales: su reducido consumo y a la capacidad de hacerlos muy
pequeos, lo que repercute en una gran capacidad de integracin. Otra caracterstica
importante es que estos circuitos digitales estn realizados nicamente con transistores
MOSFET, no incluyen diodos, resistencias ni otro tipo de elementos.
2 . - La e s t ruc t ura M. O. S.
La base del transistor MOSFET es la
estructura metal-xido- semiconductor. Esta
es una estructura formada por una capa
metlica (aluminio), una capa intermedia
muy delgada de xido de silicio (SiO
2
), que
es un material muy buen aislante y un cristal
de silicio dbilmente dopado con impurezas
aceptoras o donadoras denominado sustrato.
Consideremos una estructura de este tipo con el cristal de silicio tipo P, es decir, con un
nmero de huecos mayor que el nmero de electrones. Si se aplica una tensin positiva al
metal con respecto al sustrato, aparecer un campo elctrico entre ambas capas. La capa
aislante de SiO
2
impide que circule una corriente elctrica por la estructura, pero la accin del
campo hace que los huecos del sustrato tiendan a alejarse de la superficie de contacto con el
xido y que los electrones tiendan a
acercarse a ella. A medida que se aumenta
el campo elctrico ser mayor el nmero
de electrones que se acercan a la superficie
y mayor el nmero de huecos que se alejan
de ella, llegando un momento en que, en
esa zona, el nmero de electrones se hace
mayor que el nmero de huecos, es decir,
se ha transformado en tipo N. En este caso
se dice que se ha originado un canal
inducido y la tensin necesaria para que
haya aparecido este canal se denomina
tensin umbral (V
T
). La profundidad del
canal aumenta conforme aumenta la
tensin por encima de V
T
, que es positiva.
Metal (AL)
SiO2
Cristal de silicio
dbilmente dopado
Estructura Metal-xido-semiconductor (MOS)
Cristal de silicio tipo P
Formacin del canal inducido
e-
Canal
inducido
tipo N
h+
E
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 1
En resumen, la estructura MOS permite crear un canal inducido de tipo N en un
semiconductor tipo P o un canal tipo P en un semiconductor tipo N, aplicando en este caso
una tensin negativa entre el metal y el semiconductor.
3 . - MOSFET de Ac umulac in o Enrique c imie nt o.
La estrucutra bsica de un MOSFET
deriva de la anterior, implantando en el
sustrato dos "islas" o zonas de fuerte dopado
(indicadas en la figura con un superndice +)
con impurezas de tipo contrario a las del
sustrato. La capa de xido y la de metal se
disponen justo encima de la zona intermedia
entre ambas islas. Se conectan terminales
metlicos a las dos islas, a la zona del metal
y al sustrato, lo que significa que el
MOSFET es un dispositivo de 4 terminales,
aunque el terminal del sustrato no se utiliza,
permaneciendo siempre conectado a una
tensin fija. Las caractersticas estructurales
del transistor son las siguientes:
- No existe ninguna diferencia entre las dos islas, es decir el transistor es simtrico. A
los terminales conectados a ellas se les denomina fuente (S) y drenador (D), pero en la
realidad los dos son completamente equivalentes.
- Al terminal conectado a la zona de metal se denomina puerta (G). El metal puede ser
sustituido por otro material conductor, como por ejemplo silicio policristalino.
- La zona del sustrato debe estar ms dbilmente dopada que las islas.
Segn sea el dopado del sustrato y las islas existen dos tipos de MOSFET de
Acumulacin, de CANAL N con islas tipo N y sustrato tipo P y de CANAL P, con islas tipo P
y sustrato tipo N. Ambos son utilizados en la implementacin de circuitos digitales.
Slo se va a estudiar el funcionamiento
a nivel microscpico del transistor de canal
N porque el de canal P es totalmente
equivalente. En el de canal N, el terminal de
sustrato siempre se conecta a la tensin ms
negativa que se tenga en el circuito, que en el
caso de circuitos digitales normalmente es
tierra. El sustrato de los transistores de canal
P se conecta a la tensin ms positiva del
circuito, que es normalmente la tensin de
alimentacin.
MOSFET de Acumulacin de canal N
PUERTA
(G)
FUENTE
(S)
DRENADOR
(D)
SUSTRATO
(B)
N
+
N
+
P
VGS
VDS
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 2
Partimos de un transistor de canal N y dos fuentes, una V
GS
y otra V
DS
tal como se
muestra en la figura de la pgina anterior. Consideremos los siguientes casos:
a) V
GS
V
T
No aparece canal inducido, por lo que,
cualquiera que sea la tensin V
DS
, no
circular intensidad entre las dos islas. Es el
caso representado en la pgina anterior.
b) V
GS
V
T
, V
DS
=0
Aparece un canal inducido entre las
dos islas, pero, al ser V
DS
= 0, entre ellas no
circula intensidad y la profundidad es la
misma en todo el canal.
c) V
GS
V
T
, V
DS
0, V
GD
V
T
Circula una intensidad por el canal
debido a la tensin V
DS
. Debido a esta
tensin, la profundidad del canal ya no es
constante, sino que se estrecha en la zona
cercana al drenador, debido a que la tensin
V
GD
es menor que V
GS
( V
GD
= V
GS
- V
DS
). Conforme aumenta la tensin, aumenta
tambin la intensidad que circula por el canal
de forma aproximadamente lineal.
d) V
GS
V
T
, V
DS
0 V
GD
V
T
El canal se estrangula en la zona del
drenador, por lo que, a partir de este punto,
aunque se siga aumentando la tensin V
DS
,
la intensidad ya no aumenta, permaneciendo
con el mismo valor que con V
GD
= V
T
.
En la grfica de la figura se representa
la curva de variacin de I
D
frente a V
DS
para
una tensin V
GS
V
T
. El punto en el que la
intensidad I
D
se hace constante corresponde
al estrangulamiento del canal, es decir a V
GD
= V
GS
- V
DS
= V
T
. Del funcionamiento
anteriormente descrito pueden sacarse las
siguientes consecuencias importantes:
Posibilidades de polarizacin del MOSFET
VGS
(b)
VGS
VDS
(c )
VGS
VDS
(d)
VGS - VT
VDS
ID
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 3
- El terminal de puerta est aislado del canal por la capa de SiO
2
, por lo que la
intensidad de puerta siempre es nula en un MOSFET. La nica intensidad es la que circula
entre drenador y fuente.
- En el caso estudiado de MOSFET de canal N, la corriente circula entre dos islas tipo N
y un canal tambin tipo N, por lo que prcticamente todos los portadores de carga que forman
la corriente elctrica son electrones. En el caso de un MOSFET de canal P ocurre lo contrario,
los portadores de carga son mayoritariamente huecos. Por este motivo se dice que el
MOSFET es un dispositivo unipolar, la corriente a travs de l est formada por un nico tipo
de portadores.
- Como se ha dicho, los terminales de drenador y fuente son totalmente equivalentes. En
la prctica, cuando se conecta una fuente de tensin continua entre ambos, se denomina
drenador del MOSFET de canal N al terminal al que se aplica el borne positivo y fuente al
terminal al que se aplica el borne negativo de la fuente de tensin.
- Pueden distinguirse tres zonas de funcionamiento, denominadas CORTE, OHMICA y
SATURACION.
a) Zona de Corte.
En esta zona no hay canal inducido.
Condiciones: V
GS
V
T
Funcionamiento: I
D
= 0 para cualquier valor de V
DS
b) Zona Ohmica.
En esta zona existe canal inducido y no est estrangulado.
Condiciones: V
GS
V
T
; V
GD
V
T
, es decir, V
DS
V
GS
- V
T
.
Funcionamiento: La relacin entre I
D
y V
DS
es aproximadamente
lineal. En el modelo que vamos a utilizar se cumple:
Donde K
N
es una constante que depende fundamentalmente de la
geometra del transistor.
Aunque esta relacin corresponde a la curva caracterstica de una resistencia no lineal,
para pequeos valores de V
DS
, la expresin puede aproximarse a I
D
K
N
( V
GS
- V
T
) V
DS
,
V
DS
I
D
= K
N
(V
GS
- V
T
- ) V
DS
2
VGS
+
VDS
+ ID
D
G
S
VGS
+
D
G
S
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 4
que es equivalente a la Ley de Ohm tomando R = ( K
N
( V
GS
- V
T
))
-1
, de ah que se
denomine a esta zona con el nombre de Ohmica.
c) Zona de Saturacin.
En esta zona, el canal inducido est estrangulado.
Condiciones: V
GS
V
T
; V
GD
V
T
, es decir, V
DS
V
GS
- V
T
.
Funcionamiento: El transistor se comporta como una fuente de
intensidad controlada por la tensin V
GS
no lineal. La expresin de la
I
D
en funcin de V
GS
es:
El estudio del MOSFET de Acumulacin de canal P es totalmente
anlogo al realizado anteriormente, con las siguientes diferencias:
- Se consideran las tensiones inversas a las anteriores, es decir, V
SG
, V
SD
y V
DG
, por lo
que la tensin umbral V
T
se define como la tensin necesaria entre fuente y puerta (V
SG
) para
que aparezca un canal inducido y, por tanto, tambin es positiva.
- El terminal de fuente es ahora el que se conecta a la tensin ms positiva, por lo que la
intensidad entra en el transistor por dicho terminal y por tanto se denomina I
S
.
- Las expresiones anteriores son totalmente vlidas, sustituyendo V
GS
, V
DS
e I
D
por
V
SG
, V
SD
e I
S
respectivamente y la constante K
N
por otra K
P
que es equivalente a la anterior.
Estas expresiones se encuentran en la hoja-resumen del final del captulo.
4 . - MOSFET de De ple xin o Empobre c imie nt o.
La diferencia con el MOSFET de
Acumulacin es que se fabrica con un canal
implantado entre las islas. En la figura se
muestra un MOSFET de Deplexin de canal
N. Esto tiene como consecuencia principal
que por el transistor circula intensidad
aunque la tensin V
GS
sea cero, ya que no es
necesario inducir el canal puesto que ya
existe.
No obstante, si se aplica una tensin
V
GS
negativa, los electrones que forman el
canal inducido tendern a alejarse de dicha
zona por efecto del campo elctrico que
MOSFET de Deplexin de canal N
PUERTA
(G)
FUENTE
(S)
DRENADOR
(D)
SUSTRATO
(B)
N
+
N
+
P
K
N
I
D
= (V
GS
- V
T
)
2
2
VGS
+
VDS
+ ID
D
G
S
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 5
ahora se dirige del sustrato a la puerta. Por la misma razn, los huecos tendern a aproximarse
a la zona del canal. Para un valor de tensin V
GS
= V
P
( V
P
< 0 ) denominado "pinch-off", los
huecos neutralizarn a los electrones del canal y ste desaparecer, en este caso ya no podr
circular intensidad entre el drenador y la fuente y el transistor habr entrado en corte.
Por tanto, el funcionamiento del transistor de Deplexin es totalmente anlogo al de
acumulacin, con la nica diferencia que la tensin umbral V
T
, que es positiva en el de
acumulacin, se sustituye en las ecuaciones por la tensin de pinch-off V
P
, que es negativa.
Las expresiones para los transistores de deplexin y los smbolos de circuito de todos
los tipos de MOSFET se encuentran en la hoja-resumen del final del captulo.
5 . - Familia lgic a NMOS.
El inversor NMOS est formado por dos transistores, uno
de acumulacin ( M1 ) cuyo terminal de puerta es la entrada del
circuito, denominado transistor base y uno de deplexin (M2),
denominado transistor de carga, cuya fuente est conectada al
drenador del transistor base. De esa conexin se toma la salida de
la puerta.
La puerta y la fuente de M2 estn conectadas entre s, por lo
que siempre se cumple que V
GS2
= 0. Al ser M2 de deplexin, su
tensin de pinch-off es siempre negativa, por lo que siempre se
cumple que V
P
< V
GS2
, es decir M2 nunca va a funcionar en
zona de corte, siempre estar en zona hmica o de saturacin.
Otra caracterstica de esta puerta es que la intensidad que circula por M1 ( I
D1
)es
siempre igual a la que circula por M2 ( I
D2
), ya que la intensidad de puerta es siempre cero en
cualquier MOSFET. ( I
D1
= I
D2
= I
D
).
a) Para aplicar un 0 lgico a la entrada de la puerta, el valor de la tensin de entrada Vi
debe ser inferior a la tensin umbral de M1 (V
T
). En este caso, el transistor estar en zona de
corte y, consecuentemente, I
D1
= 0. Esto hace que I
D2
= 0, pero M2 no puede estar en corte
por ser V
GS2
= 0, ni en saturacin, ya que al ser V
GS2
- V
P
> 0, si M2 estuviera en saturacin
deba ser I
D2
> 0. Por tanto, M2 debe estar en zona hmica, es decir:
Hay dos posibilidades para que esto se verfique:
V
DS2
V
GS2
- V
P
V
DS2
- V
P
- 2 V
P
- V
P
2 V
P
V
P
, pero V
P
es
siempre negativa por lo que la anterior relacin es siempre falsa y no puede darse este caso.
V
DS2
I
D2
= K
N2
(V
GS2
- V
P
- ) V
DS2
= 0
2
V
DS2
I
D2
= K
N2
(- V
P
- ) V
DS2
= 0
2
V
DS2
1) - V
P
- = 0 V
DS2
= - 2 V
P
; pero por estar en zona hmica, debe cumplirse:
2
V
i
V
O
a) Inversor NMOS
M1
M2
V
DD
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 6
2) El nico caso posible es que V
DS2
= 0
A partir del valor de V
DS2
se puede calcular directamente la tensin de salida V
O
:
V
O
= V
DD
- V
DS2
= V
DD
, por tanto: Vi V
T1
V
O
= V
DD
(1 lgico)
Es importante hacer notar que al ser I
D1
= I
D2
= 0, el consumo de potencia en este
estado es cero.
b) Consideremos que V
DD
> V
T1
. Si se hace Vi = V
DD
(1 lgico), M1 entrar en
conduccin. Supongamos que trabaja en zona mica, es decir, que V
O
Vi - V
T
(ya que
V
GS1
= Vi y V
DS1
= V
O
) y que M2 est en saturacin, es decir, que V
DS2
= V
DD
- V
O
V
GS2
- V
P
= - V
P
V
O
V
DD
+ V
P
, entonces:
Del resultado de los apartados a) y b) se comprueba que el funcionamiento del circuito
bsico NMOS es el de un inversor.
Funciones lgicas con NMOS
Una de las principales ventajas que
ofrece la familia NMOS es la capacidad que
tiene de realizar cualquier funcin lgica
combinacional con un nmero muy pequeo
de transistores, es decir, presenta una gran
flexibilidad lgica y una gran capacidad de
integracin. En las figuras a) y b) estn
representadas respectivamente una funcin
NOR y una funcin NAND de dos entradas.
En el caso a), es evidente que basta con que
uno de los transistores MA o MB tengan su
V
O
I
D1
= K
N1
(V
DD
- V
T
- ) V
O
=
2
K
N2
I
D2
= (- V
P
)
2
2
K
N2
V
O
= V
DD
- V
T
- (V
DD
- V
T
)
2
- V
P
2
;
K
N1
K
N2
Si K
N1
>> K
N2
(V
DD
- V
T
)
2
>> V
P
2
K
N1
K
N2
(V
DD
- V
T
)
2
- V
P
2
V
DD
- V
T
K
N1
V
O
V
DD
- V
T
- (V
DD
- V
T
) V
O
0 (0 lgico)
En este caso el consumo de potencia no es cero, sino que viene dado por:
K
N2
P = V
DD
I
D2
= V
DD
(- V
P
)
2
2
V
A
V
B
V
O
a) NOR NMOS
MA MB
MC
V
DD
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 7
puerta a VDD para que conduzca en hmica,
conduciendo MC en saturacin y estando la
salida a 0. En el caso b), basta con que la
puerta de uno de los transistores est a 0
lgico para que el transistor se corte,
forzando I
D
= 0, con lo que MC conducir en
hmica y la salida estar a 1 lgico.
Combinando transistores en las dos
estructuras bsicas mostradas en las figuras
anteriores pueden obtenerse funciones
lgicas ms complejas, como se observa en
las figuras c) y d).
5 . - Familia lgic a CMOS.
El inversor CMOS tambin est formado por dos
transistores, pero se diferencia con el NMOS en que el transistor
de carga es de acumulacin de canal P y que la entrada del
circuito la constituyen las puertas de los dos transistores. Al igual
que en el inversor NMOS, la intensidad que circula por ambos
transistores es la misma: I
S
= I
D
. El funcionamiento del circuito
para entrada a nivel bajo y a nivel alto es el siguiente:
a) Si se hace Vi = 0 V, M
N
estar en corte, ya que V
TN
> 0
por lo que I
D
= 0 I
S
= 0. Por otra parte, para M
P
, V
SG
= V
DD
que debe ser mayor que V
TP
, por lo que M
P
conducir, pero al ser
I
S
= 0, debe hacerlo en zona ohmica; es decir:
V
A
V
B
V
O
b) NAND NMOS
MA
MB
MC
V
DD
V
A
V
B
V
O
c) VO = ( VA + VB ) VC + VD
V
DD
V
D
V
C
V
A
V
B
V
O
d) VO = VD ( VC + VA VB )
V
DD
V
D
V
C
V
i
V
O
a) Inversor CMOS
M
N
M
P
V
DD
V
SD
I
S
= K
P
(V
SG
- V
TP
- ) V
SD
= 0
2
V
SD
I
S
= K
P
(V
DD
- V
TP
- ) V
SD
= 0
2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 8
Hay dos posibilidades para que esto se verifique:
V
SD
V
SG
- V
TP
V
SD
V
DD
- V
TP
2 ( V
DD
- V
TP
) V
DD
- V
TP
; V
DD
> V
TP
2 1 IMPOSIBLE.
2) El nico caso posible es que V
SD
= 0
A partir del valor de V
SD
se puede calcular directamente la tensin de salida V
O
:
V
O
= V
DD
- V
SD
= V
DD
, por tanto: Para Vi = 0 V
O
= V
DD
(1 lgico).
Es importante hacer notar que al ser I
D
= I
S
= 0, el consumo de potencia en este estado
es cero.
b) Consideremos que V
DD
> V
TN
. Si se hace Vi = V
DD
(1 lgico), tendremos que V
SG
= V
DD
- Vi = V
DD
- V
DD
= 0 < V
TP
M
P
estar en corte I
S
= 0 I
D
= 0, pero por ser
V
DD
> V
TN
, M
N
deber conducir en zona hmica y, adems, tal como se vi en el anlisis del
inversor NMOS, debe cumplirse que V
DS
= 0, es decir, V
O
= 0. Por tanto, para Vi = V
DD
V
O
= 0.
En este caso, vuelve a cumplirse que I
D
= I
S
= 0, por lo que el consumo de potencia en
este estado tambin es 0.
Del resultado de los apartados a) y b) se comprueba que el funcionamiento del circuito
bsico CMOS es el de un inversor y el hecho de que en ambos casos el consumo de potencia
sea cero, significa que el consumo de potencia esttica del inversor CMOS es nulo, slo
consume energa durante las transiciones entre estados. Por este hecho, la familia CMOS es la
que posee menor consumo de energa.
Modelo simplificado de la estructura CMOS.
Para la solucin cualitativa de ejercicios basados en la familia CMOS es muy til el
modelo simplificado siguiente:
- Cuando a la puerta del transistor de canal N se le aplica una tensin igual a V
DD
, ste
conduce en zona hmica y se comporta como un cortocircuito entre la fuente y el drenador, y
cuando se le aplica 0 voltios est en corte y se comporta como un circuito abierto entre ambos
terminales.
- Cuando a la puerta del transistor de canal P se le aplica una tensin igual a 0 voltios,
ste conduce en zona hmica y se comporta como un cortocircuito entre la fuente y el
V
SD
1) V
DD
- V
TP
- = 0 V
SD
= 2 ( V
DD
- V
TP
); pero, por estar en zona ohmica:
2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 9
drenador, y cuando se le aplica V
DD
est en corte y se comporta como un circuito abierto
entre ambos terminales.
Aplicando este modelo al inversor CMOS, se obtiene fcilmente la funcin que realiza:
Funciones lgicas con CMOS.
La realizacin de funciones lgicas con circuitos CMOS es similar pero algo ms
compleja que con NMOS. Una puerta CMOS est dividida en dos partes, la parte P y la parte
N, compuestas por transistores de canal P y de canal N respectivamente. El funcionamiento
debe ser anlogo al del inversor, siempre debe estar una parte conduciendo en zona hmica y
la otra en zona de corte.
Debido a esto, la construccin de la funcin con los transistores de canal N se hace de la
misma forma que en la familia NMOS, pero la parte P debe ser construida con el mismo
nmero de transistores que la parte N dispuestos en la configuracin contraria. ( Los
transitores que en la parte N estn en paralelo se ponen en serie y viceversa ). Como ejemplo
tenemos las siguientes funciones:
V
O
M
N
M
P
V
DD
V
DD
V
O
M
N
M
P
V
DD
V
O
= V
DD
V
DD
a) Vi = 0
V
O
= 0
V
DD
b) Vi = VDD
V
A
V
B
V
O
a) NOR CMOS
MA
N
MB
N
MA
P
V
DD
MB
P
V
A
V
B
V
O
b) NAND CMOS
MA
N
MB
N
MA
P
V
DD
MB
P
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 10
6 . - Eje rc ic ios Re s ue lt os .
A.- Ejercicios de clculo del punto de trabajo.
El punto de trabajo de un MOSFET de canal N viene dado nicamente por tres
variables: V
GS
, V
DS
e I
D
, ya que siempre se cumple que I
G
0. Si es de canal P, las variables
a calcular son V
SG
, V
SD
e I
S
.
A1.- Para el MOSFET de acumulacin de canal N
de la figura, K = 0,2 mA / V
2
y V
T
= 3 V. Calcular el
punto de trabajo.
Primeramente se calcula V
GS
para ver si el
transistor conduce o est en corte.
En este caso es evidente que V
GS
= 5 V. La
resistencia R no realiza ninguna funcin en este circuito,
ya que, independientemente de cual sea su valor, la
tensin V
GS
no va a variar.
V
GS
= 5 V > 3 V = V
T
El transistor no est en corte.
a) Se supone que est en zona de SATURACION.
El comportamiento viene dado por:
K
N
i
D
= ( V
GS
- V
T
)
2
2
La condicin que debe cumplirse es: V
DS
V
GS
- V
T
;
i
D
= 0,4 mA 10 = 22 0,4 + V
DS
V
DS
= 1,2 V
V
GS
- V
T
= 2 V > V
DS
NO ESTA EN SATURACION.
b) Se supone que est en zona OHMICA.
El comportamiento viene dado por:
V
DS
i
D
= K
N
( V
GS
- V
T
- ) V
DS
2
La condicin que debe cumplirse es: V
DS
V
GS
- V
T
;
22 K
10 V
5 V
R
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 11
i
D
= - 0,1 V
DS
2
+ 0,4 V
DS
; por otra parte:
10 = 22 i
D
+ V
DS
2,2 V
DS
2
- 9,8 V
DS
+ 10 = 0 ; hay 2 soluciones
matemticamente posibles:
V
DS1
= 2,87 V ; V
DS2
= 1,58 V ; pero la nica que cumple la condicin es V
DS2
, por
lo tanto:
i
D
= 0,38 mA ; V
GS
= 5 V ; V
DS
= 1,58 V
A2.- En el circuito de la figura, I
S
= 0,5 mA y V
T
= 2 V. Indicar en qu zona se
encuentra el transistor y cul es el valor de K
P
.
Al ser i
G
0, la intensisdad que circula por las dos
resistencias de valor R es la misma, por tanto, la tensin en la
puerta del transistor, V
G
, vendr dada por la expresin:
R
V
G
= 10 = 5 V
R + R
Por otra parte:
10 = 10 i
S
+ V
SD
= 5 + V
SD
V
SD
= 5 V
10 = 1 i
S
+ V
SG
+ V
G
= 5,5 + V
SG
V
SG
= 4,5 V V
SG
- V
T
= 2,5 V < V
SD
2 i
S
ESTA EN ZONA DE SATURACION K
P
=
(V
SG
- V
T
)
2
K
P
= 0,16 mA / V
2
A3.- Calcular el valor de R
D
en el circuito de la figura para que la intensidad i
D
tenga
un valor igual a la mitad de la que tendra si el transistor estuviese en saturacin con el
mismo valor de V
GS
. ( K
N
= 0,2 mA / V
2
; V
T
= 3 V ).
De la misma forma que en el problema anterior:
V
GS
= 5 V
Si el transistor estuviese en zona de Saturacin, se
verificara que:
K
N
i
D(SAT)
= (V
GS
- V
T
)
2
= 0,4 mA
2
10 V
R
R
RD
10 V
R
R
iS
VG
1 K
9 K
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 12
La intensidad que circula en realidad es la mitad que la anterior, por lo que el transistor
debe funcionar en zona OHMICA:
i
D(SAT)
V
DS
i
D
= = 0,2 mA = K
N
( V
GS
- V
T
- ) V
DS
2 2
0,5 V
DS
2
- 2 V
DS
+ 1 = 0 V
DS1
= 3,41 V (1); V
DS2
= 0,58 V (2);
Por estar en hmica, la solucin correcta es la (2), es decir, V
DS
= 0,58 V ;
10 - V
DS
R
D
= R
D
= 47,1 K.
i
D
A4.- Para el MOSFET de deplexin de canal N de
la figura, K = 0,5 mA / V
2
y V
T
= -2 V. Calcular el
punto de trabajo.
Las ecuaciones LKV del circuito son:
5 = 10 i
D
+ V
DS
+ 2 i
D
V
DS
= 5 - 12 i
D
V
GS
+ 2 i
D
= 0 V
GS
= - 2 i
D
Para obtener la tercera ecuacin necesaria hay que
suponer el estado en que se encuentra el transistor:
a) Se supone que est en SATURACION: V
GS
- 2 V (1) ; V
DS
V
GS
+ 2 (2)
0,5
i
D
= ( V
GS
+ 2 )
2
= ( 1 - i
D
)
2
i
D
2
- 3 i
D
+ 1 = 0
2
i
D1
= 2,618 mA ; i
D2
= 0,382 mA
V
GS1
= - 2 i
D1
= - 5,236 V ; V
GS2
= - 2 i
D2
= - 0,764 V
(1) V
GS
= - 0,764 V ; i
D
= 0,382 V ; V
DS
= 5 - 12 i
D
= 0,416 V;
V
GS
- V
P
= 1,236 V > V
DS
No se cumple (2) NO ESTA EN SATURACION
a) Se supone que est en OHMICA: V
GS
- 2 V (1) ; V
DS
V
GS
+ 2 (2)
5 - 12 i
D
i
D
= 0,5 ( V
GS
+ 2 - ) ( 5 - 12 i
D
) 24 i
D
2
- 12
iD
+ 1,25 = 0
2
i
D1
= 0,352 mA ; i
D2
= 0,148 mA V
GS1
= - 0,704 V ; V
GS2
= - 0,296 V
V
DS1
= 0,776 V ; V
DS2
= 3,224 V > 1,704 No cumple (2);
10 K
5 V
2 K
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 13
V
DS1
= 0,776 V < 1,296 V = V
GS1
- V
P
Verifica (2), luego la solucin es:
i
D1
= 0,352 mA ; V
GS1
= - 0,704 V ; V
DS1
= 0,776 V ;
A5.- En el circuito de la figura, calcula el valor de
K
P
sabiendo que el valor de i
S
es de 50 mA. ( K
N
= 12,5
mA / V
2
; V
TN
= 1,5 V; V
TP
= 2 V )
Transistor MN:
V
GS
= V
DS
; V
TN
> 0 V
DS
> V
GS
- V
TN
MN est en SATURACION, ya que i
S
= i
D
> 0
K
N
12,5
i
D
= ( V
GS
- V
TN
)
2
50 = ( V
GS
- 1,5 )
2
; V
GS
1,5 V
2 2
V
GS
= 4,33 V V
DS
= 4,33 V
Transistor MP:
V
SG
= 5 V > 2 V = V
TP
MP no est en corte.
V
SD
= 5 - 4,33 = 0,67 V < 3 V = V
SG
- V
TP
MP est en zona OHMICA.
i
S
K
P
= K
P
= 28 mA/V
2
( V
SG
- V
TP
- V
SD
/2 ) V
SD
A6.- En el circuito de la figura, determina el estado de los transistores M1 y M2 y la
tensin de salida V
O
para: a) Vi = 0 ; b) Vi = V
DD
. ( K (M1) = K
1
, K (M2) = K
2
, V
T1
= V
T2
= V
T
, V
DD
> V
T
)
Transistor M2:
V
GS2
= V
DS2
V
DS2
> V
GS2
- V
T
Siempre que conduce M2 lo hace en
SATURACION.
a) V
i
= 0 V
V
i
< V
T
M1 est en CORTE i
D1
= 0 ; i
D2
= i
D1
i
D2
= 0 ;
Suponiendo que M2 est en SATURACION, con i
D2
= 0; entonces:
MP
5 V
iS
MN
M2
VDD
M1
Vi
VO
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 14
K
2
i
D2
= ( V
GS2
- V
T
)
2
= 0 V
GS2
= V
T
2
M2 est en el lmite de las zonas de SATURACION y CORTE, porque se verifican
las condiciones de las dos zonas.
V
GS2
= V
T
V
DS2
= V
T
= V
DD
- V
O
V
O
= V
DD
- V
T
b) V
i
= V
DD
V
i
> V
T
M1 conduce M2 tambin conduce y lo hace en SATURACION
K
2
i
D2
= ( V
DD
- V
O
- V
T
)
2
2
Suponiendo que M1 tambin est en SATURACION, debe cumplirse que:
V
DS1
= V
O
> V
i
- V
T
V
O
> V
DD
- V
T
K
1
K
2
i
D1
= i
D2
( V
DD
- V
T
)
2
= ( V
DD
- V
O
- V
T
)
2
2 2
M1 debe estar en zona OHMICA
V
O
K
2
i
D1
= ( V
DD
- V
T
- ) V
O
= i
D2
= ( V
DD
- V
O
- V
T
)
2
2 2
K
2
V
O
2
- 2 V
O
( V
DD
- V
T
) + ( V
DD
- V
T
)
2
= 0
K
1
+ K
2
Este resultado no satisface la condicin de que M1 est en OHMICA, luego la
solucin correcta no es el signo + de la raiz cuadrada.
K
1
K
1
V
O
= ( V
DD
- V
T
) ( 1 - ) ; pero: 1 - < 1
K
2
K
2
K
1
( V
DD
- V
T
) ( 1 - ) < V
DD
- V
T
M1 no est en SATURACION
K
2
K
1
K
1
V
O
= ( V
DD
- V
T
) ( 1 ) ; pero: 1 + > 1
K
1
+ K
2
K1 + K
2
K
1
( V
DD
- V
T
) ( 1 + ) > V
DD
- V
T
V
O
> V
DD
- V
T
K
1
+ K
2
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 15
B.- Ejercicios de caracterstica de transferencia.
El clculo de la caracterstica de transferencia de circuitos con transistores MOSFET es
ms complejo que el de los circuitos presentados en temas anteriores, debido a que los
modelos de estos transistores son no lineales. Esto tiene como consecuencia que algunos
tramos de la caracterstica sean curvos en vez de rectilneos y que, en muchos casos, sea
preciso escoger la solucin autntica entre varias soluciones matemticamente correctas.
B1.- Representar la caracterstica de transferencia del siguiente inversor NMOS y
obtener los mrgenes de ruido NM
H
y NM
L
K
1
= 2 mA/V
2
; K
2
= 1 mA/V
2
; V
T1
= 1 V ; V
P2
= - 1 V
* Estados del transistor M1:
V
GS1
= V
i
; V
DS1
= V
O
i
D1
= i
D2
a) CORTE: V
i
1
i
D1
= 0
b) SATURACION: V
i
1 ; V
O
V
i
- 1 V
i
V
O
+ 1
i
D1
= ( V
i
- 1 )
2
c) OHMICA: V
i
1 ; V
O
V
i
- 1 V
i
V
O
+ 1
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
2
K
1
K
1
K
1
< 1 < 1 1 > 0 ;
K
1
+ K
2
K
1
+ K
2
K
1
+ K
2
K
1
K
1
K
1
> 0 < 0 1 < 1 ;
K
1
+ K
2
K
1
+ K
2
K
1
+ K
2
K
1
K
1
1 > 1 > 0 V
DD
- V
T
> ( V
DD
- V
T
) ( 1 ) > 0
K
1
+ K
2
K
1
+ K
2
V
DD
- V
T
> V
O
> 0 M1 est en OHMICA, verificndose que:
K
1
V
O
= ( V
DD
- V
T
) ( 1 - )
K
1
+ K
2
V
i
V
O
M1
M2
5 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 16
* Estados del transistor M2:
V
DS2
= 5 - V
O
; V
GS2
= 0 > V
P2
M2 nunca puede estar en corte
i
D2
= i
D1
a) SATURACION: 5 - V
O
1 V
O
4
i
D2
= 0,5 mA
b) OHMICA: 5 - V
O
1 V
O
4
i
D2
= 0,5 ( V
O
- 3 ) ( 5 - V
O
)
Se va a realizar un diagrama de estados o representacin grfica de las zonas de
funcionamiento de los transistores sobre el plano V
O
- V
i
Este diagrama da una idea de las zonas
del plano en las que debe estar cada tramo de
la caracterstica de transferencia.
1) M1 CORTE ; M2 SATURACION
V
i
1 V ; V
O
4 V
i
D1
= 0 ; i
D2
= 0,5 mA i
D1
i
D2
Este caso es IMPOSIBLE
2) M1 CORTE ; M2 OHMICA
V
i
1 V (1) ; V
O
4 V (2)
i
D1
= 0 = i
D2
= 0,5 ( V
O
- 3 ) ( 5 - V
O
) ;
Hay dos soluciones posibles: V
O
= 3 V y V
O
= 5 V. La primera no cumple la condicin
(2), por tanto la correcta es la segunda:
V
i
1 V V
= 5 V
3) M1 SATURACION ; M2 SATURACION
V
i
1 V (1) ; V
i
- 1 V
O
4 V (2)
M2 ohmica
M1 sat
M2 sat
M1 ohmica
M1
corte
4
V
O
1
V
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 17
i
D1
= ( V
i
- 1 )
2
= i
D2
= 0,5 ; Puesto que V
i
1 V , V
i
= 1 + 1 / 2 V
i
= 1,707 V
De (2) se deduce: 0,707 V V
O
4 V, por tanto:
V
i
= 1,707 V 0,707 V V
O
4 V
4) M1 SATURACION ; M2 OHMICA
1 V V
i
V
O
+ 1 (1) ; V
O
4 V (2)
i
D1
= ( V
i
- 1 )
2
= i
D2
= 0,5 ( V
O
- 3 ) ( 5 - V
O
) V
O
2
- 8 V
O
+ 15 + 2 ( V
i
- 1 )
2
= 0
5) M1 OHMICA ; M2 SATURACION
V
i
1 V (1) ; V
i
V
O
+ 1 (2) ; V
O
4 V (3)
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
= i
D2
= 0,5 2 V
O
2
- 4 ( V
i
- 1 ) V
O
+ 1 = 0
2
V
O
= 4 1 - 2 ( V
i
- 1 )
2
; (2) V
O
4 V
O
= 4 + 1 - 2 ( V
i
- 1 )
2
;
Para que la raiz sea real, debe cumplirse:
1 - 2 ( V
i
- 1 )
2
0 V
i
1,707 V
De (1) y (2) : V
i
V
O
+ 1 ; V
O
4 V V
O
+ 1 5 V > 1,707 V
La condicin ms restrictiva es V
i
1,707 V
1 V V
i
1,707 V V
O
= 4 + 1 - 2 ( V
i
- 1 )
2
V
O
= Vi - 1 - 0,5 + ( V
i
- 1 )
2
;
(2) V
O
Vi - 1 V
O
= Vi - 1 - - 0,5 + ( V
i
- 1 )
2
;
Para que la raiz sea real, debe cumplirse:
- 0,5 + ( V
i
- 1 )
2
0 V
i
1,707 V
El mximo valor de V
O
se obtiene para V
i
= 1,707 V, y vale V
Omax
= 0,707 V, por lo
que siempre se cumple que V
O
0,707 V, condicin ms restrictiva que la (3), por tanto:
V
i
1,707 V V
O
= Vi - 1 - - 0,5 + ( V
i
- 1 )
2
;
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 18
Este ltimo tramo contiene al caso en que la tensin de entrada sea de 5 voltios,
tenindose:
V
O
( V
i
= 5 V ) = 0,063 V ; un valor muy prximo a 0 V
Tras el anlisis de estos 5 casos se tiene cubierto todo el rango de variacin de Vi, por lo
que no hara falta evaluar el caso que resta ya que debe ser imposible que se de, no obstante,
se va a comprobar esto.
6) M1 OHMICA ; M2 OHMICA
V
i
1 V (1) ; 4 V
O
V
i
- 1 V
i
5 V (2)
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
= i
D2
= 0,5 ( V
O
- 3 ) ( 5 - V
O
)
2
V
O
2
- 4 ( V
i
- 3 ) V
O
- 15 = 0
V
O
= 2 Vi - 6 15 + 4 ( V
i
- 3 )
2
;
(2) V
O
Vi - 1 V
i
5 15 + 4 ( V
i
- 3 )
2
;
15 + 4 ( V
i
- 3 )
2
(2) V
O
4 V V
i
5 ;
2
Estas dos expresiones slo pueden ser vlidas si: V
O
= 2 Vi - 6 - 15 + 4 ( V
i
- 3 )
2
(2) V
O
4 V 2 ( V
i
- 5 ) 15 + 4 ( V
i
- 3 )
2
; V
i
5 V
i
- 5 0
4 ( V
i
- 5 )
2
15 + 4 ( V
i
- 3 )
2
4 ( V
i
- 5 )
2
4 ( V
i
- 5 )
2
+ 16 ( V
i
- 5 ) + 31
16 ( V
i
- 5 ) + 31 0 V
i
3,06 V; pero esta condicin es incompatible con la
(2), por lo que esta combinacin es IMPOSIBLE.
M2 ohmica
M1 sat
M2 sat
M1 ohmica
M1
corte
4
V
O
1
V
i
1,707
0,707
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 19
* Clculo de los mrgenes de ruido.
Hay que calcular primeramente V
IH
, V
IL
, V
OH
y V
OL
. De la curva de transferencia se
deduce claramente que las zonas donde se encuentran estos puntos son M1 SATURACION,
M2 OHMICA y M1 OHMICA, M2 SATURACION.
1) M1 SATURACION, M2 OHMICA:
En esta zona se calculan V
IL
y V
OH
.
2) M1 OHMICA, M2 SATURACION:
En esta zona se calculan V
IH
y V
OL
.
V
O
= 4 + 1 - 2 ( V
i
- 1 )
2
;
d V
O
= - 1 2 ( V
IL
- 1 ) = 1 - 2 ( V
IL
- 1 )
2
; V
i
1 V
IL
= 1,408 V
d V
i
V
i
= V
IL
V
OH
= V
O
( V
IL
) V
OH
= 4,816 V
V
O
= V
i
- 1 - - 0,5 + ( V
i
- 1 )
2
;
d V
O
= - 1 V
IH
- 1 = 2 - 0,5 + ( V
IH
- 1 )
2
; V
i
1 V
IH
= 1,816 V
d V
i
V
i
= V
IH
V
OL
= V
O
( V
IH
) V
OL
= 0,408 V
NM
L
= 1 V ; NM
H
= 3 V
V
O
V
i 1,816
0,408
4,816
1,408
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 20
B2.- Representar la caracterstica de transferencia del siguiente inversor CMOS y
obtener los mrgenes de ruido NM
H
y NM
L
K
1
= K
2
= 2 mA/V
2
; V
T1
= V
T2
= 1 V
* Estados del transistor M1:
V
GS1
= V
i
; V
DS1
= V
O
i
D1
= i
S2
a) CORTE: V
i
1
i
D1
= 0
b) SATURACION: V
i
1 ; V
O
V
i
- 1 V
i
V
O
+ 1
i
D1
= ( V
i
- 1 )
2
c) OHMICA: V
i
1 ; V
O
V
i
- 1 V
i
V
O
+ 1
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
2
* Estados del transistor M2:
V
SG2
= 5 - V
i
; V
SD2
= 5 - V
O
i
S2
= i
D1
a) CORTE: 5 - V
i
1 V
i
4
i
S2
= 0
b) SATURACION: V
i
4 ; 5 - V
O
5 - V
i
- 1 V
i
V
O
- 1
i
S2
= ( 4 - V
i
)
2
c) OHMICA: V
i
4 ; V
i
V
O
- 1
i
S2
= ( V
O
+ 3 - 2 V
i
) ( 5 - V
O
)
Del diagrama de estados se deduce que son imposibles las combinaciones M1 CORTE,
M2 CORTE y M1 OHMICA, M2 OHMICA.
V
i
V
O
M1
M2
5 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 21
1) M1 CORTE ; M2 SATURACION
V
i
1 V (1) ; V
i
V
O
- 1 (2)
i
D1
= 0 = i
S2
= ( 4 - V
i
)
2
V
i
= 4 V
No verifica la condicin (1)
Este caso es IMPOSIBLE
2) M1 CORTE ; M2 OHMICA
V
i
1 V (1) ; V
i
V
O
- 1 (2)
i
D1
= 0 = i
S2
= ( V
O
+ 3 - 2 V
i
) ( 5 - V
O
)
Hay dos soluciones posibles: V
O1
= 2 V
i
- 3 y V
O2
= 5 V.
Aplicando la condicin (2) a V
O1
queda: V
i
2 V
i
- 4 V
i
4 V, resultado
incompatible con la condicin (1), por lo que esta solucin no es correcta.
Aplicando la condicin (2) a V
O2
resulta V
i
4 V, condicin que es compatible con (1)
pero menos restrictiva, por lo que el resultado final es:
V
i
1 V V
= 5 V
3) M1 SATURACION ; M2 CORTE
V
i
4 V (1) ; V
i
V
O
+ 1 (2)
i
D1
= ( V
i
- 1 )
2
= i
S2
= 0 V
i
= 1 V No cumple la condicin (1)
Este caso es IMPOSIBLE
4) M1 SATURACION ; M2 SATURACION
1 V V
i
4 V (1) ; V
O
- 1 V
i
V
O
+ 1 (2)
i
D1
= ( V
i
- 1 )
2
= i
S2
= ( 4 - V
i
)
2
; De la condicin (1) se deduce que se toman los
signos positivos de las raices, quedando:
V
i
- 1 = 4 - V
i
V
i
= 2,5 V
M2 ohmica
M1 sat
M2 sat
M1 ohmica
M1
corte
V
O
1
V
i
4
1
M2
corte
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 22
De (2) se deduce: 1,5 V V
O
3,5 V, por tanto:
V
i
= 2,5 V 1,5 V V
O
3,5 V
5) M1 SATURACION ; M2 OHMICA
1 V V
i
4 V (1) ; V
i
V
O
- 1 (2)
i
D1
= ( V
i
- 1 )
2
= i
S2
= ( V
O
+ 3 - 2 V
i
) ( 5 - V
O
)
V
O
2
- 2 ( 1 + V
i
) V
O
+ V
i
2
+ 8 V
i
- 14 = 0
6) M1 OHMICA ; M2 CORTE
V
i
4 V (1) ; V
i
V
O
+ 1 (2)
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
= i
S2
= 0
2
Hay dos soluciones posibles: V
O1
= 2 V
i
- 2 y V
O2
= 0 .
Aplicando la condicin (2) a V
O1
queda: V
i
2 V
i
- 1 V
i
1 V, resultado
incompatible con la condicin (1), por lo que esta solucin no es correcta.
Aplicando la condicin (2) a V
O2
resulta V
i
1 V, condicin que es compatible con (1)
pero menos restrictiva, por lo que el resultado final es:
V
i
4 V V
= 0 V
7) M1 OHMICA ; M2 SATURACION
1 V V
i
4 V (1) ; V
i
V
O
+ 1 (2)
V
O
= V
i
+ 1 15 - 6 V
i
; (2) V
O
V
i
+ 1 V
O
= V
i
+ 1 + 15 - 6 V
i
;
Para que la raiz sea real, debe cumplirse:
15 - 6 V
i
0 V
i
2,5 V
De (2) : V
i
V
O
- 1 V
i
2,5 V Se obtiene la misma condicin anterior:
1 V V
i
2,5 V V
O
= Vi +1 + 15 - 6 V
i
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 23
V
O
i
D1
= 2 ( V
i
- 1 - ) V
O
= i
S2
= ( 4 - V
i
)
2
V
O
2
- 2 ( V
i
- 1 ) V
O
+ ( 4 - V
i
)
2
= 0
2
* Clculo de los mrgenes de ruido.
Hay que calcular primeramente V
IH
, V
IL
, V
OH
y V
OL
. De la curva de transferencia se
deduce claramente que las zonas donde se encuentran estos puntos son M1 SATURACION,
M2 OHMICA y M1 OHMICA, M2 SATURACION.
1) M1 SATURACION, M2 OHMICA:
En esta zona se calculan V
IL
y V
OH
.
V
O
1
V
i
4
1
5
1,5
3,5
2,5
V
O
= Vi - 1 6 V
i
- 15 ;
(2) V
O
Vi - 1 V
O
= Vi - 1 - 6 V
i
- 15 ;
Para que la raiz sea real, debe cumplirse:
6 V
i
- 15 0 V
i
2,5 V
De (2) : V
i
V
O
+ 1 V
i
2,5 V Se obtiene la misma condicin anterior:
2,5 V V
i
4 V V
O
= Vi - 1 - 6 V
i
- 15
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 24
2) M1 OHMICA, M2 SATURACION.
En esta zona se calculan V
IH
y V
OL
.
V
O
= V
i
+ 1 + 15 - 6 V
i
;
d V
O
= - 1 V
IL
= 2,125 V
d V
i
V
i
= V
IL
V
OH
= V
O
( V
IL
) V
OH
= 4,625 V
V
O
V
i
5
0,375
4,625
2,875 2,125
V
O
= Vi - 1 - 6 V
i
- 15 ;
d V
O
= - 1 V
IH
= 2,875 V
d V
i
V
i
= V
IH
V
OL
= V
O
( V
IH
) V
OL
= 0,375 V
NM
L
= 1,75 V ; NM
H
= 1,75 V
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 25
C.- Ejercicios de anlisis de la funcin lgica que realiza un circuito.
En el caso en que el circuito corresponda con la forma estndar de realizar una puerta
NMOS o CMOS, la funcin lgica se deduce directamente de la observacin de la disposicin
de los transistores de canal N. Los que estn en paralelo realizan funciones OR y los que estn
en serie funciones AND. La funcin final est negada.
C.1.- Indicar la funcin lgica que realizan los siguientes circuitos:
V
O
V
DD
V
D
V
C
b)
V
A
V
B
a) Es una puerta NMOS. Los transistores conectados a V
D
y V
B
estn en serie, luego se
debe tomar V
D
V
B
y los conectados a V
C
y V
A
en paralelo V
C
+ V
A
. Ambos bloques
estn en serie, por lo que la funcin total ser:
V
O
= V
D
V
B
( V
C
+ V
A
)
b) Es una puerta CMOS. En la zona N, V
D
y V
B
estn en paralelo (V
D
+ V
B
) y ambos
en serie con V
C
y V
A
. En la zona P, la conexin es la inversa, V
D
y V
B
en serie y el conjunto
en paralelo con V
C
y V
A
, por lo que la funcin ser:
V
O
= ( V
D
+ V
B
) V
C
V
A
V
A
a)
V
C
V
D
V
DD
V
O
V
B
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 26
En el caso en que el circuito no sea una realizacin estndar, hay que analizar todas las
combinaciones entre las entradas y, aplicando el modelo simplificado ON - OFF de los
transistores MOSFET, deducir la funcin lgica.
C2.- Deducir la funcin lgica que realiza el siguiente circuito.
Est claro que no es un circuito CMOS estndar, ya que no se verifica la regla de que
los transistores estn dispuestos de forma contraria en las zonas P y N, por lo que hay que
analizar todos los casos posibles:
a) Z = V
DD
; V
i
= 0. El circuito equivalente es:
M
P
V
DD
V
O
V
DD
Z
V
i
M
N
M
P
V
DD
V
O
= V
DD
V
DD
Z
V
i
M
N
V
DD
V
O
= 0
V
DD
Z
V
i
M
N
M
P
V
DD
V
O
V
DD
Z
V
i
M
N
V
DD
V
O
= HIZ
V
DD
Z
V
i
M
N
Z V
i
V
O
0 0 HIZ
0 1 HIZ
1 0 1
1 1 0
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 29
Esta realizacin puede mejorarse si se modifica la expresin de la funcin aplicando las
leyes de De Morgan:
A C + B = A C B
El circuito que realiza esta nueva versin de la funcin consta de 8 transistores
dispuestos en dos niveles de computacin.
b) En este caso, la transformacin ms evidente que hay que realizar es:
( A + B) ( A + C) = A + B C
Puesto que ninguna variable aparece negada, lo ptimo en este caso es obtener la
funcin negada mediante una nica puerta y negar la salida de esta. Con esto se obtiene un
circuito con 8 transistores y dos niveles.
La realizacin en CMOS sera como sigue:
A C + B
B
A C
A C + B
C
A
B
B
A
C
A C
C A B
A C B
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 30
La realizacin en NMOS sera:
Esta ltima realizacin tiene menos transistores que la CMOS, ya que slo se necesita
un transistor de carga. Esto hace que, en general, la familia NMOS tiene mayor capacidad de
integracin mientras que la CMOS presenta un consumo inferior.
7 . - Eje rc ic ios Propue s t os
1.- En el circuito de la figura, el valor de la
intensidad i es de 4 mA cuando el interruptor S1 est
abierto y de 3 mA cuando est cerrado. Calcula V
T
y
K
N
.
( Solucin: V
T
= 1,55 V ; K
N
= 0,404 mA / V
2
)
B
A
C
A + B C
C
A
B
A + B C
B
A
A + B C
C
A + B C
10 V
i
1 K
1 K
S1
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 31
2.- Indicar para qu rango de valores de Vi estarn todos los transistores en saturacin.
Datos: K (M1) = K (M2) = K (M3) = K
0
;
V
T
(M1) = V
T
(M2) = V
T
(M3) = V
T
;
V
BIAS
- V
SS
> V
T.
( Solucin: Vi V
DD
+ V
SS
+ V
T
- V
BIAS
;
Vi 2 V
BIAS
- V
SS
- V
T
)
3.- En el circuito de la figura, encontrar la
zona de trabajo de los transistores y los valores
de i
1
, i
2
y V
O
.
Datos: K (M1, M2, M3) = 2 mA / V
2
V
T
(M1, M2, M3 ) = 2 V.
( Solucin: M1, M2 y M3 en SATURACION,
i
1
= 1 mA, i
2
= 1 mA, V
O
= 3 V )
4.- En el circuito de la figura, calcular el
valor de la tensin V
O
y el estado de los
transistores en los siguientes casos:
a) VA = - 5 V
b) VA = + 5 V
Datos: V
TN
= V
TP
= 2 V ; K
N
= K
P
= 0,1
mA/V
2
( Solucin: a) V
O
= - 4,877 V ; MN en
ohmica, MP en corte ; b) V
O
= 4,877 V ;
MN en corte, MP en ohmica )
M3
VBIAS
M2
VSS
Vi
M1
VDD
VO
i2
M2
M3
M1
i1
6 V
1 K
MP
5 V
VO
MN
50 K
5 V
VA
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 32
5.- En el circuito de la figura, obtener la
funcin lgica que realiza, la caracterstica de
transferencia y la potencia consumida para las
entradas: a) Vi = 0 V ; b) Vi = 5 V
Datos: K
N
= 0,05 mA/V
2
; V
P
= -1 V ; = 10
V
BE(ON)
= 0,7 V ; V
CE(SAT)
= 0,2 V
6.- Realiza una tabla con los
estados de los transistores M1,
M2, M3 y M4 y el valor de V
O
para todas las combinaciones de
las entradas V
i
y Z. Qu funcin
lgica realiza el circuito ?.
( Solucin: inversor triestado)
7.- Analizar y obtener razonadamente la funcin lgica que realiza el circuito de la
figura, indicando para cada combinacin de entrada el estado de los transistores MP1, MN1,
MP2 y MN2.
( Solucin: funcin EXOR ).
VO
Q
MD
Vi
5 V
100 K
M1
V
O
M3
M4
Z
Z
V
DD
V
DD
M2
V
i
MP1
MN1
MP2
MN2
V
A
V
B
V
O
V
DD
V
B
(Solucin: V
i
0,7 V V
O
= 5 V; 0,7 V
V
i
0,95 V V
O
= 4 + 3,8 - 4 V
i
; V
i
= 0,95 V
0,2 V V
O
4 V ; V
i
0,95 V V
O
= 0,2 V
a) P = 0 mW; b) P = 0,125 mW.
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 33
8.- Analizar y obtener
razonadamente la funcin lgica que
realiza el circuito de la figura, indicando
para cada combinacin de entrada el
estado de los transistores MA, MB, y
MD.
( Solucin: funcin EXNOR ).
9.- Implementar con la familia CMOS las siguientes funciones:
a) A*B*C*D*E
b) ( A*B+C*D) E
c) A + B*C + D
d) A*B + C*D*E
e) A*B*C +A*C
V
A
V
B
V
O
V
DD
V
A
V
B
V
O
V
DD
MA
MB
MD
E.T.S.I. Informtica Dispositivos Electrnicos. Tema 4
Departamento de Electrnica Pag 34