UNIDAD III Electrnica Digital

OBJETIVOS PARTICULARES DE LA UNIDAD

Al trmino de la unidad, el alumno:
- Determinar los aspectos bsicos de la implementacin terica en dispositivos
electrnicos, partiendo de los elementos mnimos bit-transistor, base del
estado slido.
3.1 Electrnica Digital.
Son circuitos electrnicos que llevan a cabo las operaciones necesarias
para obtener las decisiones lgicas.
En la tabla 3.1 se muestran los smbolos de empleados en las normas
americanas en las normas Europeas para representar las compuertas ms
comunes:
TABLA No 3.1 Si!olo" #e co$%erta" &" co'nente e$lea#a"
S(!olo aericano S(!olo E%ro$eo
A!D A!D
!A!D !A!D
"#
!"# !"#
"
e$clusiva
"
e$clusiva
"#
%
e$clusiva
&uerta
triestado
#eali'a
(unciones
de A!D !A!D
#eali'a
(unciones
de "# !"#
)nversor )nversor
Di(erencial )nversor
sc*mitt
+u((er
+u((er
triestado
+u((er
negado
Driver
3.) Circ%ito" co!inacionale".
Circuito combinacional
,n circuito combinacional es un circuito cua salida es (uncin e$clusivamente
del estado del valor lgico de sus entradas. Est compuesto por compuertas
lgicas no deben presenta realimentacin, es decir, ninguna salida de ning-n
componente debe usarse como entrada del circuito. .e dise/a atendiendo a las
reglas de lgica combinacional. ,n circuito combinacional puede describirse
utili'ando una (rmula con lgebra de +oole en la 0ue las salidas sean
dependientes solamente de las entradas.
E$isten muc*os circuitos combinacionales tpicos. Algunos de ellos son:
1odi(icadores: 1onvierten una se/al binaria en otra se/al binaria de
distintas caractersticas.
2ultiple$ores Demultiple$ores: .eleccionan una salida entre varias
se/ales de entrada o al contrario, de una se/al de entrada se obtienen
varias salidas.
1omparadores: comparan 3 n-meros en cdigo binario.
,nidades aritmticas: suman, restan, multiplican, n-meros binarios.
En los siguientes apartados se presentan estos circuitos con maor detalle
3.).1 *ailia" #e circ%ito" lgico".
*ailia TTL +Lgica #e Tran"i"tor , Tran"i"tor-
Esta (ue la primera (amilia de $ito comercial, se utili' entre 1456 1476. 8os
circuitos TTL utili'an transistores bipolares algunas resistencias de
polari'acin. 8a tensin nominal de alimentacin de los circuitos TTL son 5 V
DC.
Niveles Lgicos TTL
En el estudio de los circuitos lgicos, e$isten cuatro especi(icaciones lgicos
di(erentes: VIL, VIH, VOL VOH.
En los circuitos TTL, VIL es la tensin de entrada vlida para el rango 0 a 0.8 V
0ue representa un nivel lgico 0 +BAJO-. El rango de tensin VIH representa la
tensiones vlidas de un 1 lgico entre 2 . 5 V. El rango de valores 0.8 a 2 V
determinan un (uncionamiento no predecible, por la tanto estos valores no son
permitidos. El rango de tensiones de salida VOL, VOH se muestra en la (igura
Figura 3.1Nivel lgico de e!rada de u circui!o TTL
Circ%ito" Lgico" C/OS +/etal 01i#o Seicon#%ctor Co$leentario-
8a tecnologa C"O# es la ms utili'ada actualmente para la construccin de
circuitos integrados digitales, como las compuertas, *asta los circuitos como las
memorias los microprocesadores. 8a tensin nominal de alimentacin de los
circuitos 12". son $5 V 93,3 :.
Niveles Lgicos C"O#
En la (igura 3.3 se muestran las tensiones VIL% VIH% VOL% VOH vlidas para los
dispositivos C"O# de nivel $5 VDC.
&igura 3.2 Nivel Lgico de '!rada de u circui!o C"O# $5 V
Familias lgicas
8os circuitos digitales emplean componentes encapsulados, los cuales pueden
albergar puertas lgicas o circuitos lgicos ms comple;os.
Estos componentes estn estandari'ados, para 0ue *aa una compatibilidad
entre (abricantes, de (orma 0ue las caractersticas ms importantes sean
comunes. De (orma global los componentes lgicos se engloban dentro de una
de las dos (amilias siguientes:
<<8: dise/ada para una alta velocidad.
12".: dise/ada para un ba;o consumo.
Actualmente dentro de estas dos (amilias se *an creado otras, 0ue intentan
conseguir lo me;or de ambas: un ba;o consumo una alta velocidad.
Ta!la 3.) Co$aracin #e la" 2ailia"
PARA/ETRO
TTL
e"t&n#ar
TTL
34L
TTL
Sc5ott6. #e
!a7a
$otencia
+LS-
*airc5il#
4888B
C/OS +con
Vcc9:V-
*airc5il#
4888B C/OS
+con
Vcc918V-
<iempo de
propagacin
1= ns
33
ns
6 ns >= ns 3= ns
?recuencia
m$ima de
(uncionamiento
36 2@'
3
2@'
>6 2@' 7 2@' 15 2@'
&otencia disipada 1= mA
1
mA
3 mA 1= nA 1= nA
2argen de ruido
admisible
1 : 1 : =B7 : 3 : > :
?an out 1= 1= 3= 6= CDE 6= CDE
CDE " lo 0ue permita el tiempo de propagacin admisible
Dentro de la (amilia <<8 encontramos las siguiente sub-(amilias:
8: 8oF poFer G disipacin de potencia mu ba;a
8.: 8oF poFer .c*ottH G disipacin tiempo de propagacin pe0ue/o.
.: .c*ottH G disipacin normal tiempo de propagacin pe0ue/o.
A.: Advanced .c*ottH G disipacin normal tiempo de propagacin
e$tremadamente pe0ue/o.
TENSION DE ALI/ENTACION
12".: 6 a 16 : Cdependiendo de la tensin tendremos un tiempo de
propagacinE.
<<8: 6 :.
Par&etro" #e co$%erta
8as compuertas lgicas no son dispositivos ideales, por lo 0ue vamos a tener
una serie de limitaciones impuestas por el propio dise/o interno de los
dispositivos lgicos. )nternamente la (amilia <<8 emplea transistores bipolares ,
por lo 0ue tienen maor consumo de potencia, mientras 0ue la (amilia 12".
emplea transistores 2". por lo 0ue presentan ba;o consumo de potenciaE.
/AR;EN DEL CERO
Es el rango de tensiones de entrada en 0ue se considera un cero lgico:
:)8 m$: tensin m$ima 0ue se admite como cero lgico.
:)8 mn: tensin mnima 0ue se admite como cero lgico.
/AR;EN DEL UNO
Es el rango de tensiones de entrada en 0ue se considera un uno lgico:
:)@ m$: tensin m$ima 0ue se admite como uno lgico.
:)@ mn: tensin mnima 0ue se admite como uno lgico.
/AR;EN DE TRANSICION
.e corresponde con el rango de tensiones en 0ue la entrada es indeterminada
puede ser tomada como un uno o un cero. Esta 'ona no debe ser empleada
nunca, a 0ue la puerta se comporta de (orma incorrecta.
2< G :)@ mn - :)8 m$
A/PLITUD LO;ICA
Debido a 0ue dos puertas de la misma (amilia no suelen tener las mismas
caractersticas debemos emplear los valores e$tremos 0ue tengamos, utili'ando
el valor de :)8 m$ ms ba;o el valor de :)@ mn ms alto.
A8 m$: :@ m$ - :8 mn
A8 mn: :@ mn - :8 m$
RUIDO
El ruido es el elemento ms com-n 0ue puede *acer 0ue nuestro circuito no
(uncione *abiendo sido dise/ado per(ectamente. El ruido puede ser in*erente al
propio circuito Ccomo consecuencia de pro$imidad entre pistas o capacidades
internasE o tambin como consecuencia de ruido e$terior Cel propio de un
ambiente industrialE.
.i traba;amos mu cerca de los lmites impuestos por :)@ :)8 puede 0ue el
ruido impida el correcto (uncionamiento del circuito. &or ello debemos traba;ar
teniendo en cuenta un margen de ruido:
:2@ Cmargen de ruido a nivel altoE G :"@ mn - :)@ mn
:28 Cmargen de ruido a nivel ba;oE G :)8 m$ - :"8 m$
:"@ :"8 son los niveles de tensin del uno el cero respectivamente para la
salida de la puerta lgica.
.upongamos 0ue traba;amos a un nivel ba;o de :"8 G =B> : con :)8 m$ G =B7
:. En estas condiciones tendremos un margen de ruido para nivel ba;o de:
:28 G =B7 - =B> G =B> :
*AN OUT
Es el m$imo n-mero de puertas 0ue podemos e$citar sin salirnos de los
mrgenes garanti'ados por el (abricante. !os asegura 0ue en la entrada de las
puertas e$citadas:
:"@ es maor 0ue :"@ mn
:"8 es menor 0ue :"8 mn
&ara el caso en 0ue el ?A! ",< sea di(erente a nivel ba;o a nivel alto,
escogeremos el ?A! ",< ms ba;o para nuestros dise/os.
.i adems nos encontramos con 0ue el (abricante no nos proporciona el ?A!
",< podemos calcularlo como:
?A! ",< G )"8 m$ I ))8 m$
Donde )"8 e ))8 son las corrientes de salida entrada mnimas de puerta.
POTENCIA DISIPADA
Es la media de potencia disipada a nivel alto ba;o. .e traduce en la potencia
media 0ue la puerta va a consumir.
TIE/POS DE PROPA;ACION
De(inimos como tiempo de propagacin el tiempo transcurrido desde 0ue la
se/al de entrada pasa por un determinado valor *asta 0ue la salida reacciona a
dic*o valor.
vamos a tener dos tiempos de propagacin:
<p*l G tiempo de paso de nivel alto a ba;o.
<pl* G tiempo de paso de nivel ba;o a alto.
1omo norma se suele emplear el tiempo medio de propagacin, 0ue se calcula
como:
<pd G C<p*l 9 <pl*EI3
*RECUENCIA /A<I/A DE *UNCIONA/IENTO
.e de(ine como:
?m$ G 1 I C> D <pdE
3.).) Con%ta#ore" lgico".
8os conmutadores lgicos o ms com-nmente llamados co$%erta" lgica"
son dispositivos o circuitos electrnicos 0ue permiten implementar las
operaciones lgicas A!D, "# % !"<. En lo general con base a estos circuitos
simples se construen todas las compuertas 0ue e$isten en el mercado cuos
smbolos se muestran en la tabla 3. En teora se pueden construir cual0uier
circuito lgico solamente con estas tres compuertas, obviamente dependiendo
de la comple;idad del circuito a implementar, puede resultar prcticamente
incosteable *acerlo solo con estas compuertas por el tama/o gran posibilidad
de (allas. 8a tecnologa actual permite 0ue en un solo circuito integrado (abricar
una gran cantidad de compuertas, 0ue por el n-mero de ellas se les conocen
como de ba;a C..)E, media C2.)E alta C8.)E integracion
3.).3 Integracin #e co$%erta".
8os circuitos para las compuertas lgicas actualmente se (abrican para reali'ar
desde (unciones lgicas bsicas A!D, "#, !"< C..)E , *asta aplicaciones mu
comple;as, C8.)E como son los dispositivos de lgica programable, memorias,
microprocesadores, pasando por circuitos con (unciones lgicas especi(icas
C2.)E como son codi(icadores, decodi(icadores , multiple$ores, demultiple$ores,
contadores, etc.
3.).4 Co#i2ica#ore" . #eco#i2ica#ore"
1odi(icador
En general, se puede decir 0ue un codi(icador es un circuito *ec*o para pasar
in(ormacin de un sistema a otro con clave di(erente,
. En otras palabras, es un circuito integrado por un con;unto de componentes
electrnicos con la *abilidad para mostrar en sus terminales de salida una
palabra binaria C Ford binario =11=1, 11==, etc.E, e0uivalente al n-mero presente
en sus entradas, pero escrito en un cdigo di(erente. &or e;emplo, un codi(icador
de "ctal a +inario es un circuito codi(icador con oc*o entradas Cun terminal para
cada dgito "ctal, o de base 7E tres salidas Cun terminal para cada bit binarioE.
"tro e;emplo es el codi(icador de teclado CJeFord encoderE 0ue convierte la
posicin de cada tecla C4, 3, . 6, 9 , K, etc.E en su correspondiente palabra
binaria CFordE asignada previamente.
,n e;emplo de lo anterior es el teclado codi(icador en A.1)) CAmerican .tandard
1ode (or )n(ormation )nterc*angeE, 0ue genera lapalabra de L bits =1==1=1
cuando es presionada la tecla del porcenta;e CKE.
Deco#i2ica#or
El decodi(icador es un circuito combinacional dise/ado para convertir un n-mero
binario a un orden distinto, para e;ecutar un traba;o especial.
Esto es , la palabra binaria 0ue sale, tiene un (ormato di(erente, a la palabra
0ue entr, aun0ue tenga la misma cantidad de bits.
E;emplo 3>
El circuito lgico 0ue convierte una entrada en cdigo binario +1D a decimal
?igura e;emplo 36 decodi(icador +1D a decimal
En Electrnica Digital es a menudo necesario pasar un n-mero binario a otro
(ormato, tal como el re0uerido para energi'ar los siete segmentos de los
MdisplaN *ec*os con diodos emisores de lu', en el orden adecuado para 0ue se
ilumine la (igura de un n-mero decimal en particular..
E;emplo. 35
El circuito 0ue convierte una entrada en codigo +1D a un (ormato de salida para
mane;ar un displa de L segmentos se muestra en su tabla de verdad
es0uema de la compuerta L>@1>3.

?igura e;emplo 35.- Decodi(icador +1D a L segmentos
8os decodi(icadores son tambin usados en los microprocesadores para
convertir instrucciones binarias en se/ales de tiempo, para controlar m0uinas
en procesos industriales o implementar circuitos lgicos avan'ados
3.).: /%lti$le1ore" . #e%lti$le1ore".
2ultiple$or
El multiple$or es el e0uivalente lgico digital de un interruptor giratorio de varias
posiciones, tal como la llave 0ue sirve para seleccionar las bandas de un
receptor de radio.
,n multiple$or tpico en circuitos integrados es a0uel 0ue puede seleccionar
cual0uiera de varias lneas de entrada comunicar a una lnea com-n de salida
el nivel lgico 0ue all encuentre.
2ediante unas lneas au$iliares de control binario se le puede OdireccionarO para
0ue se OestacioneO en determinada lnea de entrada de datos Cla primera, la
0uinta, sptima, etc.E con el (in de 0ue a0uellos sean comunicados a la lnea de
salida.
,n integrado multiple$or com-n tiene 7 entradas de datos CbitsE, tres entradas
direccionadas CaddressE una sola lnea para salida de datos. 1uando la
direccin 1=1 -leer Ouno- cero - unoO - es aplicada al multiple$or, la entrada 6 es
OcomunicadaO con la salida.
,na aplicacin mu importante es la (acilidad de implementar una (uncin lgica
usando un multiple$o.
E;emplo 35 a
)mplementar la (uncin lgica P G $QQ' 9$Q'Q9$'Q9$' usando un circuito
multiple$or.
."8,1)"!
P C$'E G $QQ' 9$Q'Q9$'Q9$' G RC1,3,5,LE
.e emplea un multiple$or de > a 1 es decir > entradas CE=, E1, E3, E3E a una
salida ?, este circuito tiene entonces dos lineas de entrada de control .= .1
1onviene tener en cuenta 0ue el circuito (unciona de la siguiente manera: si la
entradas .= .1 son = = a la salida estar el valor de la entrada E=, de igual
(orma si .= .1 estn con el valor = 1 a la salida tendremos E1, asi
sucesivamente.
&rocedemos de la siguiente (orma
8as dos primeras dos variables $, se aplican a las lineas de control en ese
orden, $ a entrada .1, a entrada .=. 8os valores de las lineas de entrada E=, a
E3 se deducen de la tabla de verdad de la (uncin.C:er (igura 35 a de tabla de
verdadE 1uando A + valen = = a la salida deber estar el valor ? igual a E=G=,
por lo tanto a la entrada E= pondremos el valor lgico de '. cuando A + valen = 1
a la salida deber estar el valor ? igual a E1G'Q, por lo tanto a la entrada E1
conectamos el valor de 'Q. cuando A + valen 1 = el valor de ? deber ser = por lo
0ue conectamos en E3, el valor lgico de = (inalmente si A + valen 11, ? sera
tanbien igual a 1 , por lo 0ue nuevamente conectamos 1 a la entrada E3
.1on esto a se tiene el circuito 0ue se muestra en la (igura e;emplo 35
implementacion con multiple$or.
1on este e;emplo se muestra la venta;a de 0ue una (uncin lgica de tres
variables se puede implementar con una sola compuerta multiple$ora una
compuerta inversora sin necesidad de reducir el circuito.
En general se puede implementar cual0uier (uncin de n variables con un
multiple$or de n-1 entradas de seleccin 3
n-1
entradas de datos.
E;emplo 35b
)mplementar con multiple$or la (uncin
?CA+1DE G RC1,3,>,11,13,13,1>,16E
.olucion.
.e tiene una (uncin con n G > variables, por tanto se re0uiere un multiple$or de
7 S 1, oc*o entradas de datos por una salida, el cual tendr 3 entradas de
control
A las entradas de control .3, .1, .= les asignamos, el valor A,+,1
respectivamente, a las 7 entradas CE=, E1, E3, E3 ,E>, E6, E5, ELE los 0ue se
deducen de los valores 0ue se muestran en la tabla de verdad de la (igura
e;emplo 35b.

?igura del e;emplo 35b )mplementacion de una (uncin de > variables
?CA+1DE G RC1,3,>,11,13,13,1>,16E

Aprovec*ando el (enmeno conocido como Opersistencia visualO, se emplean
con muc*a (recuencia circuitos multiple$or en el mane;o de los visuali'adores
numricos de las calculadoras relo;es electrnicos porttiles, a 0ue as se
logra disminuir el consumo de corriente la cantidad de pines CpatasE 0ue
deberan llegar *asta el circuito activador.
&or e;emplo, un displa esttico de 3 dgitos 8ED de L segmentos, tiene en total
3> pines C7 por cada dgitoE un consumo de corriente igual a la suma de lo
gastado por cada segmento activado. En el mismo caso, un displa dinmico
Cmultiple$adoE tiene solamente 1= pines CL lneas 0ue unen en paralelo los
correspondientes segmentos en cada dgito, 3 lneas de salida individual por
dgito Cel ctodo o el nodo com-n, seg-n sea la polaridad del displaE. El
consumo total de corriente para iluminar digamos el 777 sera apro$imadamente
igual al gastado por un slo dgito en la (orma esttica.
Debido a la Opersistencia visualO en nuestros o;os, es posible multiple$or los tres
dgitos del displa para 0ue enciendan apaguen sucesivamente en (orma
escalonada, sin 0ue notemos parpadeo d la sensacin de estar
continuamente iluminados. &rimero uno, luego el otro, as sucesivamente
*asta 0ue le toca repetir al 0ue inici el cicloT a las veces 0ue les toca repetir su
encendido por cada segundo de tiempo, se les denomina #A<A DE
#E&E<)1)"! o cantidad de 1,AD#".. )gual 0ue en televisin, la rata no debe
ser menor a 3= cuadros por segundo, pero se permite aumentar esta ci(ra *asta
donde lo permitan los tiempos de propagacin de las compuertas empleadas en
la integracin del multiple$or.
De%lti$le1or
El demultiple$or (unciona de manera contraria al multiple$or: tiene una sola lnea
para entrada de datos dos o ms salidas seleccionables. <al como ocurre con
el multiple$or, un con;unto de terminales de entrada conocidos como OaddressO
direcciona o escoge la salida.
El address necesita una cantidad de terminales su(icientes para recibir la
cantidad de bits 0ue con(orman el n-mero binario e0uivalente al m$imo de
salidas.
As, por e;emplo, un demultiple$or de 1 lnea a 7 lneas, re0uiere tres bits para
poder OllevarO la entrada *asta la salida octava Caddress 111 es el n-mero
binario e0uivalente al decimal L, pero corresponde a la posicin octava por tener
en cuenta 0ue el === es la posicin primeraE.
8os dDe2,S se utili'an tambin como decodi(icadores de binario a un solo nivel
de salida, tal como los decodi(icadores +)!A#)" a DE1)2A8, o +)!A#)" a
@ESADE1)2A8: colocando un n-mero binario en sus entradas de
datosCaddressE, se obtiene un estado distinto en la salida correspondiente. en
otras palabras, colocando mediante un decodi(icador +1D un cierto n-mero en
los terminales de entrada, digamos =1=1, podremos *acer 0ue la salida se$ta
pase a nivel ba;o, lgico O=
,na aplicacin mu importante es la (acilidad de implementar una o mas
(uncines lgicas usando un solo demultiple$or
.
E7e$lo 33 )mplementar la (uncin lgica
P CS%UE G RC3,6,5,E ?CS%UE G RC6,LE
<eniendo presente 0ue un multiple$or, por e;emplo de 7 salidas, el cual re0uiere
de 3 lineas de MadressN o de control de direccionamiento, 0ue el valor de estas
de(inen el valor de salida. Esto es, si en la entrada esta el valor de === a la
salida estar activo el valor en %=, si (uese =11, a la salida estar activo el valor
de %3 as sucesivamente.
.olucin.
.e asigna el valor de las variables S%U a las entradas de direccionamiento en el
mismo orden de peso. Esto es, asignamos S a E3, % a E1, U a E= para
implementar el circuito basta con sumar lgicamente los miniterminos presentes
en la (uncin booleana para P para ? respectivamente.
?igura 1 para el e;emplo 3Lb )mplementacion de una (uncin con
demultiple$ores.
1abe se/alar 0ue si se usa una compuerta comercial por e;emplo la L>137 el
peso de las entradas de direccionamiento son 1+A en este orden ademas se
debe de tener en cuenta 0ue cuando su salida es activa presenta el valor de =.
&or lo 0ue para *acer la suma lgica de los miniterminos se debera usar una
compuerta !A!D.
.e de;a al lector reali'ar el diagrama es0uematico de la solucion..
E;emplo 3L
.e muestra una relacin de las compuertas <<8 ms com-nmente usadas
!A!D
L>== 1,AD#,&8E DE 3 E!<#ADA.
L>1= <#)&8E DE 3 E!<#ADA.
L>3= D,A8 DE > E!<#ADA.
L>3= ,!A DE 7 E!<#ADA.
A!D
L>=7 1,AD#,&8E DE 3 E!<#ADA.
!"#
L>=3 1,AD#,&8E DE 3 E!<#ADA.
L>3L <#)&8E DE 3 E!<#ADA.
"#
L>33 1,AD#,&8E DE 3 E!<#ADA.
!"< " )!:E#."#
L>=> .ES<,&8E
1"D)?)1AD"#E.
L>176 +)!A#)" A +1D
DE1"D)?)1AD"#
L>>5 +1D A L .EV2E!<". 1"2,! A &".)<):" 9
L>>7 +1D A L .EV2E!<". 1"2,! A !EVA<):" -
L>1>6 +1D A DE1)2A8
L>137 ,!A 3 E!<#ADA. A 7 .A8)DA.
L>134 D,A8 3 E!<#ADA. A > .A8)DA.
?8)&-?8"&
L>L> D"+8E <)&" D, 1"! .E<I#E.E<
L>L5 D"+8E <)&" WJ 1"! .E<I#E.E<
1"!&A#AD"#
L>76 DE > +)<.
L>631 DE 7 +)<.
#EV).<#".
L>41 #EV).<#" DE DE.&8AUA2)E!<" .E#)E DE 7 +)<.
L>46 #EV).<#" DE DE.&8AUA2)E!<" &A#A8E8" DE > +)<.
L>14> #EV).<#" ,!):E#.A8 DE > +)<.
1"!<AD"#E.
L>43 1"!<AD"# DE1)2A8 M,&I D"A!N &#"V#A2A+8E
L>43 1"!<AD"# +)!A#)" M,&ID"A!N &#"V#A2A+8E
A#)<2E<)1"
L>73 .,2AD"# 1"2&8E<" DE > +)<.
L>171 A8, DE > +)<.
3.).= *li$,2lo$"> relo7e"> regi"tro"> conta#ore"
A los circuitos 0ue son capaces de tener dos estados estables, los cuales se
generan seg-n sea el valor de las entradas de e$citacin se les conoce como
?lip-?lops, estos circuitos como se vera mas adelante son (undamentales para
reali'ar circuitos secunciales los cuales a su ve' son la base para la
construccin de circuitos de las computadoras.
En este apartado se muestra la construccin de los circuitos con compuertas
sus aplicaciones se veran ms adelante.
Flip-Flops
&ara un mismo ?8)&-?8"& e$isten dos tipos de circuitos, seg-n sea su
respuesta.
?lip-?lop ,estos responden una se/al de relo; durante los cambios de 1 a 0
lgico o de 0 a 1 lgico,seg-n sea respuesta por (lanco de subida o de
ba;ada respectivamente, notar 0ue se dice solo responde al momento del
cambio
?lip-(lop de cerro;o C latc* E o asincronos los 0ue su salidas responden a una
se/al de relog durante todo el tiempo 0ue permanesca el = o 1 lgico en
sus entradas.
*li$,*lo$ S,R +Set,Re"et-
Este dispositivo es similar al cerro;o #(), la di(erencia radica en la inclusin de
una se/al de relo;, 0ue act-a como se/al de con(irmacin del paso de los datos
*acia el circuito principal, el cul se encarga de memori'ar los datos. .u
representacin en los sistemas digitales es la 0ue se muestra en la (igura
Este tipo de &li*(&lo* no es mu comercial as 0ue no se darn mas detalles
sobre este dispositivo en este apartado.
(igura 3.3 ?lip-(lop .-#
*li$,*lo$ D +Data-
El &li*(&lo* D es mu similar al cerro+o D, su di(erencia radica en 0ue la se/al
*abilitadora Cea,leE es reempla'ada por el mecanismo del &li*(&lo*
-aes!ro.esclavo, el cual actuali'a los datos cada ve' 0ue la se/al de relo; tiene
una transicin de 0 a 1 o 1 a 0 dependiendo del tipo de &li*(&lo*. 8a estructura del
&li*(&lo* D su representacin simpli(icada se muestran en la (igura
(igura 3.> ?lip-(lop D
8a tabla 3.3 es la tabla de verdad de e$itacion de este &li*(&lo*% la cual indica 0ue
el valor de la entrada D se tras(iere a la salida cuando ocurre un pulso de relo;.
D CL? @iA1
=
X
=
1 X 1
<abla 3.3 <abla de e$citacin del (lip-(lop D
8a (orma de operacin de este &li*(&lo* es mu sencilla:
o 1uando D/0 se presenta un cambio de 0 a 1 lgico
en la entrada de relo; del &li*(&lo* la salida 0/0.
o 1uando D/1 se presenta un cambio de 0 a 1 lgico
en la entrada de relo; del &li*(&lo* la salida 0/1.
En otras palabras, el dato en D se trans(iere memori'a en 0 cada ve' 0ue se
presenta una transicin de 0 a 1 lgico en la se/al de relo; CCL1ET esta condicin
se conoce con el nombre de transicin por (lanco positivo.
8a condicin complementaria a la anterior es cuando la transicin es de 1 a 0
lgico, en este caso se dice 0ue la transicin se da por (lanco negativo.
A este &li*(&lo* !i*o D% tambin se le denomina Espe;o pues la salida es el re(le;o
de la entrada.
*li$,*lo$ D Pre"et,Clear
Este &li*(&lo* es similar al &li*(&lo* D, e$cepto 0ue este tiene dos entradas
asincrnicas activadas en ba;o llamadas 2rese! Clear. Estas entradas como su
nombre lo indican sirven respectivamante para poner en 1 0 la salida 0 del
&li*(&lo* independientemente de la se/al de relo;. 8a con(iguracin de este &li*(
&lo* su representacin abreviada se describen en la (igura 3.6.
(igura 3.6 ?lip-(lop D &reset-1lear
8a gran parte de los 1ircuitos )ntegrados 0ue contienen &li*(&lo*s vienen con
entradas asncrnicas de iniciali'acin borrado C2rese! 3 ClearE, comunmente
representados con las abreviaturas 2)' CL).
*li$,*lo$ J,?
Este &li*(&lo* es una versin modi(icada del &li*(&lo* D, su aplicacin es mu
di(undida en el Anlisis Dise/o de 1ircuitos .ecuenciales. El (uncionamiento
de este dispositivo es similar al &li*(&lo* #(), e$cepto 0ue en este no se
presentan indeterminaciones cuando sus dos entradas se encuentran en 1
lgico, si no 0ue el (lip-(lop entra en un modo de (uncionamiento llamado -odo
co-*le-e!o, en el cual, la salida 0 cambia a su estado complementario
despus de cada pulso de relo;. 8a con(iguracin de este (lip-(lop su
representacin abreviada se muestran en la (igura 3.5. en la tabla 3.> se
indican la tabla de e$itacion de entrada salida de este &li*(&lo*.
(igura 3.5 #epresentacin del (lip-(lop W-J
!ote 0ue las entradas 4 1 controlan el estado de este &li*(&lo* de la misma
manera 0ue en el &li*(&lo* D. 1uando las entradas son 4/1 1/1 no generan un
estado indeterminado a la salida, sino 0ue *ace 0ue la salida del &li*(&lo* cambie
a su estado complementario.
J ? CL? @iA1
= = X Pi
1 = X 1
= 1 X =
1 1 X PiB
<abla 3.>Estados del (lip-(lop W-J
*li$,*lo$ T +Toggle-
Este &li*(&lo* recibe su nombre por la (uncin 0ue reali'a CToggleE cambiando el
estado de la salida por su complemento. Es una modi(icacin del &li*(&lo* 4(1
limitndolo a cumplir e$clusivamente esta (uncin, la cual se logra uniendo las
terminales 4 1 como se muestra en la (igura 6.6.L.
(igura 3.L (lip-(lop tipo <
8a tabla de verdad de este &li*(&lo* se limita a las lneas 1 > del &li*(&lo* 4(1.
E7ercicio 3
.e de;a al estudiante *acer una investigacin sobre las 1ompuertas comerciales
Pue e$isten en el mercado nacional.
8a principal aplicacin de los (lip-(lop es en los circuitos secuenciales por su
importancia, para su estudio se asigna la unidad ): 0ue se estudiara mas
adelante.
Circ%ito" Integra#o" $ara Relo7e"
1omo *emos se/alado los &li*(&lo*s necesitan recibir una se/al de relo; para
poder cumplir su (uncin en los circuitos secuenciales. 8os circuitos mas
conocidos para desempe/ar la (uncin de relo; son los llamados osciladores o
generadores de pulso.
8os osciladores son circuitos 0ue cambian el estado de sus salidas
permanentemente entre dos estados lgicos C1 lgico 0 lgicoE. &or esta ra'n
estos circuitos son -tiles para generar se/ales de relo; para los circuitos
secuenciales sincrnos.
E$isten varios osciladores 0ue se pueden construir para generar se/ales de
relo;, mediante el uso resistencias, condensadores, inversores compuertas. En
la ?igura 3.7 se observan algunas con(iguraciones 0ue se pueden implementar
*aciendo uso de estos elementos. El es0uema de la (igura 3.7 CaE, es un circuito
generador de pulsos sin rebote opera de (orma manual. En la posicin C1E la
salida ser 0 lgico cuando el interruptor se ubica en la posicin C3E la salida es
1 lgico.
En las (iguras CbE CcE se muestran dos circuitos generadores de pulso 0ue se
pueden implementar usando inversores compuertas. 8a (recuencia de
oscilacin depende bsicamente de los valores de la resistencia el
condensador.
&ara este tipo de circuitos se recomienda el uso de circuitos C"O# de la serie
5, a 0ue estos tienen tiempos de conmutacin menores.
2ig%ra 3.B Circ%ito" genera#ore" #e relog
A continuacin se estudiaran dos tipos de osciladores cuo uso es mu di(undido
en Electrnica Digital. .e mencionaran los aspectos bsicos sobre su monta;e
sin tratar de e$plicar su (uncionamiento, de;ando como e;ercici para el
estudiante anali'ar su operacin.
O"cila#or con Di"$ara#or #e Sc5itt
En la ?igura 3.4 se observa la con(iguracin de este oscilador. 8a salida :o es
una onda apro$imadamente cuadrada su (orma depende de los valores de )
C. En la <abla 3.6 se observa la relacin entre los valores de ) C con la
(recuencia para tres tipos de integrados con inversores tipo #c6-i!!, ;unto con
los rangos de valores 0ue debe tener ) para 0ue el circuito oscile.
2ig%ra 3.C O"cila#or con #i"$ara#or #e Sc5itt
Integra#o *rec%encia Valor #e R
L>1> =.7I#1 # 6==
L>8.1> =.7I#1 # Y 3==
L>@11> 1.3I#1 # Y 1=2
Ta!la 3.: *rec%encia #e o"cilacin "eg'n R . C
Es importante se/alar 0ue la estabilidad en el (uncionamiento de estos circuitos
en lo 0ue se re(iere a mantener la (recuencia de salida es no me;or de un 1=K,
por lo 0ue en la practica se usan solamente si en la aplicacin especi(ica no se
ve a(ectada por esta limitacion.
E7e$lo.3C D 1 Cual es la frecuencia de operacin para un circuito de reloj como se
muestra en la figura 3.9 oscilador con disparador de Smith si C = .01 ! " # = $00 ohms " se
usa la compuerta %&'S1&
Solucion(
? G =.7I#1 G =.7 I C6== S .=1 S 1=
-5
E G =.7 I 6 S 1=
-5
G =.15 S 1=
5
= 160 Khz
En la practica este valor podr estar en 160 16 Khz.
Se deja al estudiante corroborar o desmentir esta afirmacin.
/%ltiEi!ra#or a"ta!le con CI,:::
El CI(555 es un dispositivo de tecnologa TTL 0ue (unciona de varios modos. En
la ?igura 3.1= observamos la manera de conectar los componentes al 1ircuito
)ntegrado de (orma 0ue opere como un 2ultivibrador Astable. 8a (recuencia de
oscilacin de la se/al de salida depende de los valores de las resistencias )7,
)5 C.
2ig%ra 3.18 /%ltiEi!ra#or a"ta!le con CI-555
8a se/al de salida de este circuito es una onda cuadrada de las caractersticas
0ue se indican en la ?igura 3.11, donde los tiempos !1 !2 estn dados por las
siguientes e$presiones:
2ig%ra 3.11 SeFal #e "ali#a #el CI,:::
El periodo al (recuencia de esta se/al estn dados por:
&ara 0ue el circuito oscile es necesario 0ue se se cumplan ciertos rangos para
los valores de las resistencias el condensador, los cuales se relacionan a
continuacin.
Es de observarse 0ue este circuito 666 es mu verstil tiene una in(inidad de
aplicaciones, se de;a al estudiante *acer una investigacin documental acerca
de cuales podran ser.
E;emplo 34 Z 3 de aplicacion
Dise/ar un circuito de relog para una (recuencia de 6 @'. 1on 3 ciclos en valor
alto 3 ciclos en valor ba;o.
.olucion
<total G t1 9 t3 G 6
t1 G =.543 #+ $ 1 G 3 t3 G =.543 C#1 9 #3E 1 G 3
.ea #+ G 1= === o*ms
[ 1 G 3 I =.543 #+ G 3 I =.534 S 1= === G 3.13 $ 1=
->
G .=313 \?
para el calculo de #A
t3 G =.543 C#A 9 1= ===E S 3.13 $ 1=
->
G C#1 9 1= ===E S 3.1L $ 1=
->
G 3
[ #1 G C3 Z 3.1L $ 1=
->
$ 1= ===E I C 3.1L $ 1=
->
E G =.73I3.1L $ 1=
->
G 3,73>.77
los valores sern:

[ #1 G 3,73>.77 [ 3.7 Jo*ms
#3 G 1= === [ 1=J
1 G =.313 \?
?igura para el e;emplo 34
Regi"tro"
.on dispositivos para el almacenamiento, o manipulacin de in(ormacin binaria
E$isten diversos tipos de registros, dependiendo de la (uncin 0ue desarrollen:
- #egistros de almacenamiento simple. .u (uncin es bsicamente la de
almacenar una in(ormacin.
- #egistros de conversin serie-paralelo. .on registros 0ue reali'an la
conversin de la in(ormacin 0ue accede a ellos en serie, a un (ormato en
paralelo.
- #egistros conversin paralelo-serie. .on registros 0ue reali'an la (uncin
inversa a los anteriores, es decir, a la in(ormacin 0ue accede a ellos en
paralelo, le dan (ormato serie.
- #egistros de despla'amiento. .on registros 0ue permiten el despla'amiento de
la in(ormacin 0ue almacenan. <ambin suelen servir para las (unciones
anteriores.
#egistros de despla'amiento
8os registros de despla'amiento reali'an (undamentalmente dos (unciones :
rotaciones, apla'amientos propiarnente dic*os.
- #"<A1)"!E.. &ueden ser a la derec*a o la i'0uierda. .e reali'an en bucle
cerrado se pueden utili'ar para anali'ar el estado de un bit 0ue (orma parte de
una in(ormacin, cuo acceso solo es posible en una posicin determinada.
8os registros 0ue reali'an esta operacin se denominan registros en anillo Cun
caso particular es el de los contadores en anillo, cuando aprovec*amos el
despla'amiento para reali'ar una cuentaE.
:amos a ver los diversos tipos de rotacin.
#otacin a la i'0uierda C#"8E. :eamos aplicndolo a un acumulador del
microprocesador 57== Ctiene registros de 7 bits, los testea a travs de un
biestable 1E.
(igura 3.13 #otacin a la i'0uierda
Despus de oc*o despla'amientos, todos los bits, 0ue con(orman el contenido
del AccA, pueden ser muestreados cuando pasan por O1O CacarreoE.
Rotacin a la #erec5a +ROR-. En este caso la rotacin se *ace a derec*as.
.iguiendo con cl e;emplo anterior, tenemos:
(igura 3.13 #otacin a la derec*a
!uevamente, despus de oc*o despla'amientos todos los bits, 0ue con(ormam
el contenido del AccA, pueden ser muestreados cuando pasan por O1O.
- DESPLAGA/IENTOS. <enemos dos tipos de despla'amientos: el lgico el
aritmtico, seg-n se vean o no implicados elementos a;enos al propio registro.
:amos a ver algunos tipos de despla'amientos:
De"$laHaiento aritItico a la iHJ%ier#a +ASL-. +sicamente reali'a la
siguiente (uncin:
(igura 3.1> Despla'amiento aritmtico a la i'0uierda CA.8
,n despla'amiento a la i'0uierda e0uivale a una multiplicacin por 3 en el
sistema binario.
De"$laHaiento aritItico a la #erec5a +ASR-. +sicamente reali'a la (uncin
siguiente:
(igura 3.16 Despla'amiento aritmtico a la derec*a CA.#E
De"$laHaiento lgico a la #erec5a +LSR-. E0uivale a una division por 3 en
binario.
(igura 3.15 Despla'amiento lgico a la derec*a C8.#E.
A0u, vemos 0ue entra un O"O e$terior al registro.
1"!:E#<)D"#E. &A#A8E8"I.E#)E:
Algunas veces es necesario convertir datos paralelos a datos serie, viceversa.
Dic*o proceso es llevado a cabo (cilmente usando un registro para almacenar
los datos, luego trans(iriendo los datos a su salida en la (orma deseada.
E;emplo>= #e de+a al alu-o 6acer ua ives!igaci docu-e!al de cuales
cover!idores serie 8 *aralelo 3 viceversa e9is!e e la &a-ilia TTL 3 co-o es
:ue la reali;a.
Conta#ore".
,n contador digital es constituido e$actamente en igual (orma 0ue un divisor de
(recuencia. En e(ecto, el circuito divisor-por-die' es en el (ondo un contador,
por0ue cuenta *asta die' pulsos da una salidaT se repone 0ueda listo para
repetir el procedimiento de nuevo. .i se colocan varios (lip-(lops tipo WJ en
cascada, 0ue inicien en el binario 1E#", un +,#.< de pulsos en serie,
colocados en la entrada, de;ar los (lip-(lops en estados tales 0ue ellos indi0uen
en (orma binaria la cantidad de pulsos 0ue arribaron al terminal de entrada.
!otemos de nuevo 0ue cada etapa debe cambiar de estado solamente cuando
la anterior pasa de lgica 1 a lgica =. 1uando en electrnica se menciona la
e$presin +,#.<, 0ue traducida signi(ica Or(agaO, OreventarO, OporcinO, se
0uiere dar a entender 0ue esos pulsos se presentan como un tren de(inido,
Ocomo una cierta cantidad de vagones unidos entre sO, iguales mensurables
en su cantidad. CEn el estudio de televisin en color se encuentra con muc*a
(recuencia esta palabra +,#.<, se re(iere a los 7 o ms pulsos encargados de
sincroni'ar los circuitos de crominancia, los cuales vienen a manera de Or(aga
de metralletaO incluidos dentro de la onda portadora de <:E.
8os contadores digitales son un medio mu prctico para determinar
?#E1,E!1)A, si la entrada del contador es OabiertaO a una se/al de (recuencia
desconocida, durante un tiempo e$actamente controlado Crecordemos 0ue
O(recuenciaO es la cantidad de ciclos 0ue transcurren durante un segundo de
tiempoE. 8os medios-ciclos C*al(-cclesE positivos de la (recuencia desconocida
son contados, su cantidad en el perodo de conteo permite establecer la
(recuencia.
.i el lado complementario del WJ (lip-(lop es usado para mane;ar al 0ue sigue,
entonces el contador es conocido como un +A1JAA#D 1",!<E# Ccontador
*acia atrsET esto es, el arranca en 1111 cuenta sucesivamente *acia aba;o,
111=, 11=1, 11==, etc.
Este tipo de contador es mu prctico cuando se 0uiere determinar la
D)?E#E!1)A entre una (recuencia desconocida una (recuencia asignada. El
contador puede ser pre-cargado con la (recuencia de entrada. El resduo positivo
o negativo , a la i'0uierda del contador es la di(erencia.
8a (igura 3.1L muestra un contador de > bits, implementado con cuatro (lip-(lops
tipo < C<ogglesE, a partir de integrados WJ, recordemos 0ue en este caso no se
tiene en cuenta las entradas W J, por lo 0ue se deben de;ar Oal aireO, en lgica
1 Cmuc*os integrados digitales estn internamente *ec*os para 0ue sus
entradas 0ueden automticamente en nivel alto cuando son de;ados Oal aireO sus
terminalesE.
@a muc*as clases distintas de (lip-(lops contadores en circuito integrado )1. El
mdulo de un contador especi(ica la m$ima cuenta 0ue el alcan'a antes de
reciclar. 8os contadores mdulo 1= son mu populares por0ue ellos reciclan
despus de caer el dcimo pulso de entrada, por lo tanto proveen una manera
(cil de contar en decimal. Ellos son a menudo llamados 1"!<AD"#E. DE
DE1ADA. +1D C+inario 1odi(icado a DecimalE, siempre tienen solamente
cuatro terminales de salida Crepresentan desde el ==== *asta el 1==1E. 8os
contadores 0ue estn dise/ados para aprovec*ar al m$imo los cuatro bits del
Ford nibble Cmedio bteE de salida, se llaman contadores @ESADE1)2A8E.
Crepresentan desde el ==== *asta el 1111E.
8os contadores pueden tener una variedad de controles de entrada. ,n contador
tpico, por e;emplo, se puede programar para 0ue cuente *acia arriba o *acia
aba;o C,pIDoFnE. &uede tambin tener entradas de control para regresar la
cuenta a =Bs, iniciar la cuenta en cual0uier valor deseado, o para indicar los
momentos en los cuales el contador debe traba;ar. Estos -ltimos terminales son
los *abilitadores, o entradas E!A+8E. Debido a 0ue los contadores almacenan
la cuenta acumulada *asta 0ue llegue el pr$imo pulso clocH, ellos pueden ser
considerados .<"#AVE #EV).<E#..
8os circuitos integrados <<8 contadores ms comunes son
L>14= 1ontador sincrnico ,pIDoFn, +1D, programable C de = 4E
L>141 1ontador binario .incrono &rogramable
L>143 1ontador sincrnico ,pIDoFn +1D, programable Cde = 4E
L>143 1ontador sincrnico de > bits binarios, programable, ,pIDoFn
@a operacin sincrnica cuando se tienen todos los (lip-(lops OclocHedN..
.imultneamente, de tal (orma 0ue sus salidas cambien al mismo tiempo cuando
lo re0uiera el proceso lgico director. suministren los datos simultnea
paralelamente en las salidas P3 , P3, P1, P=
e;emplo >1 de aplicacin
E;emplo >1:
1on un contador comercial dise/ar un circuito secuencial 0ue cuente
en binario en base 7.es decir del ==== al =111.
."8,1)"!:
Escogemos el contador L>143, en (igura 1 para el e;emplo >1 se muestra
la tabla de su modo de operacin,
&ara *acer el circuito contador de ==== a =111, es necesario 0ue el contador
este en modo M,&N 0ue inicie en ==== 0ue al llegar la cuenta a =111 el
contador se ponga a cero MresetN siga contando. &ara lograrlo se re0uiere
-nicamente 0ue se ponga un circuito con una compuerta A!D de > entradas
como detector de =111 a la salida del contador 0ue se enve su salida a la
entrada 18# del contador. Es importante observar 0ue la se/al de reset debe
ser un pulso positivo para permitir 0ue el contador no detenga la cuenta esto se
logra pues al detectar el circuito la entrada =111 se genera un pulso @)V@ e
inmediatamente se MreseteaN el circuito permitiendo 0ue el contador siga su
cuenta. &ara poder observar la cuenta se usa un relo; de 1 pulso por segundo. El
circuito completo del contador se de;a como e;ercicio al alumno.
e;emplo >3 de aplicacion
1on un contador dise/ar un circuito 0ue cuente en (orma descendente de 11== a
====, 0ue tenga una entrada E1 de inicio, 0ue en cual0uier momento de la
cuenta esta se pueda suspender con una entrada E3 reiniciar en 11==, pero si
la cuenta llagara a ==== el contador se detenga.
.olucion
.eleccionamos el contador binario sincrono programable L>143, su tabla de
modo de control se muestra en la (igura 1 e;emplo >3.
% ademas usamos el circuito L>L> 0ue es un ?? tipo D doble con MpresetN
MclearN. su tabla de modo de control se muestra en la (igura 3 e;emplo >3.
8a entrada E3 para suspender se genera con un circuito de Mpus* butonN de tal
manera 0ue a su salida normalmente tenga el valor lgico de 1 solo cuando se
accione el interruptor A1 se produ'ca un valor lgico de =, esta se/al es
conectada en 8DQ , lo 0ue provocara 0ue cada ve' 0ue se accione el contador se
pondr en el inicio con el dato de 11== 0ue se deber poner permanentemente
en las entradas D, 1, +, A
,samos el primer ?? con entrada de inicio E1 en la entrada MclearN en este
mismo circuito conectamos a la entrada MpresetN la salida de un cicuito detector
de cero
El circuito completo del circuito se de;a al alumno como e;ercicio.
3.3 Circ%ito" #e AritItica.
CIRCUITOS ARIT/KTICOS.
#epresentacin de n-meros con signo. #epresentacin en signo-magnitud.
#epresentacin en complemento a uno. #epresentacin en complemento a dos.
Aritmtica de sumas restas en las di(erentes representaciones. .umadores
restadores de un bit. .emisumador sumador completo. .emirrestador
restador completo. .umadores restadores de m-ltiples bits en paralelo.
.umador restador binario. 8a propagacin del acarreo: generadores de
acarreo anticipado. .umador-restador en signo-magnitud. .umador +1D.
.umadores restadores de m-ltiples bits en serie: el registro acumulador.
,nidades aritmtico-lgicas. 2ultiplicacin divisin binaria.
Circuitos Aritmticos
El dise/o de sistemas digitales involucra el mane;o de operaciones aritmticas.
En esta leccin se implementarn los circuitos de suma resta de n-meros
binarios.
3.3.1 .umadores.
S%a#or /e#io
El circuito combinacional 0ue reali'a la suma de dos bits se denomina sumador
medio. 8a (igura 3.1L muestra el smbolo lgico de sumador medio. En el circuito
las entradas son 7 5 la salida # corresponde a la suma Cou! al acarreo de
salida C:er leccin 1.>.E.
(igura 3.1L .mbolo lgico del sumador medio
8a tabla de verdad tabla 3.5 est dada por las reglas de la suma binaria.
< L Co%t S
= = = =
= 1 = 1
1 = = 1
1 1 1 =
Ta,la 3.< De verdad del su-ador -edio
8a salida obtenida a partir de la tabla de verdad es:
= $ > / Cou! #
El bit de acarreo Cou! es 1% slo cuando 7 5 tienen el valor de 1T por tanto entre
7 5 se puede establecer una operacin 7ND:
Cou! / 7?5
El bit de suma # es 1, slo si las variables 7 5 son distintas. El bit de acarreo
es 0 a no ser 0ue ambas entradas sean 1. &or consiguiente, la salida # puede
e$presarse en trminos de la operacin O) 8 '9clusiva:
# / 7@?5 $ 7?5 / 7 Y 5
El circuito se muestra en la (igura 3.17
3.17 1ircuito 8gico del .umador 2edio.
S%a#or Co$leto
El sumador completo acepta dos bits un acarreo de entrada genera una
suma de salida ;unto con el acarreo de salida. 8a tabla 3.4.3. muestra la tabla de
verdad del sumador completo. 8as entradas 7, 5 Ci denotan al primer
sumando, el segundo sumando el acarreo de entrada. 8as salidas # Cou!
representan a la suma el acarreo de salida.
A B Cin Co%t S
= = = = =
= = 1 = 1
= 1 = = 1
= 1 1 1 =
1 = = = 1
1 = 1 1 =
1 1 = 1 =
1 1 1 1 1
Ta,la3.A De verdad del su-ador co-*le!o
8a salida # en la tabla de verdad corresponde a la operacin O)( '9clusiva:
# / 7?5@?Ci@ $ 7@?5?Ci@ $ 7?5?Ci $ 7@?5@?Ci
# / Ci@?B7?5@ $ 7@?5C $ Ci ?B7?5 $ 7@?5@C
# / Ci@?B7?5@ $ 7@?5C $ Ci ?B7@?7 $ 7@?5@ $ 7?5 $ 5?5@C
# / Ci@?B7?5@ $ 7@?5C $ Ci ?BB7@ $ 5C?B7 $ 5@CC
# / Ci@?B7?5@ $ 7@?5C $ Ci ?BB7?5@C@?B7@?5C@C
# / Ci@?B7?5@ $ 7@?5C $ Ci ?B7?5@ $ 7@?5C@
# / B7 Y 5C]Y]Ci
El mapa de Harnaug* de la salida 1ou! se muestra en la (igura 3.14
(igura 3.142apa para la salida Cou! de un .umador 1ompleto.
8a salida Cou! est dada por:
Cou! / 7?5 $ 7?Ci $ 5?Ci
El circuito se muestra en la (igura 3.3=.
3.20 Circui!o Lgico del #u-ador Co-*le!o.
3.3.). Re"ta#or.
Re"ta#or
En la di(erencia, cada bit del sustraendo se resta de su correspondiente bit del
minuendo para (ormar el bit de la di(erencia. El prstamo ocurre cuando el bit del
minuendo es menor al bit del sustraendo, de tal (orma 0ue se presta un 1 de la
siguiente posicin signi(icativa.
8a resta se implementa mediante un sumador. El mtodo consiste en llevar al
minuendo a una de las entradas el sustraendo en complemento 3 a la otra
entrada.
Re"ta#or /e#io
El circuito combinacional 0ue reali'a la resta de dos bits se denomina #estador
medio. El circuito tiene dos entrada binarias dos salidas. 8a (igura 3.31
muestra el smbolo lgico de #estador medio. En el circuito las entradas son
7CminuendoE 5CsustraendoE la salida D corresponde a la di(erencia 2 al
prstamo de salida.
(igura 3.31 .mbolo 8gico del #estador 2edio.
.i AY]+, e$isten tres posibilidades 0(0/0, 1(0/0 1D1/1. El resultado es el bit
de di(erencia D. .i 7E5 se tiene 0(1 es necesario prestar un 1 de la siguiente
posicin signi(icativa de la i'0uierda. El prstamo agrega 3 al bit del minuendo
de manera similar cuando en el sistema decimal se agrega 10 al dgito del
minuendo.
8a tabla de verdad 3.7 est dada por las reglas de la resta binaria.
A B P D
= = = =
= 1 1 1
1 = = 1
1 1 = =
Ta,la 3.F De verdad del )es!ador -edio.
8a salida D coincide con la operacin O)( '9clusiva se puede e$presar de la
siguiente (orma:
D / 7@?5 $ 7?5@
8a salida 2 est dada por la suma de productos de los trminos presentes en el
rengln 3 de la tabla de verdad:
2 / 7@?5
El circuito se muestra en la (igura 3.33
&igura 3.22 Circui!o Lgico del res!ador -edio.
Re"ta#or Co$leto
El #estador completo reali'a la resta entre dos bits, considerando 0ue se *a
prestado un 1 de un estado menos signi(icativo. En la tabla 3.4. las entradas 7%
5 C denotan el minuendo, el sustraendo el bit prestado. 8as salidas D 2
representan a la di(erencia el prstamo.
A B C P D
= = = = =
= = 1 1 1
= 1 = 1 1
= 1 1 1 =
1 = = = 1
1 = 1 = =
1 1 = = =
1 1 1 1 1
Ta,la 3.F De verdad del )es!ador Co-*le!o.
En las combinaciones del mapa donde C/0, se tienen las mismas condiciones
para el sumador medio. El resto de condiciones se vieron en la leccin > del
captulo 1.
8a (uncin de la salida D de un restador es la misma 0ue la salida de un
sumador completo:
D / 7@?5@?C $ 7@?5?C@ $ 7?5@?C@ $ 7?5?C / B7 Y]5C]Y Ci
El mapa de Harnaug* de la salida 2 se muestra en la (igura 3.33
?igura 3.33. 2apa para la salida 2 de un restador completo
8a salida 2 est dada por:
2 / 7@?5 $ 7@?C $ 5?C
El circuito se muestra en la (igura 3.3=
(igura 3.3= Diagrama lgico de un restador completo
3.3.3 UAL> Uni#a# AritItica Lgica.
Uni#a# AritItica . Lgica +ALU-
,na unidad aritmtica lgica puede reali'ar un con;unto de operaciones
aritmticas bsicas un con;unto de operaciones lgicas, a travs de lneas de
seleccin. En ingls 7LG signi(ica 7ri!6-e!ic Logic Gi! C,nidad Aritmtica
8gicaE. 8a (igura 3.3>. muestra el diagrama de blo0ues de una 7LG.
(igura 3.3> Diagrama de blo0ues de una A8,
8as cuatro entradas de A se combinan con las de 5 generando una operacin de
salida de cuatro bits en F. 8a entrada de seleccin de modo #2 distingue entre
las operaciones aritmticas lgicas. 8as entradas de seleccin #0 #1
determinan la operacin aritmtica o lgica. 1on las entradas #0 #1 se pueden
elegir cuatro operaciones aritmticas Ccon #2 en un estadoE cuatro logicas Ccon
#2 en otro estadoE. 8os acarreos de entrada salida tienen sentido -nicamente
en las operaciones aritmticas. El dise/o de una 7LG implica el dise/o de la
seccin aritmtica, la seccin lgica la modi(icacin de la seccin aritmtica
para reali'ar las operaciones aritmticas lgicas.
Seccin Lgica
8os datos de entrada en una operacin lgica son manipulados en (orma
separada los bits son tratados como variables binarias. En la tabla tabla 3.1=.
se listan cuatro operaciones lgicas O), O) ( '9clusiva, 7ND NOT. En el
circuito, las dos lneas de seleccin C#1% #0E permiten seleccionar una de las
compuertas de entrada, correspondientes a la (uncin ?i .
S1
S8
Sali#a *%ncin *i
= =
?GAi9+i "#
= 1 ?GAiY+i S"#
1 = ?GAi^+i A!D
1 1 ?GABi !"<
<abla 3.1= <abla de ?uncin 8gica.
El circuito lgico es una etapa de un circuito lgico de bits.
(igura 3.36 Diagrama lgico de un circuito lgico de una A8,
Seccin AritItica
El componente bsico de la seccin aritmtica es un sumador en paralelo 8as
operaciones aritmticas con(iguradas en el circuito aritmtico se presentan en la
tabla 3.13 En una 7LG, la suma aritmtica se puede implementar con un n-mero
binario en 7, otro n-mero en la entrada 5 el acarreo de entrada Ci en un valor
lgico 0. El resto de las (unciones se enuncian en la columna descripcin.
Seleccin #e Sali#a N *%ncin De"cri$cin
*%ncin
#1 #0 Ci
N F
= = = = A <rans(erir A
= = 1 = A91 )ncrementar A
= 1 = + A9+ .uma agregar + a A
= 1 1 + A9+91 .uma con accarreo agregar + a A
ms 1
1 = = +Q A9+Q Agregar el complemento de 1 de + a
A
1 = 1 +Q A9+Q91 Agregar el complemento de 3 de + a
A
1 1 = <odos
unos
A-1 Decrementar A
1 1 1 <odos
unos
A <ras(erir A
<abla 3.13 De la (unciones de un 1ircuito Aritmtico
8a implementacin de las (unciones anteriores por medio de un circuito lgico
sencillo se describe a continuacin. El circuito se dise/a ba;o el precepto de
intervenir cada entrada 5i para obtener las siguientes (unciones:
S1 S8 Ni
= = =
= 1 +i
1 = +iB
1 1 1
<abla 3.13 <abla del circuito para la entrada +i
8a (igura muestra el circuito.
(igura 3.35 1ircuito para la tabla 3.13
&or medio de estas (unciones se pueden lograr las (unciones de la tabla 3.13 al
agregar el n-mero !i Ctabla 3.13E a la entrada A a travs de un sumador en
paralelo para cada etapa, teniendo en cuenta el valor de la entrada 1in. El
circuito combinacional aritmtico se muestra en la (igura 3.1>. En la (igura
3.35a., la entrada A se denomina 2i en el sumador completo.
(igura 3.35a 1ircuito aritmtico
Di"eFo #e %na Uni#a# AritItica Lgica
En el dise/o de una 7LG se deben seguir los siguientes pasos:
1. Dise/ar la seccin aritmtica independientemente de la seccin lgica.
2. Determinar las operaciones lgicas del circuito aritmtico, asumiendo 0ue
los acarreos de salida de todas las etapas son 0.
3. 2odi(icar el circuito aritmtico para obtener las operaciones lgica
re0ueridas.
El dise/o simple de una A8, se *ace utili'ando el sumador completo para
generar las operaciones lgicas de la unidad. &or lo tanto es necesario introducir
una variable de control adicional B#2C, con el (in de seleccionar entre las
operaciones lgicas aritmticas. En este dise/o, un valor #2 / 1 *ace 0ue el
circuito e(ect-e operaciones lgicas. #ecordando la salida de un sumador
completo:
F / B7i Y]5iCHY]Ci
A partir de esta ecuacin, es posible obtener la (uncin lgica re0uerida,
utili'ando la debida manipulacin lgica. 8a (uncin re0uerida se e$pone en la
tabla
S)
S1
S8 Ai Bi Cin O$eracin
S%a#or
Co$leto
*%ncin
reJ%eri#a *i
/ani$%lacin Sali#a
1
= =
Ai
=
= Ai "# Aplicar una (uncin
"# Ai 9 +i
Ai9+i
1
= 1
Ai
+i
= Ai Y +i
S"#
!inguna
AiY+i
1
1 =
Ai
+iB
= Ai^+i
A!D
Aplicar una (uncin
"# Ai 9 +iB Ai^+i
1
1 1
Ai
1
= ABi
!"<
!inguna
ABi
<abla 3.1> <abla de obtencin de las (unciones lgicas con un sumador
completo
&artiendo de la tabla 3.13.>., las entradas "i, Ni Cii en un sumador completo,
son e0uivalentes a las siguientes e$presiones:
"i G 7i 9 #2?#1I?#0I?5i 9 #2?#1?#0I?5iI
Ni / #0?5i $ #1?5iI
Cii / #2I?Ci
8a (igura 3.3L muestra el diagrama de la unidad aritmtica lgica de dos etapas.
(igura 3.3L Diagrama lgico de una A8,
8as doce operaciones generadas en el 7LG se resumen en la tabla 3.16 la
(uncin en particular se selecciona a travs de #2, #1, #0 Ci. 8as operaciones
aritmticas son las mismas del circuito aritmtico.
Seleccin Sali#a * De"cri$cin
#2 #1 #0 Ci F
= = = = A <ras(erir A
= = = 1 A91 )ncrementar A
= = 1 = A9+ .uma
= = 1 1 A9+91 .uma con accarreo
= 1 = = A-+-1 #esta con prstamo
= 1 = 1 A-+ .ustraccin
= 1 1 = A-1 Decrementar A
= 1 1 1 A <rans(erir A
1 = = S A9+ "#
1 = 1 S A YH+ "#-E$clusiva
1 1 = S A^+ A!D
1 1 1 S AQ 1omplementar A
<abla 3.15 <abla de verdad de una A8,
E;emplo >3
#e de+a al es!udia!e !ra,a+o de ives!igaci docu-e!al acerca del desarrollo
6is!rico de las 7LG
.