PreInforme de Laboratorio No.

0: COMPARACIN DE TECNOLOGAS 1

Abstract Este informe da una antesala al desarrollo de las
diferentes tecnologas digitales, que tena por objeto la primera
prctica de laboratorio, en la cual se compararon dos compuertas
lgicas iguales (NOT) pero de diferente tecnologa: CMOS y
TTL. Se realizaron simulaciones que comprueben los datos
presentados por los fabricantes en los respectivos datasheet y se
obtuvieron los datos requeridos que confirmaron las simulaciones
presentadas.

I ndex Terms CMOS, TTL, Compuerta Lgica.

I. INTRODUCIN
N este documento se presentan las caractersticas
principales de cada tecnologa ya mencionada. Los
aspectos ms importantes que se tuvieron en cuenta para la
medicin y verificacin en el laboratorio fueron los tiempos de
subida, bajada, de retardo y de almacenamiento de cada uno de
los dispositivos. Adems se realizaron mediciones de Voltajes
de umbral mximo y mnimo para los estados altos (H) y bajo
(L).

Para esta prctica se cont con los CIs 74LS04 y CD4069.
Estas dos referencias corresponden a compuertas negadoras.
La funcin principal de estas compuertas es que a una seal de
entrada alta o 1 ella entregue una seal baja o 0 y viceversa.

El informe se compone por un marco terico sobre las
familias lgicas en especial las usadas durante la prctica, las
simulaciones correspondientes de los montajes, los datos
obtenidos y un anlisis de los datos en comparacin con los
esperados. Finalmente unas conclusiones.

II. FAMILIAS LGICAS

El circuito interno de un compuerta est constituido
alrededor de dispositivos semiconductores que actan como
llaves electrnicas. Dependiendo de cuales dispositivos se
usen para esto y de ciertas caractersticas funcinales, ser el
nombre de la familia logica en cuestin. Por ejemplo, existen
las familias: DTL (Diode Transistor Logic), TTL (Transistor
Transistor Logic), COMS (Complementary Metal OXIDE


SEMICONDUCTOR).

Las compuertas lgicas reales son diseadas tal que su seal
de salida posee 3 zonas identificables. Las 3 regiones quedan
definidas por 2 tensiones de umbral. VOLmax (umbral nivel
bajo) VOHmin (umbral para nivel alto). Por lo tanto, para una
salida real se tiene:


Fig. 1. Regiones operacin compuerta lgica[2]

Una seal por encima de Voh min o por debajo de Vol max
es considerada alta o baja respectivamente.

A. RETARDO DE PROPAGACIN (Propagation Delay
Time , t pd )

Es el intervalo de tiempo entre un cambio de nivel lgico en
una entrada y el correspondiente cambio en la salida de la
misma compuerta. Este parmetro limita la frecuencia mxima
de operacin de la compuerta.

En muchas compuertas el retardo de propagacin para una
transicin de alto a bajo en la salida es diferente al retardo
asociado a un cambio de bajo a alto en la salida. Esto es
indicado en las hojas de dato con los smbolos: t PHL y t PLH
.

B. RETARDO DE TRANSICIN (Transition Delay Time)

Es el tiempo transcurrido durante una transicin de nivel
lgico en la salida. Se mide entre los puntos de 10% y 90% de
amplitud en el diagrama de tiempos, y en general vale distinto
para una transicin de bajo a alto (rise time) : tTLH , que para
una transicin de alto a bajo (fall time): tTHL .

La velocidad de conmutacin de una compuerta usualmente
Informe de Laboratorio No. 0
Comparacin de Tecnologas
Jean Briham Pardo Cd 261889; Diego Alejandro Delgadillo Cd.
E
PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 2
es proporcional a la cantidad de energa transformada en calor.
De hecho, en muchos circuitos digitales hay que asumir un
compromiso entre velocidad y disipacin de potencia.
Entonces, un circuito puede disearse para trabajar a una alta
velocidad (o sea que los parmetros de retardo son pequeos),
al costo de un mayor consumo de potencia.

Alternativamente, puede implementarse una versin ms lenta
del circuito para ahorrar consumo de potencia.

Como resultado, una medida de performance (o figura de
mrito) comnmente encontrada para una familia lgica es el
producto velocidad-potencia, obtenido al multiplicar el retardo
de propagacin promedio, la corriente de alimentacin
promedio y la tensin de alimentacin recomendada. Cuanto
menor este producto, mejor es la familia lgica.


Fig 2. Tiempo de retardo[3]

III. FAMILIA TTL
Los circuitos TTL se alimentan con 5 V. y, en su versin
estndar, poseen los siguientes parmetros:

VOH ( min) = 2,4 V.
VOL ( max ) = 0,4 V.
VIH ( min ) = 2 V.
VIL ( max ) = 0,8 V.

Esto nos da mrgenes de ruido de peor caso de 400 mV para
ambos estados, bajo y alto. Estos parmetros estn
garantizados sobre un rango de alimentacin de 4,75 V. a 5,25
V. y un rango de temperatura de 0C a 70C, por el fabricante.

Por otro lado, los valores tpicos, medidos a 5V. y 25C,
son:

VOH = 3,4 V.
VOL = 0,2 V.
V IH = 2 V.
V IL= 0,8 V

, lo cual nos da mrgenes de ruido tpicos de 1,4 V. en el
estado alto y de 0,6 V. en el estado bajo.

Las salidas de los circuitos TTL son fuentes de corriente
en el estado alto y sumideros de corriente en el estado bajo.
Siguiendo la convencin estndar de especificar la corriente
entrante a un terminal como positiva, y la saliente como
negativa, los parmetros de corriente son los siguientes:

I OH ( max ) = -400 uA
I OL ( max ) = 16 mA
I IH ( max ) = 40 uA
I IL ( max ) = -1,6 mA

La salida de una compuerta TTL es capaz de cargar y
descargar rpidamente a la capacitancia total que excita,
gracias a su muy baja resistencia equivalente de salida. La
capacitancia equivalente en la entrada de una compuerta TTL
es del orden de los 3 a 5 pF.

Al conectar una salida TTL excitando a varias entradas
TTL en general ser la corriente mxima de salida la que
limitar al fan-out, y no la capacitancia total de carga, debido a
las corrientes de entrada apreciables que circulan en
condiciones estticas para esta familia. Entonces, una sola
compuerta TTL puede excitar a otras 10 compuertas TTL sin
una disminucin significativa en la velocidad de conmutacin.

Puede que los retardos de propagacin de peor caso sean
especificados para compuertas TTL que estn excitando a
otras 10 compuertas TTL (full fan-out). El retardo de
propagacin de alto a bajo es menor que aquel de bajo a alto.
Por ejemplo, la velocidad de conmutacin de una compuerta
NAND estndar de dos entradas viene dada por los
parmetros:

t PHL = 15 ns.
t PLH = 22 ns.

Como estos retardos fueron medidos bajo condiciones de
peor caso, la velocidad de la compuerta bajo condiciones
tpicas es usualmente mayor.

Los valores tpicos son:

t PHL = 7 ns.
t PLH = 11 ns.

La corriente de alimentacin requerida por una compuerta
TTL depende de si su salida est en el estado alto o bajo. La
disipacin de potencia es considerable tanto para condiciones
estticas como para conmutacin.

Las salidas totem-pole son las ms fciles de encontrar en
los CIs TTL. Su modelo circuital mas simple est formado
por dos transistores bipolares (Q1 y Q2, en la figura)
funcionando como llaves electrnicas conectadas al terminal
de salida, una de pull-up y otra de pull-down. En condiciones
estticas, solo una de ambas llaves est cerrada a la vez,
imponiendo un estado lgico en la salida.

PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 3


Fig. 3. modelo interno compuerta 74ls04

IV. FAMILIA CMOS

Sus circuitos estn basados en los transistores de efecto de
campo, sistema metal-oxido- semiconductor (MOSFETs),
complementando MOSFETs canal N con MOSFETs canal P.
Por ejemplo, un modelo circuital de inversor CMOS es el
siguiente:

La familia CMOS tiene muy baja disipacin de potencia en
condiciones estticas. Su contribucin dinmica al consumo es
apreciable, y aparece durante un cambio de estado lgico
debido a que conducen ambos MOSFETs por un breve
intervalo de tiempo. Esta contribucin aumenta con la
frecuencia de trabajo.

Como vemos, en los CIs CMOS solo es significativo el
aporte dinmico a la disipacin de potencia, mientras que en
los TTL ambos aportes (esttico y dinmico) son importantes.
Sin embargo, a muy altas frecuencias el consumo de un CMOS
puede ser superior al de un TTL. Una compuerta CMOS casi
no toma corriente de alimentacin mientras se encuentra en
estado estable. Un valor tpico es de 0,5 nA por compuerta. A
5 V esto nos da una disipacin de potencia esttica de 2,5 nW
por compuerta. Sin embargo, esa misma compuerta trabajando
a 1 MHz disipar una potencia total de 1 mW.

Los circuitos CMOS pueden trabajar sobre un amplio
rango de tensiones de alimentacin, tpicamente de 3 a 15 V.
Ms an, el retardo de propagacin es inversamente
proporcional a la tensin de alimentacin, brindando al
diseador un compromiso simple entre velocidad y consumo.

Los parmetros de niveles de tensin tambin dependen de
la tensin de alimentacin. Al comparar CMOS con TTL,
implcitamente asumimos una tensin de alimentacin de +5 V
para los CMOS.

Por ejemplo, podemos tener para un CI CMOS:

VOH ( min) = 4,95 V.
VOL ( max ) = 0,05 V.
VIH ( min ) = 3,5 V
VIL ( max ) = 1,5 V.

Entonces, los mrgenes de ruido son de aproximadamente 1,5
V. en ambos estados, para Vdd = 5 V. En general, a igual
tensin de alimentacin los circuitos integrados CMOS tienen
mejor inmunidad al ruido que los TTL. Al aumentar la tensin
de alimentacin, aumenta an ms la inmunidad al ruido.

Una compuerta CMOS (no-buffereada) tiene una
capacidad limitada de excitacin. Valores usuales son:

I OH ( max ) = -0,12 mA
I OL ( max ) = 0,36 mA

Si bien estas corrientes son pequeas, los circuitos CMOS
sin buffer (nomenclatura: -UB) a la salida (como lo eran todos
los primeros CMOS) son ms rpidos que los CMOS con
buffer (-B). Estos ltimos tienen la ventaja de ofrecer mayores
niveles de corrientes, y de independizar a stas de la tensin de
entrada de la misma compuerta. La salida con buffer es la ms
fcil de encontrar en los circuitos CMOS.
Por otro lado, las impedancias de entrada CMOS son muy
altas; magnitudes usuales de corrientes de entrada son:

I IH ( max) = I IL ( max ) = 0,1 A

Por lo tanto, el fan-out para compuertas CMOS excitando
compuertas CMOS queda limitado principalmente por la carga
capacitiva que ve la compuerta excitadora. Valores usuales
para la capacitancia de entrada de una compuerta CMOS son:
5 a 15 pF.

Los retardos de propagacin varan sobre un amplio rango
al variar la tensin de alimentacin y la carga capacitiva. Los
amplios mrgenes de ruido, la baja velocidad de trabajo y las
relativamente bajas corrientes de los CIs CMOS hacen pensar
que son muy inmunes al ruido. Solo hay un detalle que juega
en contra, y es la alta impedancia de salida que en general
aparece en esta familia (10 a 100 veces mayor que en TTL),
que la hace un tanto susceptible de acoplar ruidos. Aun as, la
inmunidad al ruido de los CIs CMOS es muy buena y es una
de sus principales ventajas.

Un comentario final. Todos los dispositivos
semiconductores MOS tienen compuertas aisladas por un
xido, el cual es susceptible de sufrir ruptura dielctrica si la
tensin aplicada es suficientemente alta.

Por ejemplo, en la familia CMOS CD4000 ese xido tiene
un espesor del orden de los 400 Angstroms, el cual puede
sufrir ruptura para tensiones mayores a 100 V. Para prevenir
dicho fenmeno de ruptura sobre las entradas de un CI CMOS
a partir de una descarga electrosttica o de algn transitorio
peligroso de tensin, el operador que manipule el CI deber
tomar ciertos cuidados bsicos. Para enfatizar la importancia
de esto solo basta mencionar que una persona caminando
sobre ciertos pisos encerados y alfombras puede generar hasta
15000 V. de potencial electrosttico sobre su cuerpo.

PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 4
Las recomendaciones tienen que ver principalmente con
estar correctamente conectado a tierra (el operador y la
estacin de trabajo, soldador, etc.) y en ciertas prcticas de
ensamble y terminacin de conectores en las PCBs. Pueden
verse en detalle estas recomendaciones en los manuales
tcnicos de los fabricantes de CIs CMOS.

Fig.4. Modelo interno CD4069


La medicin de los parmetros de tensin de umbral para
ambas compuertas se puede obtener a partir de su funcin de
transferencia como lo muestra la siguiente figura:


Fig 5. Funcin transferencia (conmutacin estados)
V. SIMULACIONES
97.24mV
V V
U3A
74LS04
1 2
R1
1k
V1
TD = 0
TF = 0
PW = 500u
PER = 1m
V1 = 5
TR = 0
V2 = 0
0
5.000V

Fig. 6 Simulacin compuerta 74LS04
V1
TD = 0
TF = 0
PW = 500u
PER = 1m
V1 = 5
TR = 0
V2 = 0
5.000V
U1A
CD4069UB
1 2
V V
R1
1k
0
24.59mV

Fig. 7 Esquemtico circuito simulacin compuerta CD4069
Las simulaciones correspondientes se encuentran en los
archivos anexos.
VI. DATOS OBTENIDOS

PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 5
A. 74LS04

Fig 8. Medicin t bajada


Fig 9. Medicin t subida


Fig 10. Medicin voltajes umbral Voh y Vol

Tabla 1 Datos obtenidos compuerta TTL

Parmetro Valor
Tbajada 22.8 ns
Tsubida 25ns
V
IL
Vin< 1.4 V
V
IH
Vin> 2.4 V
V
OH
2.8V
V
OL
0.56V

B. CD4069

Fig 11. Medicin t bajada


Fig 12. Medicin t subida


PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 6
Fig 13. Medicin voltajes Vol y Voh


Fig 14. Medicin de voltajes Vol y Voh por funcin de
transferencia (modo xy osciloscopio)

Tabla 2. Parametros obtenidos compuerta CMOS

Parmetro Valor
Tbajada 25 ns
Tsubida 34ns
V
IL
Vin< 1.2 V 0
V
IH
Vin> 3.2 V 1
V
OH
4.4 V
V
OL
0.4 V

VII. ANLISIS DE DATOS

Se parte de que la simulacin entreg un buen aproximado del
comportamiento de las compuertas en la prctica y donde
tomando simulacin vs dato obtenido encontramos cierta
relacin verdica con los datos esperados y hallados, a los de la
teora.

Los circuitos integrados CMOS son de menor consumo de
potencia que los TTL, esto se puede observar en las tensiones
umbral obtenido. Adems las compuertas CMOS requieren
una tensin de umbral de estado alto mucho mayor que las
TTL.

Se puede confirmar que los CMOS son ms lentos en cuanto a
velocidad de operacin que los TTL. Segn mediciones en el
laboratorio y en simulacin la familia TTL son compuertas con
una conmutacin ms rpida que la que se presenta en las
CMOS.

Durante la prctica se observ que los CMOS tienen una
mayor inmunidad al ruido que los TTL, a los primeros se logr
definir una curva de transferencia sin mayor presencia de ruido
al igual que en las curvas de cambio de estado.

En la Tabla 3 se consignan los parmetros obtenidos por
simulacin como los obtenidos por mediciones en el
laboratorio a un modo ms comparativo.

Tabla 2. Comparacin de parmetros obtenidos para las
diferentes familias de compuertas utilizadas




Se puede observar que los datos obtenidos en laboratorio
tienen concordancia con la simulacin y teora. En la prctica
se observan tiempos de bajada y subida mayores debido a que
en los modelos de simulacin no se consideran factores como
inductancias y capacitancias parasitas ajenas al circuito
integrado, adems de condiciones ambientales que tambin
afectan. Con respecto a las tensiones son muy semejantes a las
que se encontraron en el laboratorio.


Considerando los datos obtenidos de voltaje umbral mnimo y
mximo, los CMOS presentan un mayor intervalo de voltaje y
un factor de carga ms elevado que los TTL.
VIII. CONCLUSIONES

Las herramientas de simulacin nos proporcionan un
aproximado real del comportamiento en laboratorio que se
tienen de los montajes de los circuitos propuestos, adems
ayudan a realizar mediciones que difcilmente se obtienen con
instrumentos sencillos de medicin.

Si se requiere un CI de bajo consumo la familia CMOS es la
ms indicada, pero si busca tiempos de conmutacin rpidos la
familia TTL es la ms indicada. Una integracin- combinacin
de estas es lo ms indicado para CIs que sean de bajo consumo
pero rpidos en el cambio de estados. Con respecto a esto
ltimo la familia lgica ECL se encuentra a caballo entre la
TTL y la CMOS. Esta familia naci como un intento de
conseguir la rapidez de TTL y el bajo consumo de CMOS,
pero en raras ocasiones es empleada.

FAMILIA
LABORATORIO SIMULACIN
Parmetro Valor Parmetro Valor
TTL
Tbaja|da 22.8 ns Tbajada 10 ns
Tsubida 25ns Tsubida 15ns
VIL Vin< 1.4 V VIL Vin< 1 V
VIH Vin> 2.4 V VIH Vin> 2 V
VOH 2.8V VOH 2.5V
VOL 0.56V VOL 0.5V
CMOS
Tbaja|da 25 ns Tbaja|da 15 ns
Tsubida 34ns Tsubida 20 ns
VIL Vin< 1.2 V 0 VIL Vin< 1.6 V 0
VIH Vin> 3.2 V 1 VIH Vin> 3.5 V 1
VOH 4.4 V VOH 4.5 V
VOL 0.4 V VOL 0.4 V
PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 7
Una ventaja de los CMOS es su construccin, ya que requieren
de mucho menos espacio (rea en el CI) debido a lo compacto
de los transistores MOSFET. Adems debido a su alta
densidad de integracin, los CMOS estn superando a los CI
bipolares en el rea de integracin a gran escala, en LSI -
memorias grandes, CI de calculadora, microprocesadores-, as
como VLSI.

En la Tabla 4 se exponen las ventajas y desventajas de las
diferentes familias utilizadas


En la Tabla 5 se resumen las caractersticas de cada familia y
algunos parmetros a tener en cuenta en la implementacin de
circuitos con cada una.


Tabla 4. Comparacin entre familias lgicas


Tabla 5. Parmetros de compuertas de diferentes tecnologas




REFERENCIAS
[1] Notas sobre Familias Lgicas, Universidad Nacional de
Buenos Aires.
[2] Regiones de Operacin compuertas Lgicas. Disponible
en:
http://materias.fi.uba.ar/6609/docs/Apunte_Familias1_1.pdf

[3] Tiempos de subida y baja en transicin. Disponible en:
http://www.monografias.com/trabajos45/familias-logicas-
electronica/familias-logicas-electronica2.shtml
FAMILIA VENTAJAS DESVENTAJAS
CMOS o Menor disipacin de
potencia
o Amplios mrgenes de
ruido
o Alto fan-out y alto
fan-in
o Gran rango de
alimentacin
o Buena inmunidad al
ruido
Menos rpida
que la TTL
TTL o Menor producto
retardo por
disipacin de
potencia
o Flexibilidad lgica
o Baja impedancia de
salida
o Buena inmunidad al
ruido
Generacin de
Ruido
Caractersticas TTL CMOS 3,3 V CMOS 5 V
F LS ALS LV LVC ALVC HC AC AHC
Retardo de
Propagacin de
puerta, tp (ns)
3,3 10 7 9 4,3 3 7 5 3,7
Frecuencia
mxima de reloj
(MHz)
145 33 45 90 100 150 50 160 170
Excitacin de
salida IOL(mA)
20 8 8 12 24 24 4 24 8
PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 8
Tiempo subida CD4069



PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 9
Tiempo bajada CD4069




PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 10
Vin/Vout CD4069



PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 11
Tiempo Subida 74LS04




PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 12
Tiempo Bajada 74LS04




PreInforme de Laboratorio No. 0: COMPARACIN DE TECNOLOGAS 13
Vin/Vout 74LS04