U NI DAD IZTAPALAPA 'c-z PROYECTO TERMINAL CARRERA: ING. ELECTRNICA J REA DE CONCENTRACIN: COMUNICACIONES /AMPLIFICADOR EN UHF Asesor: Ing. Juan Carlos Snchez Garca Integrantes: /Garca Daz Mauricio H. Santana Olgun Oscar 4 de Febrero de 1997 INDICE J ustificacin .............................................................................................................. 1 Introduccin .............................................................................................................. 1 Objetivos ................................................................................................................... 2 Teora de Pequea Seal ........................................................................................ 2 o Polarizacin .............................................................................................. 2 Diseo utilizando parmetros Y ................................................................ 5 Acoplamiento conjugado simultneo ........................................................ 7 o o Mxima Ganancia disponible (MAG) ........................................................ 7 o Diseo del circuito .................................................................................................... 9 Metodologa y Equipo utilizado .............................................................................. 15 Resultados .............................................................................................................. 16 Conclusiones .......................................................................................................... 17 Bibliografa .............................................................................................................. 18 Apndice ................................................................................................................. 19 JUSTlFlCAClON Una parte importante de la ingeniera electrnica en comunicaciones es el diseo de equipos de transmisin y recepcin de seales moduladas. Parte fundamental de estos equipos se encuentra en la etapa de amplificacin de radio-frecuencia en la cual, para su diseo se toman en cuenta gran parte de los conocimientos adquiridos durante la licenciatura, como por ejemplo: 0 Circuitos amplificadores con transistores 0 Respuesta a altas frecuencias de estos circuitos 0 Compensacin en frecuencia 0 Acoplamiento de impedancias entre etapas para lograr mxima transferencia de energa. I NTRODUCC ION AI disear un receptor, generalmente se empieza por el detector o la circuitera de demodulacin, sin embargo la mayora de los circuitos detectores no trabajan bien en presencia de ruido o seales de interferencia, adems de requerir de ciertos niveles de voltaje en la seal deseada. Dado que la seal de entrada puede tener una intensidad de campo a la entrada del receptor en el rango de los microvolm, mientras que las intensidades de las seales de interferencia y seales de ruido captadas por la antena pueden estar en el rango de los volts/m, se nota la necesidad de ganancia y selectividad en el amplificador de entrada del receptor. Los problemas en el diseo de un amplificador de R.F. son los siguientes: a) Controlar el nivel de ruido con el fin de mantenerlo a una distancia adecuada por debajo del nivel de la seal deseada. b) Controlar las no linealidades del dispositivo activo utilizado por el amplificador, para prevenir distorsin en la seal o interacciones no deseadas de la seal. c) Cuidar que el nivel de ganancia no produzca oscilaciones no deseadas. 1 OBJETIVOS Disear un amplificador de R. F. a pequea seal para trabajar a una frecuencia de 100 MHz. lmplementar el diseo terico, efectuando todos los ajustes necesarios para su correcto funcionamiento, tales como: acoplamiento de impedancias, ajuste de circuitos resonantes, ajuste de las impedancias de entrada y salida a 50 ohms. Obtener la respuesta en frecuencia del amplificador. TEORA DE PEQUEA SEAL POLA RIZA C/O N En la mayora de los diseos de amplificadores de radio-frecuencia, se debe cuidar la parte de polarizacin del transistor, a menos que el amplificador sea operado a temperatura ambiente solamente y no sea necesario disear un punto de operacin de dc, extremadamente estable con la temperatura. Si por otro lado, el amplificador debe operar manteniendo ciertas especificaciones (ganancia, figura de ruido, etc.) sobre grandes rangos de temperatura, la red de polarizacin de dc debe ser considerada cuidadosamente. Observando las curvas de los parmetros Y y S de las hojas de especificaciones del transistor 2N5179, se ve que un cambio en el punto de polarizacin del transistor afecta todas las caractersticas de operacin de rf del transistor. Hay dos caractersticas internas bsicas del transistor que tienen un profundo efecto en el punto de operacin de dc del transistor con la temperatura; ellos son AVBE y Ap. El objeto del diseo de una buena polarizacin estable con la temperatura es minimizar los efectos de estos parmetros. AI incrementarse la temperatura, el voltaje base-emisor (VBE), del transistor decrece a una tasa de cerca de 2.5 mV/"C desde su valor nominal a temperatura ambiente de 0.7 Volt (para un dispositivo de silicio). Mientras el VBE disminuye, se permite que fluya mas corriente de base, lo cual produce mayor corriente de colector, que es exactamente lo que se pretende prevenir. El cambio total en VBE para un cambio de temperatura dado, es llamado AVBE. El primer factor externo del circuito que se puede controlar y con el cual se tiende a minimizar los efectos del AVBE , es el voltaje de emisor (VE) del transistor. 2 IBR +It3 E 8 Figura 1: Criccuito de polarizacin De la figura anterior se observa que un decremento en VBE con la temperatura causara un incremento en la corriente de emisor y de aqu, un incremento en VE. El incremento en VE es una forma de retroalimentacin negativa que tiende a polarizar inversamente la unin base-emisor y, por eso, decrementa la corriente de colector. Un decremento de VBE, tiende a ser contrarrestado por el incremento en VE, y la corriente de colector no se incrementa tanto con la temperatura. Poniendo estos hechos en forma de ecuaciones: N c =- * vnFh . . . (1) VF donde : AIc =cambio en la corriente de colector IC =corriente de colector en el punto quiescente AVeE =cambio en el voltaje base-emisor VE =voltaje en el punto quiescente As, si VE fuera igual a 20 veces AVBE, el cambio en la corriente de colector con la temperatura debido a AVBE sera de solo 5%. La ecuacin (1) implica que entre mas alto sea el valor de VE es mejor. Esto sera totalmente cierto sino nos tuviramos que preocupar de nada ms que de la polarizacin del transistor para un punto de operacin especfico. Un alto voltaje 3 de emisor, por ejemplo, tiende a desperdiciar potencia y decrementar la ganancia de la seal en ac. Un capacitor de bypass en paralelo con RE a la frecuencia de la seal, es usado normalmente para prevenir la prdida en ganancia, pero el desperdicio de potencia puede seguir siendo un problema. Si asumimos que el amplificador operar sobre un cambio de temperatura de no mas de 2 50"C, entonces un voltaje de emisor de 2.5 volts, provocar una variacin de 5 5% en la corriente de colector debida a VBE. De hecho, la mayora de las redes de polarizacin para transistores similares a la mostrada, proporcionan un valor de VE desde 2 hasta 4 volts, dependiendo de los valores de Vcc y Vc escogidos. Altos valores son posibles, dependiendo del grado de estabilidad requerido. El cambio en la ganancia de corriente en dc del transistor, o p, con la temperatura, tambin debe de tenerse en cuenta, ya que cualquier variacin en f.3 producira un cambio en la corriente quiesciente de colector y cambiara el punto de operacin diseado. La p de un transistor de silicio tpicamente se incrementa con la temperatura a una tasa de cerca del 0.5% por "C. As, para una variacin en la temperatura de 2 50C, la p del transistor, y por lo tanto su corriente de colector, variar un 225%. El valor de p no solo varia con la temperatura, ya que el valor de la tolerancia en la p entre transistores de un mismo lote, vara en un tango de 1 a 10 (tal como de 50 a 500). El cambio en la corriente de colector para un correspondiente cambio en p se puede aproximar por: donde: IC, =corriente de colector con p = =valor mas bajo de p p2 =valor mas alto de p Ap =p2 - p1 RB =paralelo de R1y R2 RE =resistor de emisor Esta ecuacin indica que una vez que se ha especificado el transistor, el nico control que el diseador tienen sobre el efecto de los cambios de p sobre la corriente de colector es mediante la relacin de resistencias RB/RE. Entre mas pequea sea esta relacin menos vara la corriente de colector. 4 Sin embargo, mientras se decrementa la relacin R~/RE, se produce el efecto indeseable de decrementar la ganancia en corriente del amplificador. Tambin, mientras la relacin se aproxima a la unidad, la mejora en la estabilidad del punto de operacin rpidamente disminuye. Como una regla prctica para circuitos estables, la relacin RB/RE deber ser menor a I O. Diseo utilizando parmetros Y. El desempeo de un transistor de rf en pequea-seal, puede ser caracterizado completamente por sus parmetros de admitancia de dos puertos. Basados en estos parmetros, se pueden escribir las ecuaciones para ayudar a encontrar un transistor que cubra nuestras necesidades y completar el diseo una vez que se ha seleccionado el transistor. Uno de los primeros requerimientos en el diseo de cualquier amplificador, es escoger el transistor que cubra mejor los requerimientos deseados. Dos de las consideraciones mas importantes al escoger un transistor para usarse en cualquier diseo de amplificadores, son su estabilidad y su mxima potencia disponible (MAG). La estabilidad es una medida de la tendencia del transistor hacia la oscilacin MAG es un tipo de figura de mrito para el transistor la cual indica la mxima ganancia en potencia terica que se espera obtener del dispositivo, cuando este es acoplado conjugadamente a su impedancia de carga y de entrada. Clculos de estabilidad. Es posible predecir el grado de estabilidad de un transistor mediante el factor de estabilidad de Linvill, C. donde: y, =transferencia de admitancia en inverso yf =transferencia de admitancia en directo gi =conductancia de entrada go =conductancia de salida 5 Cuando C es menor a 1, el transistor es incondicionalmente estable en el punto de polarizacin elegido. Esto significa que se puede elegir cualquier combinacin de impedancias de carga y de fuente para el dispositivo y que el amplificador permanecer estable. Si C es mayor a 1, el transistor es potencialmente inestable y oscilar para ciertos valores en las impedancias de fuente y de carga. El factor de estabilidad de Linvill es til para predecir un problema potencial de inestabilidad. No indica para que valores de impedancias el transistor ser inestable, pero obviamente, si un transistor tiene un factor C menor a 1 (incondicionalmente estable), ser mucho ms fcil trabajar con l que con uno que sea potencialmente inestable. Hay que tener presente que si C es menor pero muy cercano a 1, para cualquier transistor, entonces cualquier cambio en el punto de polarizacin debido a variaciones de la temperatura, podra causar que el transistor se vuelva potencialmente inestable y mas propenso a oscilar a algunas frecuencias, por lo que un valor de C pequeo es mejor. Los parmetros Y tambin pueden ser utilizados para predecir la estabilidad de un amplificador dados ciertos valores de impedancias de fuente y de carga. Este es el llamado factor de estabilidad de Stern, el cual esta dado por: 2( gr +Gs)( go +GI,) K = ~ . . . . . . (4) yy! +RE(yyf) donde: Gs =conductancia de la fuente GL =conductancia de carga En este caso, si K es mayor a 1, el circuito ser estable para esos valores de impedancias de la fuente y de carga. Si K es menor a 1, el circuito es potencialmente inestable y ms propenso a oscilar a alguna frecuencia. El factor de estabilidad de Linvill es til para encontrar transistores estables, mientras que el factor de estabilidad de Stern predice posibles problemas de estabilidad con circuitos. 6 Mxima ganancia disponible ( MAG) . La MAG de un transistor puede encontrarse utilizando la siguiente ecuacin: 2 Yf MAG = ~~ ......( 5) 4 m La MAG es un clculo inicial para buscar un transistor adecuado para alguna aplicacin particular, ya que da una buena indicacin de si el transistor proporcionar suficiente ganancia para nuestros propsitos. La mxima ganancia de potencia disponible para un transistor, ocurre cuando yr = O, y cuando YL y YS son complejos conjugados de y , , y yi respectivamente. La condicin de que yr debe ser igual a cero para que ocurra la mxima ganancia es debida a que el hecho de que bajo condiciones normales, yr acta como un patrn interno de retroalimentacin negativa para el transistor. Con yr=O, no se permite retroalimentacin y la ganancia est a su mximo. En situaciones prcticas, es fsicamente imposible reducir yr a cero, y como resultado, la MAG nunca puede ser alcanzada, sin embargo es posible acercarse a este valor mediante un acoplamiento conjugado simultneo de las admitancias de entrada y de salida del transistor. Acoplamiento conj ugado simultneo. Una ptima ganancia en potencia se obtiene de un transistor cuando yi y yo son acoplados conjugadamente a YS y YL, respectivamente. YL afecta la admitancia de entrada del transistor y YS afecta su admitancia de salida, con lo cual es posible proveer al transistor de un acoplamiento conjugado simultneo para una mxima transferencia de potencia (de la fuente a la carga) usando las siguientes ecuaciones: 7 , Gsgo GI. = ...... ( 9) Bf. =- j bo +lm(yn/r) ...... (1 O) 2 8 donde: Gs =conductancia de la fuente Bs =susceptancia de la fuente GL =conductancia de la carga BL =susceptancia de la carga 8 I DISEO DEL CIRCUITO Utilizando un transistor 2N5179 para el diseo de un amplificador a 100 MHz que tenga mxima ganancia en potencia, con impedancias de entrada y de salida a 50 ohms, y con un VCE =10 volts y una IC =5 mA, de sus hojas de especificaciones obtenemos los siguientes parmetros Y: Yi =8 +j56.7 mmhos Y, =0.4 +jl.5mmhos Yf =52- j20mmhos Y, =0.01-j.01mmho Calculamos el factor de estabilidad de Linvill utilizando la ecuacin (3). (52 - j20)(0.01- j O. 1) - - 2(8)(0.4) - Re[(52 - j20)(0.01- jO.i)] 5.57 6.4 - (-1.47) - - =0.71 Dado que C es menor a 1, el dispositivo es incondicionalmente estable y podemos proceder con el diseo. 9 La MAG del transistor es calculada con la ecuacin (5) Yf 4mo MAG = 52 - j 202 4(8)(0.4) - - =242.5 =23.8dB La ganancia prctica que podemos obtener ser algo menor que sta, debido a yr y prdidas en los componentes. Utilizando las ecuaciones (6) a (I O) calculamos las admitancias de fuente y de carga para un acoplamiento conjugado simultneo. Para la fuente, utilizando la ecuacin (6): - ~ [6.4 ~~ +1.47p-(5.57)2 ~ - 2(0.4) =6.95mmhos 10 Y con la ecuacin (7): - 5.37 2(0.4) =-j 5. 7+ j - - =- j12.4 lmmhos De aqu, la admitancia de fuente que el transistor debe ver para una ptima transferencia de potencia es 6.9541 2.41 mmhos. La admitancia de entrada actual del transistor es el conjugado de este nmero, 6.95 +j12.41 mmhos. Para la carga, utilizando la ecuacin (9) Gsgo &Y GI. = ...... (9) =0.347mmho Y con la ecuacin (1 O) - 5.37 2(8) =- j l S +j =- j l .84mmhos 11 As, para una ptima transferencia de potencia, la admitancia de carga deber ser de 0. 347 - j l . 84 mmhos. La admitancia de salida del transistor es el conjugado de la admitancia de carga, esto es, 0. 347 +j l . 84 mmhos. El siguiente paso es disear las redes de acoplamiento de impedancia de la entrada y de la salida, que transformarn los 50 ohms de fuente y de carga, a la impedancia que el transistor deseara ver para obtener una mxima transferencia de potencia. El diseo del acoplamiento de entrada se muestra en la carta de Smith*. Esta carta es normalizada para que el centro de la carta represente 50 ohms o 20 mmhos. As, el punto Ys =6. 95 - j 12. 42 mmhos, se normaliza a : Ys =50( 6. 95 - j 12. 41) mmhos =0. 34 - j 0. 62 mho Note que su impedancia normalizada correspondiente puede ser leda directamente de la carta como Zs =0. 69 +j 1.2 ohms. La red de acoplamiento de la entrada debe transformar los 50 ohms de impedancia de la fuente a la impedancia representada pr este punto. Utilizando una red L de dos elementos para la red de entrada, tenemos Arc AB =C serie Arc BC =L paralelo =- j l . 3 ohms =-j l . 1 mhos Dado que los valores de admitancia requeridos en la red de salida son demasiado pequeos, esta carta tuvo que ser normalizada a 200 ohms (5 mmhos). As, la admitancia normalizada trazada en la carta es: YL =200( 0. 347 - j l . 84) mmhos =0. 069 - j 0. 368 mho
ZL =0. 495 +j 2. 62 ohms La carga normalizada a 50 ohms, debe ser transformada a este valor de impedancia para mxima transferencia de potencia. Utilizando nuevamente una red L de dos elementos para el acoplamiento, tenemos: Arc AB =C serie Arc AB =L paralelo =-j l . 9 ohms =- j 0. 89 mho 12 Las redes de acoplamiento de entrada y de salida son mostradas en la figura 2. Por simplicidad, la circuitera de polarizacin no se muestra. 5 Figura 2: Redes deacoplamiento deentrada y salida. Donde: 1 o m Cl = =24.5pF Y N oB Li = 50 - - 27t(looxlo6)(1.1) =72nH 13 Similarmente, para la red de salida: 1 2x (1 00x1 06)(119)(200) c2 = =4.18pF Y, 200 2x (1 00x1 06)(0.89) L2= ~ 358nH El circuito final, incluyendo la red de polarizacin se muestra en la figura 3. Los capacitores de =. 1 microfarad son bypass de rf a 1 O0 MHz. Figura 3: Circuito diseado 14 METODOLOGA Y EQUIPO UTILIZADO El equipo utilizado fue el siguiente: 0 0 0 0 1 Multmetro digital. 1 Generador de seales para RF 1 Medidor de potencia para RF 1 Fuente de DC de 20 V. METODOLOGA: 1. Primero se trato de entonar lo ms posible los acoplamientos de impedancia, tanto de entrada como de salida. Esto se realiz, colocando un capacitor variable en serie con un capacitor de 22pF, tanto a la entrada como en la salida. 2. Para el acoplamiento de impedancia de entrada, se conect el generador de seales (con -30 dBm, a una frecuencia de IOOMHz) a la entrada del circuito amplificador, y entre ellos se conecto un medidor de potencia para poder ajustar la mxima transferencia de potencia a la entrada del circuito. Para obtener el punto de resonancia, se ajusto el capacitor variable hasta tener una lectura mxima en el medidor de potencia. 3. En el caso del acoplamiento de la impedancia de salida, se realizo un procedimiento similar, de igual manera hasta tener un punto mximo de potencia a la salida del circuito. Utilizando un generador de seales a la entrada con una ganancia de -30dBm y a una frecuencia de 100 MHz y en la salida una carga de 50R El circuito implementado se muestra en la figura 4. En este circuito, se incluyen los valores comerciales utilizados de los inductores y capacitores en los acoplamientos de entrada y de salida, utilizndose los valores mas cercanos a los calculados tericamente. 15 I Figura 4: Circuito implementado. I RESULTADOS Como el diseo se realiz para pequea seal, el voltaje de entrada debe ser menor de 0.7V. En nuestro caso se realizaron pruebas con un voltaje de V=300mV. Con este voltaje de entrada, la potencia de entrada es: =9 ~1 0 - ~ V 2 2x50R Pot =~ Cuyo valor en dBm =10 x log Pot =10 x log ~ x I O - ~ =-30.45 dBm As con una potencia de entrada, Pin =-30 dBm se obtuvo a la salida una potencia de Pout =-14 dBm, obteniendo as una ganancia de Gan =16dBm. 16 CONCLUSIONES Basndonos en el diseo terico del circuito amplificador, se hizo la implementacin prctica de ste, ajustndose los valores de resistencias a los valores exactos, logrando con esto que el punto de operacin en dc fuese el adecuado. En cambio, para el punto de operacin en ac se tuvieron problemas para ajustar exactamente los valores tanto del inductor como del capacitor de los circuitos resonantes de entrada y de salida, debido a que estos difieren de los valores comerciales de estos dispositivos. Se observ que los capacitores en los circuitos resonantes de entrada y de salida, son con los que se tiene un mayor control de la frecuencia de resonancia. Sobre el equipo de medicin de rf (medidor de potencia analgico), las mediciones tuvieron un margen de error de .02dB por escala. No se tuvo acceso a un analizador de espectros para poder observar el ancho de banda de la respuesta en frecuencia del circuito, por lo que no se pudo calcular la selectividad del circuito (a). El trabajar a alta frecuencia implica que se tenga mucho cuidado en cuanto a interferencias externas al circuito, ya que solo el acercar la mano al circuito puede mover la frecuencia de resonancia. La ganancia obtenida experimentalmente difiere de la calculada tericamente, debido a que los capacitores de los acoplamientos de impedancia tanto de entrada como de salida no se lograron ajustar a sus valores exactos, por lo que la ganancia se vio disminuida., adems de que ciertos componentes como el mismo inductor proporcionan una capacitancia inherente, lo cual hace que cambie la ganancia del circuito. Despus de implementar el circuito amplificador y hacer las mediciones necesarias, podemos decir que se cumpli con los objetivos expuestos en un principio. 17 I BIB LI OG RA F I A -Chris Boowick; RF Circuit Design Edit. Sams. -Kenneth K. Clarke, Donald T. Hess; Communications Circuits: Analysis and Design. Ed it. Add ison-Wesley I 1 ; 2N5179 MOY OROLA Semi conductors B O X 2 0 9 1 2 . PHOENI X. ARI ZONA 0 5 0 3 6 L I The RF Line 1 1 NPN SI LI CON RF HIGH FREQUENCY TRANSI STOR . . . designed pr i mar i l y for use i n hi ghgai n. l ow.noi se ampl i f i er. oscil- l at or. and mi xer appl i cat i ons. Can also be used in UHF convert er appl i cat i ons. o Hi gh Cur r ent -Gai n - Bandwi dt h Product - f~ = 1.4 GHz ( Ty p) @ I C =10 mAdc o Low Col l ect or-Base Ti me Const ant - o Charact eri zed wi t h Scat t eri ng Paramet em Low Noire Figure - r b' cc =14 PS (MUXI @ I E =2.0 mAdc NF =4.5 di3 (Max) @ I =200 MHz 'MAXIMUM RATINGS Rat ing Symbol vitu. Uni t Co1lector.Emiiter Voltage VCEO Aoolicable 1.0 to 20 mAdc Collector-Bise Voltage vCB 20 Vdc Emitter.Eaw Voltage VE B 2.5 Vdc Collector Currant I C 50 mAdc Toi d ON~C. Dirilpetion 8 TA 25OC PO 200 l7IW Derate above 25OC 1.14 rnWPC Tots1 Devicc Dirripation @ TC - 25OC PO 300 mW Derate above 25OC 1.71 mWPC StoropsTemperatura Range Trtg -65 to +ZO OC 4.5 dB Q 200 MHr HI GHFREQUENCY TRANSI STOR NPN SILICON I -I!--D ;TYLE i o PI NI . ZUliTER 2. BASE 1. COLLECTOR 4. CASE ALL J EDEC d i 4 w d nomwb CASE ?&o3 1072 THE TMNSISTO~\ AT ~IADIO FIIEQUENCIIS 109 Chirrtsrirtic 2N5179 Symbol Min Max Unit DC Current Cain Coiiecfor.Emiitcr Saturafion Voltage (IC - 10mAdc. Ig =1.0mAdcl (IC 3 O mAdc. VCE 1 O Vdc) h~E vCElwtl - 25 250 Vdc - 0.4 9sse.Emiifer Saturation Volfagc ( I C - IOmAdc. Ig- 1.0rnAdcl FUNCTIONAL TEST. Comrnon.Ernitter Amplifier P owr Gain l See Figure 1) I VCE - 6.0 Vdc. I C - 5.0 mAdc, f - 200 MHzl (VCB - 10 Vdc, I E - 12 mAdc. fi 500 MHzI Power Outr>ut (See Figure 2) *tna<c.l.i J EOEC R.gl s1,r.d V.1u.r. @IT i t d.1in.d .I lh. lr.gu.nCv .I which I h f .x l r .pot .l .s I O uni t y . 4 VSE(rail Vdc - 1.0 do 15 - rnW 20 - CurrentGain - Bandwidth Product @ Coitector.Base Capsifsnce ( I C - 5.0 mAdc. VCE - 6.0 Vdc, I - 100 MHzI ' Veo - 10Vdc. IE - O. I - 0.1 io 1.0MHzl Small.Signal Current Gain Collector-Base Time Constant (IC - 2.0 rnAdc. VCE - 6.0 Vdc. I - 1.0 kHz1 (IE 2.OmAdc. VCB 6.0 Vdc. f 31.9 MHzI Noise Figure (Sea Figure 11 ' (I C - 1.5 mAdc. VCE - 6.0 Vdc. RS - 50 ohms, f - 2M1 MHzl @ MOTOROLA Semi c onduc t or P r o duct s t nc . 'T MHz 900 2ow PF 1.0 ccb hlC 'b' cc PS - 25 300 3.0 14 NF dB 4. 5 I Cont. 011 t l exf 1>age Fig. 5-14.-Cont. Data slicct. ( Coiirtcsy Al otorol n Sotiicondirclor Prodiicfs I iic. ). * 2N5179 FIGURE 1 - 200 MHz AMPLIFIER POWER GAIN AND NOISE FIGURE CIRCUIT T V U , " , I S . .. .- FIGURE 3 -NOISE FIGURE w-1 FREQUENCY I O S O 8.0 7.0 6 0 5.0 4.0 3.0 2.0 1.0 - O - Y) 70 1w zoo 3m LW FI GURE 2 - 500MHr OSCILLATOR CIRCUIT FIGURE 4 - NOISE FIGURE versus SOURCE RESISTANCE and COLLECTOn CURREIJT tw LW 400 300 700 IW YU 10 60 50 40 30 nu 0 5 O 1 I O 1 0 3 0 5 0 7 0 I O I c. COLLECTOA CURflENT imAdcl I. FREOUCNCY (UI I i l FIGUnE 5 - NOISE FIGURE versus SOURCE RESISTANCE and COLLECTOR CURRENT 0 5 0.1 1.0 10 3 0 s o 1.0 10 I L COL L ECTOR CURRCNT ImAdrl MOTOROLA Semi c onduc tor P roduc t s /nc - Coi i l . on tiex! p g r Fig. 5-14.-Coiit. Data siicct. (Coirrfcsy nloforoin Serfiicotirocfor Prodrrcts I fic. ). ..-- I - ~NSI STOI ~ AT RADIO FREQUENCIES 111 2N5179 FIGURE 6 - CURRENTCAIN-BANDWIDTH PRODUCT 2.0 I 8 1.6 1.4 1.2 1.0 0.8 0.6 0 4 1.0 2 0 4.0 5.0 6.0 1.0 8.0 9.0 10 20 I C. COLLECTOR CURRENT ImAdcl FIGURE 7 - INPUT ADMITTANCE vu^^FnEQUENCY 20 18 2 16 E 5 I4 - w U 2 12 E 10 2 a o I- 1 6.0 r 4 0 2 0 O iw I 50 200 300 4110 5W 600 800 IWO - I O - 3.0 2 1.0 : 1.0 o E U z c 5 6.0 I 5.0 2 4.0 5 3.0 3 O 2 2.0 > 1.0 O I I . FREOUEHCY I MHi l FIGURE 9 - FORWARO TRANSFER ADMITTANCE versus FREQUENCY - 4 50 5 45 z 40 E Y u E IS g IO IE 25 '0 2 20 j: I O $ 0 c o I5 o Y 5.0 100 150 2w 3W 4W 5W Mu) kW IWO I. FREOUENCY IYHiI FIGURE O - OUTPUT AOMIiiANCE v.rsuI FREQUENCY I I50 200 JPO 4W 5W 600 GO3 lay) I. FREOUENCY I MHiI FIGURE 10 - REVERSE TRANSFER ADMITTANCE WWI FREOUENCY - o 5.0 E 4.5 E ' 5 Y 2.5 4 2.0 ; 1.5 w 1.0 E o - Y *J 4 0 4 2 1.0 y> = VI Y = 0.5 IW I S0 2w i m UXI sw 600 i m I. FREOUEHCY IYHI) MOTOROLA S u r n i c on cf u c t o r P r o cf u c t s I n c . @ Cont. or1next page Pig. 5-14.-Cont. Data shcct. (Courtesy Afoforokc Scniicondiicfor i'rotliicts Znc.). TI TLE OWG. NO. I Ol t bl 11.01-N\ ANAI .OG I NSTRUhlftI TS COhll'ANY. 1i LW PI tOVI DCNCf. N.J. 01974 DATE NO I ( MA 1. 11E I1 I MI C 1) AN C C A EI U A O h.1ITTAN C E COO I { DI NAT ES . . , " l , D I . L I . <O...,' ,,. I,). I . . " . <O' # . , U . " " , . , , CO",... .I" , . 0 " 1 0 , . C, . . , Cont. on next page \ Fig. 6-6. Input network clcsign for Examplc 6-1. 124 NAME i i'r LE SMITH CHART FORM ZY-01-H I ANALOG I NSTI l UMENTC COMPANY. NFW I ' l l OVI Ut NCE, N.J 0? 114 EX.AMPLE 6-1 -Con t. i OWG. NO. OAT' --------- RADI ALLY SCALED PARAhl CTEl l S o 6 , o .. . .. " . " .I o o U . ) " 1 I - - - Fig. G-7. Output nctxvork <Icsigii for Exnniple G- I . cori t . on next pngc