1

Flip-Flops
MSc. Manuel N. Cardona Gutirrez
ingcardona@gmail.com
Flip-Flops
Las salidas dependen de las entradas para cualquier
instante de tiempo.
Elementos de Memoria (Mantiene el valor de los bits)
Lgica
Combinatoria
Elementos
de
Memoria
Salida Memoria Salidas Combinatorias
Entradas Externas
2
Flip-Flops
Existen dos tipos:
Sincrnico: su comportamiento puede definirse a
partir del conocimiento de sus seales en
instantes discretos de tiempo.
Asincrnico: depende del orden en que cambian
las seales de entrada.
A los sistemas secuenciales se asocia una seal de
reloj. La salida depender de la historia del circuito,
es decir, de las condiciones anteriores.
Flip-Flops
Latch: Son dispositivos que tienen dos entradas R y S
y pueden valer cualquier combinacin de dos
variables. Tienen 2 salidas Q y Q.
Si Q=0, entonces Q=1
Si Q=1, entonces Q=0
Se construyen con compuertas NAND y NOR, por lo
tanto existen:
Latch NAND
Latch NOR
3
Flip-Flops
Flip-Flop (FF): Tienen como base el Latch NOR,
poseen 2 salidas Q y Q, una entrada de reloj, una de
o dos entradas sncronas (afectan al Flip-Flop cuando
la seal de reloj esta presente); una o dos entradas
asncronas (afectan al Flip-Flop siempre que se
activan, independientemente de la seal de reloj).
Son llamados Multivibradores Biestables
Q Salida Normal y Q Salida Invertida
El Flip-Flop guarda el estado para variaciones a la
entrada (Memoria).
Flip-Flops
Latch NAND
S R Q Q* Q*
0 0 0 1 1
No vlido
0 0 1 1 1
0 1 0 1 0
Set
0 1 1 1 0
1 0 0 0 1
Reset
1 0 1 0 1
1 1 0 0 1
No hay
Cambio
1 1 1 1 0
4
Flip-Flops
Latch NOR
R S Q Q* Q*
0 0 0 0 1
No Hay
cambio
0 0 1 1 0
0 1 0 1 0
Set
0 1 1 1 0
1 0 0 0 1
Reset
1 0 1 0 1
1 1 0 0 0
No Vlido
1 1 1 0 0
Flip-Flops
CLK
R S Q* Q*
0 X X Q* Q*
1 0 0 Q* Q*
1 0 1 1 0
1 1 0 0 1
1 1 1
No Vlido
Tabla de Excitacin
Smbolo
5
Flip-Flops
Diagrama de Estados
Flip-Flops
Q Q* R S
0 0 X 0
0 1 0 1
1 0 1 0
1 1 0 X
Tabla de Entradas
*Importante en el diseo
* Q S RQ = +
Ecuacin Caracterstica:
6
Flip-Flops
CLK
D Q Q*
0 X X Q
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1
1
Tabla de Excitacin
Smbolo
Flip-Flops
Diagrama de Estados
Q Q* D
0 0 0
0 1 1
1 0 0
1 1 1
Tabla de Entradas
* Q D =
Ecuacin Caracterstica:
7
Flip-Flops
CLK
J K Q Q*
1 0 0 0 0
1 0 0 1 1
1 0 1 0 0
1 0 1 1 0
1 1 0 0
1
1 1 0 1
1
1 1 1 0
1
1 1 1 1
0
Tabla de Excitacin
Smbolo
Si J=0 y K=0, No Cambia
Si J=0 y K=1 J=1 y K=0, Q*=J
Si J=1 y K=1, Cambia
Flip-Flops
Diagrama de Estados
8
Flip-Flops
Q Q* J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
Tabla de Entradas
* Q JQ KQ = +
Ecuacin Caracterstica:
Flip-Flops
CLK
T Q Q*
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 0
Tabla de Excitacin
Smbolo
Si T=0 , No Cambia
Si T=1, Cambia
9
Flip-Flops
Diagrama de Estados
Q Q* T
0 0 0
0 1 1
1 0 1
1 1 0
Tabla de Entradas
*
*
Q TQ TQ
Q T Q
= +
=
Ecuacin Caracterstica:
Flip-Flops
Es un tren de pulsos a una frecuencia de terminada.
Una seal de reloj oscila entre estado alto o bajo, y
grficamente toma la forma de una onda cuadrada.
Los circuitos que utilizan la seal de reloj para la
sincronizacin pueden activarse en el flanco ascendente,
flanco descendente o en ambos, por ejemplo, las
memorias DDR SDRAM son activadas en ambos flancos.
10
Flip-Flops
Notacin de Activacin segn la seal de reloj.