Vous êtes sur la page 1sur 9

1) Architecture gnrale

Question 1 : Compltez les schma de la machine de von Neuman suivant :


Question 2 : Compltez le schma du PC suivant :
Question 3 : Identifiez les composants sur la carte mre suivante :
1
2 ) Bus
Question 4 : Bus mmoire. Calculez les taux de transferts suivants :
Question 5 : Bus priphrique. Calculez les taux de transferts suivants :
3) Processeur
Question 6 : Sachant que le bus dadresse du processeur est de 16 bits avec un
alignement loctet, quelle est la taille de lespace mmoire maimum que celui!ci
peut adresser " #uelles solutions eistent pour adresser une plus grande zone
mmoire "
Question 7 : O sont effectus les calculs
Question 8 : ! quoi servent les re"istres suivants du processeur :
i. PC#IP $ou CO#PI%
ii. I& $ou &I%
iii. 'P $ou PP%
iv. !ccumulateur
Question 9 : (uelle t)che ralise le squenceur dans un processeur *+Ordonnanceur
4 ) Mmoires
Question 10 : #uelles sont les principales di$rences entre la %&'( et la S&'( "
)* utilise!t!on de la %&'( " %e la S&'( "
Question 11 : #uelles sont les principales di$rences entre la &'( et la &)( " )*
utilise!t!on de la &)( "
2
Question 12 : #uest!ce que le shado+ing "
Question 13 : Classez les mmoires suivantes par taille, par rapidit : &'(,
registres, disques durs, cache ,1, cache ,-, cd!rom.
Question 14 : #uels sont les proprits des disques &'/%s " Comment les obtient!on
"
5 ) Mmoire cache
Question 15 : 0ourquoi utilise!t!on des mmoires caches "
Soit une mmoire cache de niveau ,1 a1ant les caractristiques suivantes :
! 2- mots par lignes 3mots de - octets4
! 5aille de 2-6o
! ,1 et ,- sont inclusi7s
! 8!associati7s. &emplacement ,&9.
! 'ssociation par poids 7aible
! 5aille de bus dadresse : 2-bits
Question 16 : Combien 1 a!t!il de lignes dans cette mmoire cache "
Question 1 : Combien 1 a t!il de blocs associati7s dans cette mmoire cache "
Question 18 : Si la mmoire cache de niveau ,- a une taille de - (o, combien 1 a!t!
il de blocs de la mmoire cache ,- par bloc de la mmoire cache ,1 "
Question 1! : Si la mmoire 7ait 1:o, combien dadresses correspondront un bloc
du cache ,1 "
Question 20 : %ans quelles blocs du cache peut!on trouver les blocs suivants :
Question 21 : Si un bloc nest pas prsent en cache ,1, combien de lignes de ,1
aura!t!on parcouru "
3
Question 22 : #uelle est la probabilit de trouver un bloc quelconque prsent dans
,- dans la cache ,1 "
! Si ,1 et ,- sont des caches inclusives.
! Si ,1 et ,- sont des caches eclusives.
Question 23 : %ans cet exercice, on consid;re quil n1 a que 68 blocs de cache ,1.
,es quatre premiers blocs de la cache ,1 sont remplis comme suit :
,es lignes dadresses suivantes sont lues dans lordre : <=<1-<<<h, <=<1-<8<h,
<=<-<<=<h, <=<--<C<h,
<=<1-<=<h, <=<1-<C<h, <=<--<C<h, <=<>-<C<h, <=<--<=<h, <=<-1<=<h,
<=<1-=<<h, <=<1-=8<h, <=<1-==<h, <=<1-=C<h. %onnez ltat du cache apr;s ces
lectures.
""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""
"""""""""""""""""
4
#orrection
""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""""
""""""""""""""""

Question 1 :
Question 2 :
Question 3 :
,. 'lots &!- $.I--%
/. 'oc0et CP1 $'oc0et 232 pour !-.45%
3. Connecteur de lecteur de disquette
5. Connecteurs I.6
7. Chipset $89I.I! n:orce3 ; Chipset non dcompos en 8orthBrid"e et 'outhBrid"e%
4. 'lots PCI
<. 'lot !=P
>. Connecteurs d+extensions $'on#*!8#1'B#Parallle#'rie#'ouris#Clavier%
Question 4 :
5
Question 5 :
Question 6 :
; /
,4
? 47734 ? 450o
; *es solutions : utiliser un ofset de pa"ination ou au"menter la taille du @us mmoire
Question 7 :
Dans lUAL (lUnit Arithmtique et Loique!
Question " :
i. ,e Pro"ram Counter?/nstruction 0ointer 3Comteur )rdinal?0ointeur dinstruction4
pointe vers linstruction ecuter
ii. ,e registre dinstruction 3/nstruction &egister4 contient linstruction en cours
decution
iii. ,e pointeur de pile 3Stac6 0ointer4 pointe le sommet de la pile 3expliquer ce quest
une pile4.
iv. ,accumulateur stoc6e le rsultat de l',9.
Question 9 :
*e squenceur excute l+instruction en commandant les diffrente partie du processeur.
*+ordonnanceur rordonnance les instructions pour optimiser l+usa"e du processeur.
Question 1# :
,a %&'( 3%1namic &'(4 est base sur des condensateurs quil 7aut ra7raichir alors
que la S&'( est bas@e des interrupteurs quil suft dalimenter. Ce temps de rafraichissement
font que la %&'( est plus lente que la S&'( mais est moins couteuse car utilise moins
de transistors.
Ce sont toutes les deu des mmoires volatiles.
6
,a S&'( plus cher mais plus rapide est utilis dans les mmoires caches alors que la
%&'( est utilis dans la mmoire centrale.
Question 11 :
&'( est en lecture?criture mais volatile alors la &)( est en lecture seule et non!
volatile. )n utilise en gnrale de la &)( pour les donnes du BIO' pour le
dmarrage de la machine.
Question 12 :
/l sagit du 7ait de copier le contenu de la &)( en &'( pour acclrer lacc;s la
&)( qui est tr;s lent. /l sagit dune technique de cache.
Question 13 :
Par taille : &e"istres A *, A */ A &!- A C. A ...
Par vitesse : &e"istres B *, B */ B &!- B .. B C..
Question 14 :
5olrance au pannes et rapidit obtenu par la cumulation de plusieurs disques
3paralllisation de la lecture et de lcriture A redondance de lin7ormation4.
Question 15 :
0our acclrer lacc;s au donnes en rapprochant les donnes du processeur et sur
des mmoires plus rapide mais plus coBteuse.
Question 16 :
Question 17 :
Question 1" :
Question 19 :
7
Question 2# :
Il s+a"it d+une division par 45 $dcala"e de 4 @its pour les 45 octets d+une li"ne% et d+un modulo
,/> $and >Ch%.
Question 21 :
4
Question 22 :
Question 23 :
8

9