Académique Documents
Professionnel Documents
Culture Documents
SECRETARA ACADMICA
DIRECCIN DE EDUCACIN SUPERIOR
PROGRAMA SINTTICO
UNIDAD ACADMICA:
NIVEL:
II
Proyecto solo o en conjunto con otra(s) UAp (a consideracin del profesor) con prototipo funcionando.
Evaluacin escrita.
Llevando como sustento los reportes escritos, y el prototipo o circuito funcionando para defenderlo de forma oral. Adems se utilizarn
rubricas de autoevaluacin y coevaluacin.
Para acreditar la unidad de aprendizaje en examen extraordinario o a titulo de suficiencia ETS:
Presentar funcionando dos tareas prcticas dadas por el profesor y reportar de forma escrita (cdigos y simulacin), siendo
requisito aprobarlas para presentar la evaluacin escrita.
1.
2.
3.
4.
Brown S., Vranesic Z. (2008), Fundamentals of Digital Logic with VHDL Design with CD-ROM (3a edicin), USA: Mcgraw Hill,
ISBN: 9780077221430.
Morris Mano M. (2007), Digital design, (4 edicin), USA: Pearson Prentice Hall, ISBN: 9780131989245.
Pardo F., Boluda J. A. (2004), VHDL, lenguajes para sntesis y modelado de circuitos (2 edicin), Mxico: Alfaomega Ra Ma,
ISBN 970-15-1017-8. Este es un libro clsico.
Prez S. A, Soto E., Fernndez S. (2002), Diseo de Sistemas Digitales con VHDL, Espaa: Ed. Thomson, ISBN 84-9732-081-6.
Wakerly John F. (2007), Digital design: principles and practices (4 edicin), USA: Pearson Prentice Hall, ISBN: 9780132016117.
INTENCIN EDUCATIVA
Aplicar los dispositivos lgicos programables (FPGA o CPLD) y Lenguaje Descriptivo de Hardware (HDL),
en la solucin de problemas reales de ingeniera mecatrnica. Durante las actividades de aprendizaje se
fomenta el trabajo colaborativo, la creatividad, la diversidad de roles, el respeto y tolerancia hacia sus
compaeros. Esta UAp se relaciona con: fundamentos de electrnica, sensores y acondicionadores de
seal, simulacin electrnica y diseo de circuitos impresos, dispositivos lgicos programables,
microprocesadores, microcontroladores e interfaz y procesador digital de seales.
PROPSITO DE LA UNIDAD DE APRENDIZAJE
Implementa control digital mediante dispositivos lgicos programables y lenguaje descriptivo de hardware.
TIEMPOS ASIGNADOS
HORAS TEORA/SEMANA: 1.5
HORAS PRCTICA/SEMANA:3.0
HORAS TEORA/SEMESTRE:27
UNIDAD
DE
APRENDIZAJE
REDISEADA
POR: Academia de Electrnica.
REVISADA POR: Subdireccin Acadmica
APROBADA POR:
Consejo Tcnico Consultivo Escolar.
HORAS PRCTICA/SEMESTRE:54
HORAS TOTALES/SEMESTRE:81
Circuitos Lgicos.
N UNIDAD TEMTICA: I
HOJA:
DE
11
No.
CONTENIDOS
HORAS AD
Actividades
de docencia
T
1.1
1.1.1
1.0
1.2
1.2.1
Compuertas bsicas.
And, or, nand, nor, not, xor, xnor, buffer, triestado.
Implementacin de compuertas bsicas con
elementos discretos y prctica guiada de
compuertas con HDL.
1.0
1.3
1.3.1
1.3.2
1.3.3
2.0
1.1.2
HORAS TAA
Actividades de
Aprendizaje
Autnomo
T
0.5
1.5
0.5
CLAVE
BIBLIOGRFICA
2B, 4C, 5B
1.5
1.0
4.0
1.5
Subtotales:
ESTRATEGIAS DE APRENDIZAJE
2.0
1.5
25%
25%
25%
25%
Circuitos Lgicos.
HOJA:
N UNIDAD TEMTICA: II
DE
11
Desarrolla programas mediante un lenguaje descriptivo de hardware HDL (VHDL y/o Verilog) en un ambiente de
desarrollo.
No.
CONTENIDOS
HORAS AD
Actividades
de docencia
T
HORAS TAA
Actividades de
Aprendizaje
Autnomo
T
2.1
2.1.1.
Dispositivos programables.
Generalidades de GAL, CPLD, FPGA.
1.0
0.5
2.2.
2.2.1
2.2.2
2.2.3.
Introduccin al HDL.
VHDL: Palabras reservadas, entidad y arquitectura.
Verilog: Palabras reservadas, mdulos.
Descripcin funcional, flujo de datos y estructural
en VHDL y en Verilog.
2.0
1.0
2.3
1.5
3.0
1.5
Subtotales:
ESTRATEGIAS DE APRENDIZAJE
CLAVE
BIBLIOGRFICA
P
1C, 6B, 7C
3.0
1.5
3.0
25%
25%
25%
25%
Circuitos Lgicos
HOJA:
DE
11
Desarrolla etapas de control digital y automatizacin con base en los circuitos combinacionales en los FPGA o CPLD y
el lenguaje descriptivo de hardware HDL (VHDL y/o Verilog).
No.
CONTENIDOS
HORAS AD
Actividades
de docencia
T
3.1
1.0
3.2
0.5
3.3
3.0
3.0
1.5
1.5
3.3.1
3.4
HORAS TAA
Actividades de
Aprendizaje
Autnomo
T
0.5
6.0
4.5
Subtotales:
ESTRATEGIAS DE APRENDIZAJE
1.5
CLAVE
BIBLIOGRFICA
7.5
4.5
2.0
12.0
25%
25%
25%
25%
Circuitos Lgicos.
N UNIDAD TEMTICA: IV
HOJA:
DE
11
Desarrolla etapas de control digital y automatizacin con base a los circuitos lgicos secuenciales en los FPGA o
CPLD y el HDL (VHDL y/o Verilog).
HORAS TAA
HORAS AD
Actividades de
Actividades
CLAVE
Aprendizaje
No.
CONTENIDOS
de docencia
BIBLIOGRFICA
Autnomo
T
2.5
0.5
0.5
2.5
4.2
1.0
0.5
1.0
4.3
1.0
2.0
1.0
4.4
1.0
0.5
1.0
4.5
0.5
1.5
4.5
Subtotales:
6.0
5.0
4.1
4.1.1
4.1.2
4.1.3
4.1.4
0.5
3C, 6B, 9B
10.0
ESTRATEGIAS DE APRENDIZAJE
Se utiliza la estrategia de POL.
Indagacin de los temas solicitados de los circuitos secuenciales, y realizar dinmicas de diseo y ensamble.
Discusin y conclusin en forma grupal de los conceptos vistos en la unidad temtica.
Desarroll de prcticas utilizando una tarjeta de desarrollo con FPGA o CPLD y componentes discretos.
Desarrollo del proyecto solo o en conjunto con otra(s) UAp (a consideracin del profesor) de la unidad de aprendizaje.
Resolucin de ejercicios prcticos de sistemas secuenciales (registros, contadores, etc.), utilizando HDL (VHDL y/o Verilog) por medio del trabajo
colaborativo y dinmicas dentro y fuera del aula.
EVALUACIN DE LOS APRENDIZAJES
Portafolio de evidencias:
Tareas de investigacin y dinmicas de grupo
Prctica de laboratorio de circuitos secuenciales
Evaluacin escrita de los circuitos secuenciales
Avance del proyecto
Autoevaluacin (Rbrica) y Coevaluacin (Rbrica)
25%
25%
25%
25%
Circuitos Lgicos.
HOJA:
DE
11
Desarrolla las mquinas de estado finito dentro de un FPGA o CPLD mediante un editor de estados y con HDL (VHDL
y/o Verilog).
No.
CONTENIDOS
Por el
profesor
HORAS AD
Actividades
de docencia
T
Por el alumno
HORAS TAA
Actividades de
Aprendizaje
Autnomo
T
5.1
0.5
1.0
0.5
5.2
5.2.1
5.2.2
5.2.3
1.0
1.5
4.5
0.5
1.5
6.0
5.3
2.0
4.0
Subtotales:
ESTRATEGIAS DE APRENDIZAJE
0.0
CLAVE
BIBLIOGRFICA
11.0
25%
25%
25%
25%
Circuitos Lgicos
HOJA:
DE
11
RELACIN DE PRCTICAS
PRCTICA No.
NOMBRE DE LA PRCTICA
UNIDADES
TEMTICAS
DURACIN
LUGAR DE REALIZACIN
3.0
Laboratorio de Sistemas
Digitales
Ambiente
simulador.
II
4.5
III
4.5
III
6.0
III
6.0
IV
3.0
IV
1.5
Contadores.
IV
3.0
IV
1.5
10
IV
6.0
11
Editor de FSM.
1.5
12
6.0
13
7.5
TOTAL DE
HORAS
54.0
de
desarrollo
su
EVALUACIN Y ACREDITACIN:
La evaluacin de las prcticas de laboratorio corresponde al 25% de la evaluacin total de la UAp, siendo requisito
aprobarlas para tener derecho a la evaluacin de los otros rubros y acreditar la UAp.
Las prcticas sern evaluadas considerando la entrega de la investigacin previa (pre-reporte) dentro de los primeros 10
minutos de clase, el correcto funcionamiento de todos los puntos del desarrollo en cada prctica, la entrega del reporte
escrito y el cumplimiento de las normas del laboratorio. El reporte escrito contendr una introduccin, todos los puntos del
desarrollo con los cdigos en HDL comentados, conclusiones y referencias.
CIRCUITOS LGICOS
HOJA:
DE
PROCEDIMIENTO DE EVALUACIN
Para la evaluacin y acreditacin de la unidad de aprendizaje se considera:
Evaluacin diagnostica de conocimientos previos (sin ponderacin), evaluacin formativa y
evaluacin sumativa de los conceptos vistos en clase y en laboratorio, a travs de evaluaciones
escritas, prcticas de laboratorio, tareas de investigacin, dinmicas de grupo y proyecto, en cada
unidad temtica; adems se utilizarn rubricas de autoevaluacin y coevaluacin. Presentando como
sustento los reportes escritos, defensa oral y circuitos o prototipos funcionando. La evaluacin
diagnstica tambin proporciona informacin para definir si el proyecto es solo o es integrador.
Tareas de investigacin y dinmicas de grupo
Prctica de laboratorio
Evaluacin escrita
Proyecto solo o en conjunto con otra(s) UAp
Autoevaluacin (Rbrica) y Coevaluacin (Rbrica)
25%
25%
25%
25%
Los porcentajes a cubrir por unidad temtica para valorar el 100% de la unidad de aprendizaje son:
Unidad Temtica I
Unidad Temtica II
Unidad Temtica III
Unidad Temtica IV
Unidad Temtica V
20%
20%
20%
20%
20%
11
CIRCUITOS LGICOS
C
X
HOJA:
10
DE
11
BIBLIOGRAFA
Botros Nazeih M. (2006), HDL Programming Fundamentals: VHDL and
Verilog (1st. Edition), USA: Da Vinci Engineering, ISBN: 1-58450-855-8.
Brown S., Vranesic Z. (2008), Fundamentals of Digital Logic with VHDL
Design with CD-ROM (3a edicin), USA: Mcgraw Hill, ISBN:
9780077221430.
10
Ingeniera Mecatrnica
REA DE FORMACIN:
ACADEMIA:
II
NIVEL
Institucional
Cientfica
Bsica
Electrnica
Profesional
Terminal y de
Integracin
EXPERIENCIA
PROFESIONAL
Dos aos de experiencia
mnima profesional en el
campo de la
Ingeniera en
Comunicaciones,
Electrnica, Control,
Mecatrnica,
Mantenimiento elctricoelectrnico.
Diseo electrnico.
HABILIDADES
ACTITUDES
Dominio de la asignatura.
El manejo de equipo de
medicin y de prueba.
Manejo de grupos.
Comunicacin oral y
escrita.
Capacidad de anlisis y
sntesis.
Manejo de materiales
Didcticos.
Organizacin.
Creatividad.
Liderazgo.
Manejo del MEI.
Responsabilidad.
Tolerancia.
Honestidad.
Compromiso social.
Proactivo.
Comunicativo.
Previsor.
Respeto (maestro-alumno).
tica profesional y personal.
Superacin docente y
profesional.
Solidaridad.
Compromiso social y
ambiental.
Puntualidad.
ELABOR
REVIS
AUTORIZ