Anlisis de Circuitos Secuenciales.

La gran mayora de los circuitos digitales contienen flip-flops y compuertas para realizar
funciones especficas. El diseo de estos circuitos inicia a partir de las especificaciones y
finaliza con las funciones lgicas, de las cuales se obtiene el circuito lgico.
Inicialmente se debe crear una tabla de estado o representacin equivalente, para identificar
la secuencia de estados que deseada. Luego de seleccionar el nmero y tipo de flip-flops
con los cuales se desea hacer el diseo, se deduce la lgica combinatoria necesaria para
generar la secuencia de estados.
Los circuitos secuenciales se pueden analizar y disear siguiendo un procedimiento
claramente definido que consiste en los siguientes pasos:

1. Asignacin de estados
2. Construccin del diagrama de transicin
3. Elaboracin de la tabla de estados
4. Obtencin de ecuaciones o funciones lgicas
5. Realizacin de circuitos lgicos

Para explicar este mtodo se desarrollar un ejemplo aplicado a un diseo particular.

Ejemplo
Disear el circuito secuencial del proceso que se cumple de acuerdo al diagrama de estados
de la figura 7.2.1.

Paso 1. Asignacin de estados
Este proceso tiene cuatro estados, una entrada y no tiene salidas (se pueden considerar
como salidas las de los flip-flops). Para representar los cuatro estados se usarn dos flip-
flops identificados como A y B de tipo JK. y la entrada ser identificada como X.

Figura 7.2.1. Diagrama de estados

Paso 2. Contruccin del diagrama del transicin o de estado
La figura 7.2.1 corresponde al diagrama de transicin. Analizando este diagrama se observa
que el estado 10 se mantiene mientras X=0 y en el momento que X=1 pasa al estado 11,
despus al estado 00 y finalmente al estado 01, hasta el momento que nuevamente X=0,
volviendo de esta forma al estado AB=10. Adicionalmente observe que los estados 00 10 y
11, se mantienen cuando X=0 y el estado 01 se mantiene cuando X=1.

Paso 3. Elaboracin de la tabla de estados
A partir del diagrama de estados y de la tabla de transcin del flip-flop JK se puede contruir
la tabla de estados (ver tabla 7.2.1).

Entrada Estado Actual Estado Siguiente Excitaciones
X A B A B J
A
K
A
J
B
K
B

0 0 0 0 0 0 X 0 X
1 0 0 0 1 0 X 1 X
0 0 1 1 0 1 X X 1
1 0 1 0 1 0 X X 0
0 1 0 1 0 X 0 0 X
1 1 0 1 1 X 0 1 X
0 1 1 1 1 X 0 X 0
1 1 1 0 0 X 1 X 1
Tabla 7.2.1. Tabla de estado

Para la simplificacin de los circuitos combinatorios es conveniente que se presenten
condiciones de"no importa", ya que estas permiten simplicar las funciones lgicas y por
tanto el tamao del circuito lgico.

Paso 4. Obtencin de ecuaciones o funciones lgicas.
En este paso se obtienen las funciones lgicas para las entradas de los flip-flops (J
A
, K
A
, J
B

y K
B
) y el objetivo es deducir la lgica combinatoria de estado siguiente, mediante el uso
de Mapas de Karnaugh. A continuacin en la figura 7.2.2. se muestran los Mapas de
Karnaugh y las funciones lgicas correspondientes.


Figura 7.2.2. Mapas de Karnaugh para las entradas J
A
, J
B
, K
A
y K
B


Paso 5. Realizacin de circuitos lgicos
Este es el ultimo paso del diseo, y consiste en implementar la lgica combinacional a
partir de las ecuaciones lgicas obtenidas en el paso anterior para las entradas J y K de los
flip-flops. Las conexiones correspondientes, se efectan mediante el uso de compuertas e
inversores y en la figura 7.2.3. se muestra el diseo final del circuito lgico.

Figura 7.2.3. Circuito Lgico del Diseo



1.6 Minimizacion por Medio de la Tabla de I mplicacin.
1.7 Aplicaciones
1.8 Lenguaje de descripcion del hardware secuencial.
1.9 I mplementacin de Circuitos Secuenciales con PLD's