Vous êtes sur la page 1sur 6

INTRODUCCIN

Los circuitos lgicos electrnicos son aquellos que solo funcionan con 0 y 1, es decir en
notacin binaria, en otras palabras los circuitos lgicos o digitales solo encienden si estn
en 1, elctricamente hablando cuando se alimenta con 5 V y apagados en 0 cuando no
estn alimentados y van a tierra o ground.

En la clase de circuitos lgicos hemos aprendido a utilizar muchas herramientas tericas,
empezando por los sistemas de numeracin que nos permiten reescribir los bits ya sea en
hexadecimal, octal, entre otros. De igual manera hemos visto cdigos como gray, ASCII,
etc. Por otro lado hemos aprendido a utilizar las compuertas lgicas AND, OR, NOT, etc.,
que nos permiten desarrollar los problemas planteados y obviamente son muy necesarias
a la hora de disear cualquier dispositivo en la vida real.

Una parte esencial del curso fue lo planteado anteriormente, el diseo de los mismos, con
herramientas como el mapa K, llevbamos cualquiera situacin y con la numeracin
binaria disebamos un circuito cualquiera que podra ser una alarma, un sumador.

En todos debimos utilizar conceptos aprendidos en clases, mapa K, compuertas y sobre
todo lo aprendido en el laboratorio, la programacin VHDL que es la que nos permite
hacer estas situaciones tericas y poder llevarlas a la vida real.

OBJETIVOS

Aprender el lenguaje VHDL, y as poder familiarizarse y utilizarlo como material de
apoyo en la elaboracin de circuitos lgicos que se puedan aplicar a cualquier
aplicacin en la vida real.

Implementar lo aprendido tericamente en clases, y verlo experimentalmente con
la ayuda de la programacin en VHDL.





MARCO TERICO
Existe un lenguaje definido por IEEE (Institute of Electrical and Electronics Engineers) que
ayuda a los ingenieros para elaborar y describir de mejor forma los tan difciles circuitos
digitales y para estos utilizamos el VHDL.

VHDL significa (very-high-speed integrated circuits hardware description language) o
lenguaje de descripcin de hardware de circuitos integrados de muy alta velocidad.

Como indica su denominacin es un lenguaje similar a ADHL o Verilog usado para describir
circuitos internos y la programacin de FPGAs. Estos lenguajes presentan un mismo
objetivo y se diferencia del clsico C (o cualquiera parecido a este) por ser un lenguaje
paralelo no secuencial.
El lenguaje se encuentra definido bloques tambin. Cada funcin que deseamos, es
a nivel superior definida por una entidad donde se especifica las entradas y salidas del
bloque. Un FPGA no es como un microcontrolador, en realidad es un conjunto masivo de
celdas o bloques lgicos programables. Estas celdas son programadas individualmente
para convertirse en pequeos bloques de construccin. Pueden ser compuertas simples
(AND, OR y NOT, etc) o flip-flops. Dentro del VHDL hay varias formas con las que podemos
disear el mismo circuito y es tarea del diseador elegir la ms apropiada.

Funcional: Describimos la forma en que se comporta el circuito. Esta es la forma
que ms se parece a los lenguajes de software ya que la descripcin es secuencial.
Estas sentencias secuenciales se encuentran dentro de los llamados procesos en
VHDL. Los procesos son ejecutados en paralelo entre s, y en paralelo con
asignaciones concurrentes de seales y con las instancias a otros component
Flujo de datos: describe asignaciones concurrentes (en paralelo) de seales.

Estructural: se describe el circuito con instancias de componentes. Estas instancias
forman un diseo de jerarqua superior, al conectar los puertos de estas instancias
con las seales internas del circuito, o con puertos del circuito de jerarqua
superior.

Mixta: combinacin de todas o algunas de las anteriores.




ESTRUCTURA DEL PROGRAMA

VHDL fue diseado en base a los principios de la programacin estructurada. La idea es
definir la interfaz de un mdulo de hardware mientras deja invisible sus detalles internos.

La entidad (ENTITY) en VHDL es simplemente la declaracin de las entradas y salidas de un
mdulo mientras que la arquitectura (ARCHITECTURE) es la descripcin detallada de la
estructura interna del mdulo o de su comportamiento. En la siguiente figura se ilustra el
concepto anterior. Muchos diseadores conciben la Entity como una funda de la
arquitectura dejando invisible los detalles de lo que hay dentro (architecture). Esto forma
la base de un sistema de diseo jerrquico, la arquitectura de la entidad de ms nivel (top
level) puede usar otras entidades dejando invisible los detalles de la arquitectura de la
identidad de menos nivel. En la figura las entidades B, E y F no utilizan a otras entidades.

Mientras que la entidad A utiliza a todas las dems. A la pareja entidad - arquitectura se le
llama modelo. En un fichero texto VHDL la entidad y la arquitectura se escriben separadas,
por ejemplo a continuacin se muestra un programa muy simple en VHDL de una
compuerta de 2 entradas. Como en otros programas VHDL ignora los espacios y saltos de
lneas. Los comentarios se escriben con 2 guiones (--) y termina al final de la lnea. En la
figura siguiente se muestra la estructura de un modelo en VHDL. SINTAXIS PARA LA
DECLARACION DE LA ENTIDAD VHDL define muchos caracteres especiales llamados
palabras reservadas. Aunque las palabras reservadas no son sensibles a las maysculas o
minsculas, el ejemplo que sigue las utilizaremos en maysculas y negritas para
identificarlas.

Ventajas:

Adems de las ventajas ya reseadas tambin es destacada por la capacidad del lenguaje
para el manejo de proyectos de grandes dimensiones, las garantas que comporta su uso
cuando, durante el ciclo de mantenimiento del proyecto, hay que sustituir componentes o
realizar modificaciones en los circuitos, y el hecho de que, para muchas organizaciones
contratantes, sea parte indispensable de la documentacin delos sistemas.

Bibliotecas en este tipo de lenguajes Una biblioteca en VHDL es un lugar en donde se
guarda la informacin relacionada con un diseo determinado. Al comienzo de cada
diseo el compilador crea automticamente una biblioteca llamada WORK con este
objetivo. Adems de esta biblioteca particular existen otras bibliotecas de tipo general
que contienen un conjunto de definiciones que
pueden utilizarse en cualquier diseo. Un ejemplo de biblioteca general es la llamada
Library IEEE, que contiene definiciones estndar para VHDL. Para utilizar una biblioteca
general es necesario escribir su nombre al inicio del programa, por eso es muy comn que
en la primera lnea de un diseo en VHDL aparezca escrito "Library IEEE", de sta forma
dicha biblioteca se hace visible para el diseo.

Historia
Los estudios para la creacin del lenguaje VHDL (VHSIC HDL) comenzaron en el ao 1981,
bajo la cobertura de un programa para el desarrollo de Circuitos Integrados de Muy Alta
Velocidad (VHSIC), del Departamento de Defensa de los Estados Unidos. En 1983 las
compaas Intermetrics, IBM y Texas Instruments obtuvieron la concesin de un proyecto
para la realizacin del mismo.


SIMULACION

N1 COMPRADOR
















N2 MUX