UNIVERSIDADE EDUARDO MONDLANE

FACULDADE DE ENGENHARIA

DEPARTAMENTO DE ENGENHARIA ELECTROTCNICA

CURSO DE ENGENHARIA INFORMTICA

3 ANO-DIRNO

Redes de computadores-2
Proposta de Correo de teste 1



DISCENTE : DOCENTE :
Chona,Muhammad Issufo DR. ENG Lourino Chemane
ENG. Assane Cipriano


Maputo ,Setembro de 2012
1.Explique o Principio de funcionamento do algoritmo Stop and-wait.
R: Princpio de funcionamento do algortmo Stop-and-Wait:
Envia um frame e aguarda a sua confirmao;
Aps o emissor receber a confirmao, ele volta a enviar um outro frame;
A medida que o receptor recebe os frames, envia para a origem uma confirmao;
Quando ocorre algum erro e o frame no chega ao receptor ou ainda, a confirmao
no chega ao Emissor, este volta a enviar o mesmo frame.
O emissor deve manter um controle de timeout para cada frame enviado;
O tempo de timeout define o limite de tempo em que a confirmao pode chegar do
destinatrio;
Se dentro deste tempo, a confirmao no chegar, o emissor assume que o frame no
foi enviado.



2.Faca a analise comparativa das arquitecturas dos Protocolos Frame Relay e X.25
R:
.



I.451/Q.931

Redes frame Relay Redes X.25
Multiplexao dos circuitos virtuais
realizada na camada 2
Multiplexao dos circuitos virtuais
realizada na camada 3
Mecanismos de controle de fluxo e de
erro inexistentes
Mecanismos de controle de fluxo e de
erro implementados nas camadas 2 e 3
Mecanismo de controle de
congestionamento implantado na camada
2
Mecanismo de controle de
congestionamento inexistente
Segmentao e blocagem de quadros no
suportada
Segmentao e blocagem de pacotes
suportada
Baseado em tecnologia digital de alta
qualidade e alta confiabilidade
Baseada em meios de transmisso com
alta taxa de erros

3. Apresente o formato do cabealho de uma celula ATM na interface com o usurio.
R:



4.Apresente o modelo de referencia do ATM, indicando a sua localizao no modelo OSI e
explica as funes de cada uma das suas camadas.
R:Modelo de referencia

Relao com o Modelo OSI




5. Usando o exemplo de rede dado na Figura abaixo, apresente a tabela de circuito virtua
para todos os switches depois que cada uma das seguintes conexes estiver
estabelecida.Considere que a sequncia de conexes comulativa; ou seja, a primeira
conexo aindaest ativa quando a segunda conexo estabelecida, e assim por diante.
Considere tambm que a atribuio do VCI sempre apanha o VCI mais baixo no
utilizado em cada enlace, comeando com 0.


a) Host A conecta-se ao host F.
R:
Switch Incoming
Interface
Incoming
VCI
Outgoing
Interface
Outgoing
VCI
1 1 0 2 0
2 1 0 0 0



b) Host C conecta-se ao host G
R:
Switch Incoming
Interface
Incoming VCI Outgoing Interface Outgoing VCI
1 0 0 2 1
2 1 1 3 0
3 2 0 1 0

C) Host E conecta-se ao host A
R:
Switch Incoming
Interface
Incoming VCI Outgoing Interface Outgoing VCI
3 3 0 2 1
2 3 1 1 2
1 2 2 1 1

D )Host D conecta-se ao host H
R:
Switch Incoming
Interface
Incoming VCI Outgoing Interface Outgoing VCI
1 3 0 2 3
2 1 3 3 2
3 2 2 0 0

e) Host J conecta-se ao host F
Switch Incoming
Interface
Incoming VCI Outgoing Interface Outgoing VCI
4 0 0 2 0
2 2 0 0 1

f) Host I conecta-se ao host B
R:
Switch Incoming
Interface
Incoming VCI Outgoing Interface Outgoing VCI
4 3 0 1 0