PDF

CESRIO ZIMMERMANN JNIOR
REGENERADOR DE ENERGIA COM ELEVADO

FATOR DE POTNCIA PARA O TESTE DE BURN-IN
DE REATORES ELETRNICOS DE 250W

FLORIANPOLIS
2004

ii
UNIVERSIDADE FEDERAL DE SANTA CATARINA
PROGRAMA DE PS GRADUAO
EM ENGENHARIA ELTRICA


Dissertao submetida
Universidade Federal de Santa Catarina
como parte dos requisitos para a
obteno do grau de Mestre em Engenharia Eltrica.

CESRIO ZIMMERMANN JNIOR

FLORIANPOLIS, FEVEREIRO DE 2004

Cesrio Zimmermann Jnior

Esta Dissertao foi julgada adequada para a obteno do Ttulo de Mestre em
Engenharia Eltrica, na rea de concentrao em Eletrnica de Potncia, e aprovada em
sua forma final pelo Programa de Ps-Graduao em Engenharia Eltrica da Universidade
Federal de Santa Catarina.

_______________________________________
Prof. Ivo Barbi, Dr. Ing.
Orientador

_________________________________________________
Prof. Jefferson Luiz Brum Marques, Ph.D.
Coordenador do Programa de Ps-Graduao em Engenharia Eltrica

Banca Examinadora:

____________________________________
Prof. Ivo Barbi, Dr. Ing.
Presidente da Banca

____________________________________
Prof. Arnaldo Jos Perin, Dr. Ing.

____________________________________
Prof. Denizar Cruz Martins, Dr.

____________________________________
Prof. Marcelo Mezaroba, Dr.

____________________________________
Prof. Fabiana Pottker de Souza, Dr.

iv

No basta ter belos sonhos para realiz-los.
Mas ningum realiza grandes obras se no for capaz de sonhar grande.
Podemos mudar o nosso destino,
Se nos dedicarmos luta pela realizao de nossos ideais.
preciso sonhar, mas com a condio de crer em nosso sonho;
de examinar com ateno a vida real;
de confrontar nossa observao com nosso sonho;
de realizar escrupulosamente nossa fantasia.
Sonhos, acredite neles.
(Lenin)

v

Aos meus pais e meu irmo,
Cesrio Zimmermann, Maria de Lurdes Zimmermann e Ricardo D. Zimmermann,
cujos esforos jamais sero medidos, sempre me dando apoio e carinho,
conduzindo-me por esse caminho.
Jamais permitiram que o desmimo me dominasse,
acreditando no sucesso dessa caminhada.
Muito obrigado!

vi

A uma pessoa muito especial, Anita.
Obrigado por fazer parte da minha vida, dando muito amor e carinho,
e por ter acreditado, mesmo nos momentos em que o tempo no passava
e as dificuldades iam aparecendo, que tudo isto seria muito importante em nossas vidas.

vii
AGRADECIMENTOS

Gostaria de agradecer primeiramente ao meu orientador, Professor Ivo Barbi, que
participou ativamente na elaborao deste trabalho, seja no decorrer do perodo de crditos
do mestrado, seja me fornecendo a base necessria para o desenvolvimento das atividades
realizadas neste perodo, atravs de sua experincia, competncia e viso na elaborao de
solues para os mais variados problemas. Alm disso, representando o INEP, o Professor
Ivo Barbi permitiu o financiamento dos estudos realizados nestes dois anos.
Aos demais professores do INEP: Arnaldo Jos Perin, Enio Valmor Kassick, Joo
Carlos S. Fagundes, Alexandre Ferrari de Souza e Hari Bruno Mohr, que atravs da
competncia, dedicao e conhecimento passados ao longo desse perodo, possibilitaram
que eu adquirisse o conhecimento necessrio nas mais diversas reas de estudos para
desenvolver e poder pesquisar de forma mais objetiva os diversos temas envolvidos no
contexto geral deste trabalho.
Aos colegas, Allan, Antnio, Breno, Joo, Jlio, Leonardo, Maico, Sandro, Z e
Werner por participarem ativamente desta etapa de minha vida, sejam nos estudos
realizados, seja no companheirismo, brincadeiras e na amizade adquirida com o passar do
tempo.
Em especial, aos amigos: Clvis Petry e Luis Tomaselli pela amizade e pela
dedicao e auxlio na resoluo dos diversos problemas encontrados durante a elaborao
do projeto e do prottipo feitos durante este perodo.
Aos amigos Alceu, Anderson, Davis, Fernando, Kefas, Paulo Mrio, Srgio,
Stefanie, Yales e todos aqueles a quem posso ter esquecido de citar, mas que fizeram parte
desta importante etapa de minha vida.
Aos funcionrios, Coelho, Dulcemar, Pacheco, Patrcia, Rafael e Ricardo pela
amizade e ajuda, durante estes anos.
Em fim, a todos aqueles que contriburam de alguma forma para que eu obtivesse
xito no final desta etapa.

viii
Resumo da Dissertao apresentada UFSC como parte dos requisitos necessrios para a
obteno do grau de Mestre em Engenharia Eltrica.



Fevereiro de 2004.

Orientador: Prof. Ivo Barbi, Dr. Ing.
rea de Concentrao: Eletrnica de Potncia.
Palavras-chave: Regenerador, reator, energia, desperdcio, tecnologia.
Nmero de pginas: 146.

RESUMO: proposto neste trabalho um regenerador de energia para o teste de burn-in de
reatores eletrnicos para lmpadas de vapor de sdio de alta presso de 250W. A estrutura
proposta substitui o banco de resistores, que tradicionalmente utilizado pelos fabricantes
neste tipo de teste, drenando a corrente de carga exigida, mas apresentando a vantagem de
que a maior parte da energia devolvida rede eltrica. A corrente devolvida apresenta
baixa taxa de distoro harmnica e elevado fator de potncia. Atravs do regenerador de
energia, consegue-se realizar o teste com um desperdcio mnimo de energia e pretende-se
incentivar o uso desse tipo de tecnologia com o objetivo de se utilizar mais racionalmente a
energia eltrica produzida no pas.

ix
Abstract of the dissertation presented to UFSC as a partial fulfillment of the requirements
to obtain the degree of Master in Electrical Engineering.

HIGH POWER FACTOR ENERGY RECYCLER
FOR THE BURN-IN TESTING OF 250W
ELECTRONIC BALLASTS


February, 2004.

Advisor: Prof. Ivo Barbi, Dr. Ing.
Area of Concentration: Power Electronics.
Key words: Recycler, ballast, energy, waste, technology.
Number of pages: 146.

ABSTRACT: An energy recycler for the burn-in testing of electronic ballasts for 250W
high pressure sodium lamps is proposed in this work. The proposed structure eliminates the
resistive loads, which is usually utilized by the industry for this kind of testing, by draining
the desired input current, but presenting the advantage of returning the major part of the
energy to the AC mains. This current has low harmonic distortion and high power factor.
The test is performed with little energy waste. This work intends to motivate the use of this
kind of technology for more rational use of electricity in this country.

x
SUMRIO

RESUMO ........................................................................................................................VIII
ABSTRACT........................................................................................................................IX
SIMBOLOGIA ............................................................................................................... XIV
INTRODUO GERAL.................................................................................................... 1
CAPTULO I - .................................................................................................................... 3
INTRODUO AO PROJETO DO REGENERADOR DE ENERGIA....................... 3
1.2 ESTUDO BIBLIOGRFICO ........................................................................................ 5
1.3 O REATOR ELETRNICO......................................................................................... 9
1.3.1 Primeira etapa (t
0
t t
1
):.......................................................................... 10
1.3.2 Segunda etapa (t
1
t t
2
): .......................................................................... 10
1.3.3 Terceira etapa (t
2
t t
3
): .......................................................................... 11
1.3.4 Quarta etapa (t
3
t t
4
):............................................................................. 11
1.3.5 Anlise matemtica do inversor Meia-Ponte .............................................. 11
1.3.6 Resultados de simulao ............................................................................. 12
1.3.7 Resultado experimental ............................................................................... 15
1.4 CONCLUSO ......................................................................................................... 15
CAPTULO II.................................................................................................................... 17
ESTGIO DE ENTRADA DO REGENERADOR DE ENERGIA.............................. 17
2.1 INTRODUO........................................................................................................ 17
2.2 RETIFICAO SIMPLES DA TENSO DE ENTRADA................................................. 17
2.3 ESTGIO DE ENTRADA.......................................................................................... 20
0
t t
1
)........................................................................... 21
1
t t
2
) ........................................................................... 22
2
t t
3
) ........................................................................... 22
2.3.4 Metodologia de clculo do capacitor C
o
: ................................................... 24
2.3.5 Metodologia de clculo do indutor L:......................................................... 26
2.4 METODOLOGIA DE PROJETO DO ESTGIO DE ENTRADA........................................ 29
2.4.1 Projeto do capacitor C
o
............................................................................... 29
2.4.2 Projeto do indutor ....................................................................................... 31
2.4.3 Projeto fsico do indutor de entrada ........................................................... 33
2.4.4 Circuito de controle de largura de pulso - SG 3525................................... 34
2.4.5 Dimensionamento dos semicondutores ....................................................... 38
2.4.5.1 Corrente mdia no interruptor e no diodo de sada ................................. 38
2.4.5.2 Corrente eficaz no interruptor e no diodo de sada.................................. 38
2.4.5.3 Corrente de pico nos semicondutores...................................................... 39
2.4.6 Perdas nos semicondutores ......................................................................... 39
2.4.6.1 Interruptor de entrada .............................................................................. 39
2.4.6.2 Diodo srie............................................................................................... 40
2.4.6.3 Diodo de roda livre.................................................................................. 40
2.5 CONCLUSO ......................................................................................................... 40

xi
CAPTULO III .................................................................................................................. 42
PROJETO DO ESTGIO DE POTNCIA DO INVERSOR...................................... 42
3.1 INTRODUO........................................................................................................ 42
3.2 ETAPAS DE FUNCIONAMENTO............................................................................... 43
0
t t
1
):.......................................................................... 43
1
t t
2
): .......................................................................... 44
2
t t
3
): .......................................................................... 44
3
t t
4
): ............................................................................ 45
3.3 ANLISE MATEMTICA DO INVERSOR.................................................................. 45
3.4 METODOLOGIA DE PROJETO DO ESTGIO DE POTNCIA....................................... 49
3.4.1 Especificaes de projeto............................................................................ 49
3.4.2 Projeto do indutor L
o
................................................................................... 50
3.4.3 Projeto do capacitor de entrada.................................................................. 50
3.4.4 Dimensionamento fsico do indutor do filtro de sada ................................ 51
3.4.5 Transformador elevador.............................................................................. 53
3.5 ESFOROS DE CORRENTE NOS INTERRUPTORES.................................................... 55
3.5.1 Clculo da corrente mdia nos semicondutores.......................................... 57
3.5.2 Clculo da corrente eficaz nos semicondutores.......................................... 58
3.6 DIMENSIONAMENTO DO DISSIPADOR.................................................................... 59
3.6.1 Perdas em conduo.................................................................................... 59
3.6.2 Perdas na entrada em conduo ................................................................. 60
3.6.3 Perdas no bloqueio...................................................................................... 60
3.6.4 Perdas em conduo do diodo .................................................................... 61
3.6.5 Perdas na comutao do diodo ................................................................... 61
3.6.6 Dissipador ................................................................................................... 61
3.7 CIRCUITO DE COMANDO DOS INTERRUPTORES ..................................................... 63
3.8 CIRCUITO DE PR-CARGA..................................................................................... 66
3.9 CONCLUSO ......................................................................................................... 68
CAPTULO IV................................................................................................................... 69
MALHAS DE CONTROLE DO INVERSOR................................................................ 69
4.1 INTRODUO........................................................................................................ 69
4.2 ANLISE DO INTEGRADO UC3854........................................................................ 70
4.3 METODOLOGIA DE PROJETO DOS ELEMENTOS EXTERNOS AO UC3854 ................ 76
4.3.1 Clculo da proteo de sobrecorrente ........................................................ 76
4.3.2 Clculo dos resistores R1, R2 e definio da freqncia fs ........................ 77
4.3.3 Malha direta de controle da tenso de sada (Feedforward)...................... 77
4.3.4 Amostra da tenso da rede .......................................................................... 79
4.3.5 Definio do tempo de partida progressiva ................................................ 79
4.3.6 Anlise da malha de corrente...................................................................... 79
4.3.7 Projeto da malha de tenso......................................................................... 85
4.3.8 Distores inerentes ao UC3854................................................................. 87
4.4 CONCLUSO ......................................................................................................... 89
CAPTULO V.................................................................................................................... 90
PROJETO, SIMULAO E EXPERIMENTAO DO............................................. 90
REGENERADOR DE ENERGIA................................................................................... 90

xii
5.1 INTRODUO........................................................................................................ 90
5.2 PROJETO DO ESTGIO DE ENTRADA DO REGENERADOR DE ENERGIA................... 90
5.2.1 Capacitor C
o
................................................................................................ 91
5.2.2 Indutor L...................................................................................................... 93
5.2.3 Dimensionamento dos semicondutores ....................................................... 94
5.2.3.1 Corrente mdia no interruptor e no diodo de sada ................................. 94
5.2.3.2 Corrente eficaz no interruptor e diodo de sada....................................... 95
5.2.3.3 Corrente de pico nos semicondutores...................................................... 95
5.2.4 Perdas nos semicondutores ......................................................................... 96
5.2.4.1 Interruptores de entrada........................................................................... 96
5.2.4.2 Diodo srie............................................................................................... 96
5.2.4.3 Diodo de roda livre.................................................................................. 96
5.2.5 Projeto fsico do indutor do estgio de entrada.......................................... 97
5.2.6 Resultados de simulao ............................................................................. 98
5.3 PROJETO DO INVERSOR....................................................................................... 100
5.3.1 Especificaes de projeto.......................................................................... 100
o
................................................................................. 101
5.3.3 Projeto do capacitor de entrada................................................................ 101
5.3.4 Dimensionamento dos semicondutores de potncia.................................. 102
5.3.4.1 Clculo da corrente mdia nos semicondutores .................................... 102
5.3.4.2 Clculo da corrente eficaz nos semicondutores..................................... 102
5.3.5 Perdas nos interruptores ........................................................................... 103
5.3.5.1 Perdas em conduo .............................................................................. 103
5.3.5.2 Perdas na entrada em conduo............................................................. 103
5.3.5.3 Perdas no bloqueio ................................................................................ 103
5.3.5.4 Perdas em conduo do diodo intrnseco .............................................. 103
5.3.5.5 Perdas na comutao do diodo intrnseco.............................................. 104
5.3.6 Projeto do transformador elevador........................................................... 104
5.3.7 Projeto fsico do indutor do filtro de sada ............................................... 106
5.3.8 Elementos do bootstrap ............................................................................. 108
5.4 PROJETO DOS COMPONENTES EXTERNOS AO UC3854........................................ 109
5.4.1 Clculo da proteo de sobrecorrente ...................................................... 110
5.4.2 Clculo dos resistores R1, R2 e definio da freqncia fs ...................... 111
5.4.3 Clculo da malha direta de controle da tenso de sada.......................... 111
5.4.4 Amostra da tenso da rede ........................................................................ 112
5.4.5 Definio do tempo de partida progressiva .............................................. 112
5.4.6 Compensador de corrente ......................................................................... 113
5.4.7 Compensador de tenso ............................................................................ 115
5.4.8 Resultados de simulao do Inversor........................................................ 116
5.4.9 Anlise harmnica..................................................................................... 118
5.5 DEFINIO DO DISSIPADOR................................................................................ 118
5.6 PARTIDA PROGRESSIVA DO CIRCUITO ................................................................ 120
5.7 CIRCUITO COMPLETO DO REGENERADOR........................................................... 121
5.8 LISTA DE MATERIAIS.......................................................................................... 123
5.9 RESULTADOS EXPERIMENTAIS............................................................................ 126
5.9.1 Anlise harmnica..................................................................................... 132
5.10 CONCLUSO ....................................................................................................... 136

xiii
CONCLUSO GERAL.................................................................................................. 137
REFERNCIAS BIBLIOGRFICAS .......................................................................... 140
ANEXO - ARQUIVO DE SIMULAO.................................................................... 143

xiv
SIMBOLOGIA

Smbolos adotados nos equacionamentos:

Smbolo Significado Unidade

Rendimento
Imax Ondulao de corrente mxima na sada A
o
Permeabilidade do ar H/m
pen
Profundidade de penetrao no fio condutor cm
Vin Ondulao da tenso do barramento de entrada do inversor V
a Largura da perna central do ncleo do transformador cm
A
condS
rea do condutor do secundrio do transformador cm
2
A
conP
rea do condutor do primrio do transformador cm
2
Ae rea da perna central do ncleo de ferrite cm
2
Bm Fluxo mximo para lminas de ferro silcio G
B
Max
Densidade mxima de fluxo magntico T
c Comprimento do ncleo do transformador cm
Ciss Capacitncia de entrada do interruptor F
d Densidade de corrente A/mm
2
D Razo cclica
D
IN
Razo cclica dos interruptores de entrada
d
Max
Dimetro mximo para o condutor cm
2
D
Max
Razo cclica mxima dos interruptores do inversor
D
Min
Razo cclica mnima dos interruptores do inversor
E Energia J
Econ Economia anual de energia eltrica R$
f Freqncia de comutao dos interruptores do estgio de
entrada
Hz
fc Freqncia de corte do filtro do compensador de tenso Hz
fcorte Freqncia de corte do filtro do feedforward Hz
fond Freqncia da ondulao da tenso no barramento do
inversor
Hz
fp Freqncia do plo do compensador de corrente Hz
Fpv Freqncia do plo do compensador de tenso Hz
f
r
Freqncia da rede eltrica Hz

xv
f
S
Freqncia de comutao dos interruptores do inversor Hz
f
SR
Freqncia de comutao dos interruptores do reator
eletrnico
Hz
Fu Fator de utilizao do regenerador de energia
Iacm Corrente mxima na sada do multiplicador de corrente do
UC3854
A
I
Cbs
Corrente no Bootstrap quando se utiliza capacitor eletroltico A
I
CM
Corrente de pico no IGBT A
I
CN
Corrente nominal do IGBT A
I
Drlmed
Corrente mdia no diodo de roda livre A
I
F
Corrente mxima que circula pelo diodo do Bootstrap A
I
FN
Corrente nominal do diodo intrnseco do IGBT A
I
IN_rush
Corrente mxima de pico na sada A
I
Lampef
Corrente eficaz na lmpada A
I
Lef
Corrente eficaz no indutor L A
I
Lmed
Corrente mdia no indutor L A
I
Lpk
Corrente de pico no indutor L A
I
max
Corrente de pico na lmpada de vapor de sdio A
Io Corrente eficaz de sada A
Iomax Corrente eficaz mxima na sada A
Io
p
Corrente de pico na sada A
Iopmax Corrente mxima de pico na sada A
I
Qbs
Corrente quiescente que circula pela fonte flutuante Vbs A
I
Rele
Corrente na bobina do rel A
I
Sef
Corrente eficaz nos interruptores do inversor A
I
Smed
Corrente mdia nos interruptores do inversor A
J
Max
Densidade de corrente mxima A/cm
2
kw Fator de ocupao do indutor
lg Entreferro da perna central do ncleo do indutor cm
L
lat
Entreferro das pernas laterais do ncleo do indutor mm
Mi ndice de modulao
n Relao de transformao
Nc Nmero de condutores em paralelo
N
P
Nmero de espiras do primrio do transformador
N
S
Nmero de espiras do secundrio do transformador
P Potncia na sada do reator eletrnico W

xvi
P
C
Potncia kW
P
Cond
Perdas em conduo dos IGBTs W
P
Cond_d
Perdas em conduo do diodo De W
P
Cond_drl
Perdas em conduo do diodo de roda livre W
P
Cond_in
Perdas em conduo dos interruptores de entrada W
Pconj Potncia a que um conjunto de semicondutores esto
submetidos
W
Pind Potncia a que o semicondutor est submetido W
Po Potncia de sada W
P
off
Perdas no bloqueio dos IGBTs W
P
on
Perdas na entrada em conduo dos IGBTs W
P
on_d
Perdas na comutao dos diodos intrnsecos dos IGBTs W
pr Preo do kW/h R$
P
Test_in
Perdas totais no estgio de entrada W
P
Tot_inv
Perdas totais em um interruptor do inversor W
P
Tot_sem
Perdas totais nos semicondutores W
Q
bs
Carga mnima que deve ser fornecida fonte Bootstrap C
Q
g
Carga de gate do interruptor ligado fonte flutuante do
Bootstrap
C
Q
Ls
Carga requerida pelo Bootstrap para a mudana de nvel
lgico
C
Q
rrN
Carga de recuperao reversa do diodo C
R
DSon
Resistncia em conduo do Mosfet

R
DSonnorm
Resistncia normalizada do Mosfet para 100
o
C

R
Rele
Resistncia interna da bobina do rel

R
Thcd
Resistncia trmica cpsula-dissipador
o
C/W
R
Thda
Resistncia trmica dissipador-ambiente
o
C/W
R
Thja
Resistncia trmica juno-ambiente
o
C/W
R
Thjc
Resistncia trmica juno-cpsula
o
C/W
S
C
rea do condutor cm
2
S
Cond_e
rea do condutor escolhido cm
2
Sm Seo magntica do ncleo do transformador cm
2
So Potncia de sada VA
s
p
Seo dos condutores do primrio do transformador cm
2
s
s
Seo dos condutores do secundrio do transformador cm
2

xvii
T Perodo de comutao dos interruptores do estgio de entrada s
Tamb Temperatura ambiente
o
C
tcar Tempo de carga do capacitor de entrada do inversor s
Td Temperatura do dissipador
o
C
T
DR
Tempo de conduo dos diodos do reator eletrnico s
T
fN
Tempo de descida s
Tjmax Temperatura mxima de juno
o
C
T
rN
Tempo de subida s
T
rrN
Tempo de recuperao reversa s
t
s
Tempo de conduo dos interruptores do estgio de entrada s
Ts Perodo de comutao dos interruptores do inversor s
t
SR
Tempo de conduo dos interruptores do reator eletrnico s
T
SR
Perodo de comutao dos interruptores do reator eletrnico s
V
AB
Tenso eficaz entre os pontos A e B do reator eletrnico V
V
ABpp
Tenso de pico entre os pontos A e B do reator eletrnico V
Vb Tenso na sada do divisor resistivo V
V
B
Tenso no barramento de sada do estgio de entrada V
Vc Tenso na sada do adaptador da malha de tenso V
Vcc Tenso V
AB
do reator eletrnico V
V
CEN
Tenso em conduo dos IGBTs V
V
CEO
Tenso de limiar do IGBT V
V
Co
Tenso no capacitor C
O
V
V
E
Tenso de erro do regulador de corrente V
V
FN
Tenso no diodo em conduo V
V
FO
Tenso de limiar do diodo intrnseco do IGBT V
V
IN
Tenso no barramento de entrada do inversor V
V
Lampef
Tenso eficaz na lmpada V
Vo Tenso eficaz na sada do inversor V
Vomin Tenso mnima na sada do inversor V
Von Tenso em conduo do diodo V
Vo
P
Tenso de pico na sada do inversor V
Vref Tenso de referncia do UC3854 V
V
Rele
Tenso nominal do rel V
V
shmax
Tenso mxima na sada do sensor V
V
Sp
Tenso de pico nos interruptores do inversor V
V
T
Amplitude do sinal da dente de serra V

xviii

Smbolos usados para referenciar elementos de circuitos.

Smbolo Significado
C Capacitor
L Indutor
Q Transistor
R Resistor
S Interruptor
D Diodo
V Fonte de tenso

Smbolos de unidades de grandezas fsicas.

Sub-ndice Significado

Ohm
A Ampere
C Coulomb
F Farad
H Henry
Hz Hertz
J Joule
s Segundo
V Volt
VA Volt-ampere
W Watt

xix

Acrnimos e abreviaturas.

Significado
CA-CC Corrente alternada corrente contnua
CC-CC Corrente contnua corrente contnua
CELESC Centrais Eltricas do Estado de Santa Catarina
CI Circuito integrado
FP Fator de potncia
IGBT Insulated gate bipolar transistor
INEP Instituto de Eletrnica de Potncia
MOSFET Metal-oxide-semiconductor field-effect-transistor
PWM Pulse width modulation
TDH Taxa de distoro harmnica
UFSC Universidade Federal de Santa Catarina

Cesrio Zimmermann Jnior, M. Eng. INEP - UFSC
1
INTRODUO GERAL

A utilizao racional dos recursos naturais e energticos tem sido uma das grandes
preocupaes dos governos e da sociedade em geral. Atualmente essa preocupao se
tornou mais evidente, particularmente no Brasil, devido a indisponibilidade de recursos
financeiros para investimento no setor de energia. Com isso, surge a necessidade de se
evitar desperdcios em energia eltrica, seja atravs da reciclagem de energia ou atravs da
utilizao de equipamentos de menor consumo. O uso racional da energia traz grandes
implicaes econmicas, sociais e ambientais. Economicamente, quando uma quantidade
menor de energia eltrica precisa ser gerada (devido a reduo no consumo de energia),
pode-se diminuir a quantidade de investimentos na construo de usinas geradoras novas,
que possuem alto custo de implementao e ou manuteno. Do ponto de vista ambiental,
o impacto da construo de uma usina geradora, seja ela hidroeltrica, termoeltrica,
nuclear dentre outras, muito grande. No caso do Brasil, onde grande parte da energia
eltrica provm de usinas hidroeltricas, apesar de ter um custo de gerao relativamente
baixo, traz grandes problemas tais como a perda de uma grande rea de terra que poderia
ser produtiva, alteraes na fauna, flora e mesmo no clima da regio afetada. Socialmente,
para a instalao dessas usinas, so necessrios a desapropriao de terras e o
deslocamento da populao desses locais.
Atualmente, h uma necessidade cada vez mais crescente de se reduzir o custo dos
reatores eletrnicos existentes no mercado, para que o mercado nacional possa competir
com os produtos importados. Vrios fatores influem no preo final desses equipamentos,
tais como: matria-prima, mo-de-obra especializada, pesquisa e desenvolvimento, energia
eltrica, impostos, dentre outros. Uma quantidade expressiva de energia desperdiada na
forma de calor durante o teste de burn-in dos reatores, que consiste em testar o
funcionamento do equipamento por um determinado perodo de tempo, antes de
disponibilizar a venda do equipamento no mercado.
A partir do momento em que a tecnologia para realizar os testes de burn-in com um
desperdcio mnimo de energia for dominada pela indstria, a economia em energia eltrica
obtida pelo fabricante pode ser repassada para o consumidor final do produto.
A partir desse contexto, proposta a elaborao de um regenerador de energia para
o teste de burn-in de reatores eletrnicos para lmpadas de vapor de sdio de alta presso

2
de 250W.
Assim sendo, este projeto visa agregar tecnologia ao teste de burn-in dos reatores
eletrnicos existentes no mercado, com baixo custo, peso e volume. A estrutura proposta
substitui o banco de resistores, que tradicionalmente utilizado pelos fabricantes neste tipo
de teste, drenando a corrente de carga exigida, mas apresentando a vantagem de que a
maior parte da energia devolvida rede eltrica. Com isso, o consumo de energia eltrica
diminui drasticamente, evitando o desperdcio de grande parte da energia eltrica.
Alm disso, exige-se que a corrente devolvida rede eltrica apresente baixa taxa
de distoro harmnica e esteja defasada de 180
o
da tenso da rede eltrica.
O primeiro captulo apresenta as principais motivaes que levaram ao estudo da
reciclagem de energia do teste de burn-in de reatores eletrnicos, uma reviso dos
trabalhos realizados na rea de reciclagem de energia e o estudo do funcionamento do
reator eletrnico escolhido para o teste.
O segundo captulo explica o porqu da necessidade de se utilizar um circuito na
entrada do regenerador de energia que drene a potncia nominal do reator eletrnico
escolhido.
O terceiro captulo apresenta o inversor utilizado, sua metodologia de projeto,
dimensionamento dos componentes e clculo do dissipador. As malhas de controle do
inversor so estudadas no quarto captulo deste trabalho.
No quinto captulo so apresentados o projeto dos componentes do regenerador de
energia, resultados de simulao em computador do regenerador projetado e resultados
obtidos de um prottipo montado em laboratrio. Alm disso, feita uma anlise do
rendimento total do sistema e uma anlise da qualidade da energia devolvida rede
eltrica.

3
CAPTULO I
INTRODUO AO PROJETO DO
REGENERADOR DE ENERGIA

1.1 Introduo

A necessidade crescente da reduo dos custos de equipamentos eletrnicos no pas
frente concorrncia dos equipamentos importados de pases com mo de obra barata e
com menor carga tributria, incentiva as empresas a buscarem solues prticas e de ordem
tecnolgica para produzir equipamentos melhores e de menor custo.
Com base nisso, busca-se adicionar tecnologia e reduzir os custos de produo de
reatores eletrnicos para lmpadas de vapor de sdio de alta presso de 250W. Uma
maneira de se fazer isso reduzir o elevado consumo de energia eltrica do teste de burn-
in desses reatores.
Vrios equipamentos, como fontes de alimentao, baterias, UPS, reatores
eletrnicos alm de outros tipos de fontes precisam ser testados antes de serem postos a
venda no mercado, representando uma grande quantidade de energia consumida. Centenas
de milhes de kWh so desperdiados anualmente em todo o mundo neste tipo de teste
[16]. Este teste realizado pelos fabricantes com o objetivo de encontrar falhas no
equipamento produzido, podendo oferecer ao consumidor um produto com maior
qualidade e confiabilidade. Neste tipo de teste, as fontes so submetidas a uma condio de
50% a 100% da sua carga nominal (normalmente 80%) e o tempo de durao do teste em
cada equipamento consome geralmente de 24 a 72 horas [09].
Normalmente, estes testes so realizados com a utilizao de resistores para simular
uma carga. Alm de causar um desperdcio grande de energia eltrica, essa tcnica provoca
um excessivo aquecimento do local onde realizado o teste, sendo necessria a utilizao
de um sistema de ventilao eficiente. Agora, pretende-se substituir os resistores utilizados
nesses testes por conversores eletrnicos que emulam uma carga resistiva, drenando do
reator sua potncia nominal. Alm disso, h a necessidade de devolver a energia drenada
pelo regenerador de energia rede eltrica atravs de uma corrente com baixa taxa de

4
distoro harmnica e defasada de 180
o
da tenso da rede. Atravs da equao (1.1), pode-
se expressar a economia conseguida em um ano com a utilizao do regenerador de energia
proposto neste trabalho:
8.760
C
Econ P Fu pr (1.1)
Onde:

Econ: Economia anual de energia eltrica em reais;
P
C
: Potncia em kW;
: Rendimento do reciclador de energia;
Fu: Fator de utilizao do reciclador de potncia;
8760: Horas existentes no perodo de um ano;
pr: Custo do kWh em reais (varia de acordo com a concessionria de energia e o
plano tarifrio da indstria em questo). Considerou-se o custo de R$ 0,3825,
cobrado pela CELESC.

Sabendo-se a quantidade de energia eltrica desperdiada nos testes durante
determinado perodo de tempo bem como o fator de utilizao do regenerador de energia,
torna-se simples analisar o tempo de amortizao do investimento no reciclador de energia
proposto. Alm disso, deve-se salientar que quanto maior for o tempo de utilizao do
regenerador, mais rapidamente conseguida a amortizao do investimento inicial.
A Figura 1.1 apresenta um grfico no qual pode-se analisar a economia anual de
energia eltrica conseguida em reais com a utilizao do regenerador de energia em funo
do fator de utilizao e do rendimento do sistema. Percebe-se que a economia conseguida
com a utilizao do regenerador elevada.
Considerando um rendimento de 80% do equipamento e um fator de ocupao do
mesmo pela indstria da ordem de 90%, consegue-se no perodo de um ano uma economia
de aproximadamente R$ 600,00 por kW. Estima-se que o tempo de amortizao do
investimento no regenerador seja de aproximadamente dois anos, dependendo do fator de
utilizao do equipamento pelo fabricante.
Analisando-se sob outro aspecto, tendo em vista um referencial da quantia dos
recursos financeiros envolvidos, um fabricante que produza 20.000 reatores eletrnicos de
250W por ms, sendo testados por um tempo mdio de 30 horas em sua potncia nominal,
consumir uma quantidade considervel de energia eltrica. Os recursos envolvidos nestes

5
testes so da ordem de R$ 57.375,00 por ms ou R$ 688.500,00 por ano, desperdiados na
forma de calor com a utilizao de cargas resistivas. Com a utilizao de regeneradores os
gastos com energia eltrica seriam reduzidos em aproximadamente 80%, ou seja, economia
de R$ 45.900,00 por ms ou R$ 550.800,00 por ano.

0.5 0.6 0.7 0.8 0.9 1
0
200
400
600
800
1000
Rendimento do sistema
Economia em
Fu = 1.0
Fu = 0.9
Fu = 0.8
Fu = 0.7
Fu = 0.6
Fu = 0.5
Fu = 0.4
reais por kW

Figura 1.1 - Economia anual de energia eltrica em reais por kW com o regenerador de
energia.

Conforme esses dados, a utilizao do regenerador de energia bastante vivel,
visto que os recursos econmicos envolvidos na realizao desses testes so muito
elevados. Alm disso, a economia conseguida com a utilizao dos regeneradores pode ser
utilizada para reduzir o custo final do produto pelos fabricantes. Apesar disso, a quantidade
de material encontrado na literatura sobre esse assunto bastante reduzida. Algumas
propostas de regeneradores so apresentadas na seo a seguir.

1.2 Estudo Bibliogrfico

Na literatura, encontram-se alguns exemplos de recicladores de energia. Em ambos
os recicladores pesquisados, a partir de uma tenso fixa e estabilizada, consegue-se atravs
de um circuito com o controle da corrente por valores mdios instantneos e de um
inversor, devolver energia rede eltrica com baixo contedo harmnico e elevado fator de
potncia.

6
Em [03] proposta uma alternativa para devolver energia rede eltrica a partir de
fontes de alimentao de corrente contnua utilizando trs etapas de converso de energia,
mostrada atravs do diagrama de blocos da Figura 1.2:

Fontes CC em srie Conversor Boost
Conversor
Buck
Inversor de
Corrente
Rede Eltrica

Figura 1.2 Diagrama de Blocos do regenerador de energia proposto em [03].

Primeiramente, a tenso proveniente das fontes de alimentao de corrente contnua
elevada atravs do conversor elevador (Boost), de forma que essa tenso tenha um valor
superior ao valor de pico da tenso da rede, de 311V. Depois, utiliza-se o conversor Buck,
controlado de modo que em sua sada haja uma corrente senoidal retificada em 120Hz,
com baixo contedo harmnico. Finalmente, utilizado um inversor de corrente com o
objetivo de se obter na sada uma corrente senoidal em 60Hz, com reduzido contedo
harmnico e elevado fator de potncia. Percebe-se que so utilizados trs estgios de
converso de energia, iniciando-se do conversor Boost na sada das fontes de alimentao.
Alm disso, em [02] proposta uma outra estrutura para regenerar energia a partir
de uma UPS sincronizada:

UPS Sincronizada Filtro de Entrada Retificador
Conversor Buck-
Boost
Inversor de
Corrente
Filtro de Sada Rede Eltrica

Figura 1.3 - Diagrama de blocos do regenerador proposto em [02] para UPS
sincronizada.

Neste circuito, a energia proveniente da rede eltrica alimenta a UPS, que tem sua
energia reaproveitada inicialmente atravs do conversor Buck-Boost, que utiliza a tcnica

7
de controle da corrente por valores mdios instantneos. Na sada desse conversor, tem-se
uma corrente retificada em 120Hz, que alimenta o inversor de corrente, que devolve rede
eltrica uma corrente em fase com a tenso e com elevado fator de potncia. Verifica-se
que a estratgia de controle utilizada a mesma utilizada para devolver energia do teste
das fontes de alimentao de corrente contnua.
Com o objetivo de entregar energia rede eltrica a partir de painis fotovoltaicos,
[10] utilizou a mesma estratgia de controle para fornecer energia rede eltrica. A Figura
1.4 apresenta o diagrama de blocos desse sistema.

Painis Fotovoltaicos Conversor Push-Pull
Conversor
Buck
Inversor de
Corrente
Rede Eltrica

Figura 1.4 Diagrama de blocos do sistema de co-gerao proposto em [10].

O conversor Push-Pull utilizado na entrada isola e aumenta a tenso vinda dos
painis fotovoltaicos. Conforme o circuito da Figura 1.4, o conversor Buck e o inversor
operam de modo a fornecer rede eltrica uma corrente com elevado fator de potncia.
A maioria das tcnicas estudadas so eficientes ao fornecer rede eltrica uma
corrente em fase com a tenso e com reduzido contedo harmnico. Alm disso, so
utilizados trs estgios de converso de energia para obter esse resultado. Em [11],
Demonti utilizou dois estgios de converso de energia para fornecer energia rede
eltrica a partir de painis fotovoltaicos. Neste trabalho, utiliza-se um circuito com dois
estgios de processamento de energia, procurando-se obter maior confiabilidade e
simplicidade do sistema.
Atravs da reviso dos trabalhos existentes nessa rea, percebe-se que um assunto
pouco estudado e que tende a crescer mais, pois as vantagens dessa tcnica para a indstria
so muito grandes. Como j foi dito anteriormente, a utilizao do regenerador de energia
diminui no somente o gasto com a energia eltrica consumida durante o teste, mas
tambm elimina a necessidade da utilizao dos bancos de resistores, que ocupam muito
espao fsico, alm de reduzir o consumo de energia com a ventilao do ambiente e

8
reduzir o pico de demanda de energia. Resumindo, h uma reduo considervel do espao
fsico utilizado, do consumo de energia com o teste e com a ventilao do ambiente, e uma
possibilidade da indstria pagar menores tarifas de energia com picos de demanda de
energia bem inferiores.
Os trabalhos existentes nesta rea tratam da regenerao da energia realizada nos
testes de UPS sincronizadas e no sincronizadas, fontes de alimentao de corrente
contnua, baterias e controle de velocidade de motores de corrente alternada. No h
registro sobre equipamentos testados para regenerar energia do teste de burn-in de reatores
eletrnicos na literatura pesquisada. Alm disso, com o aumento da utilizao de
equipamentos que agregam tcnicas de eletrnica de potncia, cada vez mais equipamentos
devero realizar este teste antes de serem comercializados.
Um esquema do circuito de potncia do regenerador de energia proposto
apresentado na Figura 1.5. O estgio de entrada controla o fluxo de potncia do reator
eletrnico para o regenerador de energia, ou seja, este circuito necessrio para drenar a
potncia nominal do reator. Para que se consiga drenar a potncia desejada, o interruptor
de entrada S
IN
controlado em malha aberta, possuindo freqncia e razo cclica
constantes. Por outro lado, o inversor na sada do regenerador possui duas malhas de
realimentao, uma externa que controla a tenso de entrada do inversor (tenso no
capacitor C
B
) e outra interna que controla a corrente de sada por valores mdios
instantneos. Com o uso dessa tcnica de controle do inversor, os interruptores do inversor
so controlados em alta freqncia, com freqncia constante e razo cclica variando a
cada perodo de comutao, para que na sada se tenha uma corrente com baixa taxa de
distoro harmnica. Alm disso, o uso desta tcnica de controle do inversor permite que o
regenerador possua um elevado fator de potncia.

Rede
De L
Drl
Reator Eletrnico
C
B
S
1
S
2
S
3
S
4
D
1
D
2
D
3
D
4
L
o
S
IN
C
o
Dr
1
Dr
2
Dr
3
Dr
4

Figura 1.5 Circuito de potncia do regenerador proposto.

9
1.3 O Reator Eletrnico

Inicialmente, antes de ser realizada uma anlise mais detalhada no regenerador de
energia, necessrio o entendimento do funcionamento do reator eletrnico. Dentre os
diversos modelos existentes no mercado, este projeto baseado no reator eletrnico para
lmpadas de vapor de sdio de 250W estudado e projetado em [07]. O conhecimento do
funcionamento do reator utilizado feito atravs de clculo, simulao numrica e
experimentao prtica do reator escolhido.
O reator eletrnico escolhido constitudo de: conversor CA-CC, inversor, circuito
de ignio e a fonte auxiliar. Neste trabalho, o modo como funciona o circuito de entrada
do reator, ou seja, o filtro de entrada e seu circuito de correo do fator de potncia da
corrente de entrada no so importantes, pois no influem no funcionamento do
regenerador de energia. Por esse motivo, este estudo se baseia somente no circuito do
inversor, que fornece a corrente e a tenso necessrias para o funcionamento da lmpada.
A Figura 1.6 apresenta o esquema simplificado do inversor na sada do reator
eletrnico proposto em [07]. Onde L
Ballast
representa a indutncia em srie com a lmpada e
R a resistncia da lmpada. Como a freqncia de comutao (27kHz) muito superior a
freqncia da rede eltrica, o modelo resistivo para a lmpada pode ser considerado como
vlido [08].

Db2
Vc1
C2
Sb2
Db1 C1
Sb1
Vc2
Vcc
A B
R L
Ballast

Figura 1.6 - Inversor utilizado no reator eletrnico.

O inversor utilizado, como se pode ver na Figura 1.6, um meia ponte com dois
interruptores (IGBTs), que so comandados a conduzir complementarmente com razo
cclica igual a 0,5. O circuito do inversor possui quatro etapas de operao, abaixo
descritas:

10
0
t t
1
):

Nesta etapa, o interruptor Sb
1
conduz a corrente de carga (i
Lamp
). A corrente evolui
de forma exponencial de zero at o seu valor mximo. A tenso na carga igual metade
da tenso do barramento, conforme mostra a Figura 1.7:

-
+
Vcc/2
Db1
Db2
Lmpada
Sb1
Sb2
Vcc/2
+
-
i
Lamp
L
Ballast

Figura 1.7 Primeira etapa de operao.

1
t t
2
):

Esta etapa iniciada quando o interruptor Sb
1
comandado a bloquear. Quando
isso ocorre, o diodo Db
2
entra em conduo, conduzindo a corrente de carga. A corrente de
carga diminui exponencialmente do seu valor mximo at zero, final desta etapa. A tenso
na carga nesta etapa igual a metade do valor do barramento, porm negativa. Durante
esta etapa, o interruptor Sb
2
comandado a conduzir sob tenso e corrente nulas.

-
+
Vcc/2
Db1
Db2
Lmpada
Sb1
Sb2
Vcc/2
+
-
i
Lamp
L
Ballast

Figura 1.8 Segunda etapa de operao.

11
2
t t
3
):

Quando a corrente i
Lamp
passa por zero, o interruptor Sb
2
entra em conduo,
invertendo-se a polaridade da corrente na carga. Esta etapa ocorre de forma anloga a
primeira etapa de operao.

3
t t
4
):

Esta etapa ocorre de forma anloga a segunda etapa de funcionamento. Ela se inicia
quando o interruptor Sb
2
comandado a bloquear. O diodo Db
1
entra em conduo e
conduz a corrente da carga. Do mesmo modo, o interruptor Sb
1
comandado a conduzir
sob tenso e corrente nula durante esta etapa. No final dessa etapa, a primeira etapa de
operao reiniciada.

1.3.5 Anlise matemtica do inversor Meia-Ponte

Realiza-se nessa seo a anlise matemtica do circuito inversor do reator
eletrnico com o objetivo de entender seu funcionamento e traar a curva que descreve a
potncia na lmpada em funo de sua resistncia. Considerando que a lmpada pode ser
modelada como uma resistncia para altas freqncias, calcula-se a resistncia da lmpada
a partir da equao (1.2):
90, 8
33, 018
2, 75
Lampef
Lampef
V
R
I
(1.2)
A partir da equao (1.2), encontra-se para a lmpada uma resistncia de 33, 018.
Definindo-se:
Ballast
R
L
(1.3)
As equaes (1.4) e (1.5) descrevem a corrente durante o estgio de carga e
descarga do indutor respectivamente para as etapas de funcionamento descritas
anteriormente:

12
1 max
( ) I (1 )
2
t t
Vcc
i t e e
R

+
(1.4)
2 max
( ) I ( 1 )
2
t t
Vcc
i t e e
R

+ +
(1.5)
Resolvendo as equaes (1.4) e (1.5), chega-se a equao que descreve o valor
mximo da corrente no indutor:
2
max
2
(1 )
I
2
(1 )
SR
SR
T
T
e Vcc
R
e
+
(1.6)
O tempo de conduo dos interruptores e dos diodos podem ser obtidos pelas
equaes (1.7) e (1.8) respectivamente:
1
ln ln Im
2 2 2
SR
SR
T Vcc Vcc
t ax
R R
1 _ _ _
+
1

, , , ]
(1.7)
1
ln ln Im
2 2
DR
Vcc Vcc
t ax
R R
_ _ _
+

, , ,
(1.8)

1.3.6 Resultados de simulao

Atravs do conhecimento prvio do funcionamento do reator eletrnico, pode-se
verificar seu funcionamento atravs de simulao numrica. Na simulao foi utilizado
somente o circuito de sada do reator eletrnico, conforme analisado e detalhado
anteriormente. As especificaes do reator utilizadas em simulao, retiradas de [07], so
as seguintes:
: 200
: 37
: 286
: 90, 8
: 2, 75
Ballast
SR
ABpp
Lampef
Lampef
L H
T s
V V
V V
I A

Onde:

L
Ballast
: Indutor Ballast;

13
T
SR
: Perodo de comutao dos interruptores;
V
ABpp
: Tenso V
AB
no inversor de pico a pico;
V
Lampef
: Tenso eficaz na lmpada;
I
Lampef
: Corrente eficaz na lmpada.

A Figura 1.9 apresenta a forma de onda da corrente na lmpada. A corrente da
figura em questo muito semelhante a corrente que se observa na lmpada de vapor de
sdio em funcionamento, comprovando que o modelo resistivo vlido.

2.8380ms 2.8810ms 2.9240ms
0A
-4.10A
3.96A

Figura 1.9 Corrente na lmpada.

A Figura 1.10 apresenta a forma de onda da tenso V
AB
do inversor. Verifica-se que
esta tenso varia em torno de t 140V.

440us 480us 520us 560us 594us
-100V
0V
100V
-160V
161V

Figura 1.10 - Tenso V
AB
.

Do mesmo modo, foi feita uma anlise das equaes deduzidas anteriormente com
os valores utilizados no projeto do reator, que resultou nos grficos das Figura 1.11 e

14
Figura 1.12. A Figura 1.11 mostra a variao da potncia na lmpada em funo da tenso
eficaz sobre ela. Verifica-se que o projeto do reator eletrnico foi feito de modo que se
obtivesse a potncia nominal no ponto de operao do reator.

60 66.2 72.5 78.7 85 91.2 97.5 103.7 110
180
190
200
210
220
230
240
250
260
Potncia [ W ]
Tenso [ V ]

Figura 1.11 Potncia de sada em funo da tenso.

A Figura 1.12 apresenta a potncia de sada em funo da resistncia da lmpada.
Verifica-se que a potncia mxima de 250,6W para uma resistncia de 34. Esta figura
importante para o projeto de um reator eletrnico, pois com o envelhecimento da lmpada,
ocorre uma alterao no valor de sua resistncia, resultando na reduo da potncia
entregue lmpada. O regenerador de energia proposto emula uma resistncia constante,
ou seja, mantm a potncia constante na sada do reator eletrnico.

0
10 20 30 40 50 60 70 80
40
95
150
205
260
Potncia [ W ]
250,6W
Resistncia [ ]

Figura 1.12 Potncia de sada em funo de R.

15
1.3.7 Resultado experimental

Para verificar melhor o funcionamento do reator eletrnico, seu comportamento foi
analisado em laboratrio. Verificou-se que o reator funciona conforme estudado neste
captulo.
A Figura 1.13 apresenta a corrente medida na lmpada de vapor de sdio de alta
presso. A forma de onda semelhante Figura 1.9, comprovando a validade das equaes
obtidas e das simulaes realizadas.

Ch2 2.00 A M 10.0us Ch2 4.40 A
5.00MS/s Sample Trig
2

Figura 1.13 Corrente na Lmpada.

1.4 Concluso

Neste captulo, foi analisada a necessidade da reduo dos custos na produo dos
reatores eletrnicos existentes no mercado. Com isso, prope-se a regenerao da energia
desperdiada durante o teste de burn-in desses reatores eletrnicos. Os estudos mostram
que as experincias na rea de regenerao de energia so bem sucedidas, porm pouco
estudadas e utilizadas. Alm disso, as vantagens da utilizao desse tipo de equipamento
justificam o investimento inicial no projeto do regenerador de energia.
Foi feito o estudo analtico e de simulao de um reator eletrnico para lmpadas de

16
vapor de sdio com o objetivo de entender seu princpio de funcionamento e buscar a
melhor alternativa para realizar o teste de burn-in desses reatores. Para finalizar, analisou-
se o comportamento do reator em laboratrio, comprovando os estudos tericos e de
simulao realizados previamente.

17
CAPTULO II
ESTGIO DE ENTRADA DO

2.1 Introduo

A sada do reator eletrnico estudado neste trabalho fornece uma tenso com
formato semelhante a um retngulo, com picos de t 140V, conforme pode ser observado
nas simulaes do captulo anterior. Para poder realizar a regenerao da energia
proveniente do teste de burn-in dos reatores eletrnicos, necessrio, primeiramente,
retificar a forma de onda da tenso presente na lmpada para obter um barramento de
tenso contnua. A partir desse barramento de tenso, pode-se utilizar um conversor CC-
CA com uma estratgia de controle adequada para obter na sada uma corrente com baixa
distoro harmnica e um sistema com elevado fator de potncia.
Neste captulo apresentada uma anlise matemtica e de simulao do
comportamento da tenso, corrente e potncia drenada do reator eletrnico atravs de um
circuito com retificao de onda completa da tenso de sada do reator com um filtro
capacitivo em sua sada. Verifica-se que esse circuito no consegue drenar do reator sua
potncia nominal. Alm disso, analisa-se um circuito proposto para drenar do reator a
potncia desejada, viabilizando a utilizao do regenerador de energia.

2.2 Retificao Simples da Tenso de Entrada

A retificao da tenso vinda do reator eletrnico pode ser feita de forma simples
utilizando um retificador de onda completa com filtro capacitivo. Entretanto, verifica-se
que a utilizao desse circuito inviabiliza o projeto do regenerador de energia. Isto ocorre
porque a retificao comumente utilizada, com um capacitor na sada para formar um
barramento de tenso contnua, modifica muito a forma de onda da tenso e da corrente
proveniente do reator. Neste caso, a potncia mxima drenada do reator eletrnico muito
inferior a sua potncia nominal. Dessa forma, no se consegue fazer o teste do reator de

18
forma satisfatria, pois ele estaria sendo testado em uma potncia muito inferior potncia
que ele submetido quando se utiliza a lmpada.
A Figura 2.1 apresenta o circuito inversor do reator com a utilizao de uma ponte
retificadora em sua sada. Neste circuito, a ponte retificadora entrega para a sada (neste
caso uma fonte de tenso contnua) a corrente que circula pelo indutor ballast. A partir do
barramento de tenso formado na sada do retificador, pode-se determinar a corrente e a
potncia entregue pelo circuito de sada do reator eletrnico.

Db2
Vc1
C2
Db1 C1
Vc2
Vcc
A B
Sb1
Sb2
V
B
C
L
Ballast
Dr
1
Dr
2
Dr
3
Dr
4

Figura 2.1 Inversor Meia-ponte sob teste com retificao na sada.

A Figura 2.2 apresenta a forma de onda da corrente no indutor ballast, obtida em
simulao, caso seja imposto um barramento de tenso, conforme mostra a Figura 2.1.
Verifica-se que a corrente possui um formato muito diferente daquele presente na lmpada,
conforme mostrado no captulo anterior. A princpio, isso provoca uma reduo da corrente
eficaz entregue pelo reator e, conseqentemente, uma menor potncia (energia) entregue
pelo reator para a carga. Este fato fica mais evidente quando analisadas as equaes
referentes a corrente e a potncia na sada do retificador para as etapas de funcionamento
do inversor.
Para esta situao, a corrente mxima encontrada na carga obtida atravs da
equao (2.1):
( )
2 2
max
1
I
4
AB B
Ballast AB SR
V V
L V f

(2.1)

19
Onde:
f
SR
: freqncia de comutao dos interruptores do inversor;
V
AB
: tenso entre os pontos A e B do inversor;
V
B
: tenso na sada do retificador;
L
Ballast
: indutor ballast do reator.

473us 516us 559us 444us 586us
0A
-5.00A
4.97A

Figura 2.2 Corrente no indutor ballast.

As equaes (2.2) e (2.3) determinam o tempo de conduo dos interruptores e dos
diodos respectivamente:
( )
4
SR
S AB B
AB
T
t V V
V
+
(2.2)
( )
4
SR
D AB B
AB
T
t V V
V

(2.3)
De acordo com essas equaes, encontra-se facilmente a corrente mdia na sada do
retificador de onda completa:
( )
max
I
SR DR
SR
Io t t
T
+ (2.4)
Sabendo-se que:
B
Po V Io (2.5)
Obtm-se assim, a equao que determina a potncia em funo dos parmetros do
circuito:

20
( )
( )
2 2
4
B
AB B SR DR
Ballast AB
V
Po V V t t
L V
+

(2.6)
Com o auxlio da equao acima, verifica-se que a potncia mxima drenada do
reator eletrnico com o retificador em onda completa e filtro capacitivo na sada de
174W. Atravs da Figura 2.3, verifica-se que o valor de mxima potncia transferida pelo
reator ocorre para uma tenso de sada de 82,5V:

0 25 50 75 100 125 150
0
33.33
66.67
100
133.33
166.67
200
Po [ W ]
V [ V ]
B

Figura 2.3 Potncia mxima na sada em funo da tenso de sada .

Como no se consegue drenar do reator a potncia adequada para a realizao do
teste de burn-in atravs da estrutura apresentada, fundamental a elaborao de uma
alternativa para o circuito de entrada do regenerador. A seo seguinte apresenta a soluo
encontrada para drenar do reator eletrnico sua potncia nominal.

2.3 Estgio de Entrada

O circuito utilizado no estgio de entrada do regenerador de energia tem como
objetivo drenar a potncia nominal do reator eletrnico. Com isso feito, pode-se devolver
essa energia rede eltrica aps um novo estgio de processamento de energia. A Figura
2.4 apresenta a estrutura de potncia da soluo encontrada para drenar a energia
necessria do reator:

21
De L
Drl
Reator Eletrnico
V
B
L
Ballast
V
AB
Dr
1
Dr
2
Dr
3
Dr
4
C
o
S
IN

Figura 2.4 Estrutura proposta para o circuito de entrada do reciclador de energia.

No circuito da Figura 2.4, a tenso V
AB
representa a tenso retangular que o
inversor do reator eletrnico oferece a sua carga (indutor ballast mais a lmpada). O
inversor colocado desta forma para simplificar a explicao do funcionamento da
estrutura proposta, porm, sem alterar significativamente o resultado final. A carga
modelada como uma fonte de tenso para simplificar a anlise matemtica e as etapas de
funcionamento. A estrutura em questo, que para o bom funcionamento do reator deve ser
vista como uma resistncia, apresenta trs etapas de funcionamento, descritas nos itens a
seguir:

0
t t
1
)

A Figura 2.5 apresenta os componentes que conduzem a corrente do indutor ballast
(i
Lballast
):
De L
Drl
V
B
LBallast
i
L
Ballast
V
AB
Dr
1
Dr
2
Dr
3
Dr
4
C
o
S
IN

Figura 2.5 Primeira etapa de funcionamento da estrutura proposta.

Esta etapa iniciada com o interruptor S
IN
bloqueado. Nesse intervalo, ocorre a

22
transferncia de energia da entrada (sada do reator eletrnico) para o capacitor C
o
. O
capacitor se carrega com uma tenso que no seu pico mximo, pode chegar ao dobro da
tenso V
AB
do inversor. Durante esse intervalo, a corrente na sada considerada igual a
zero. Esta etapa termina quando o interruptor S
IN
comandado a conduzir.

1
t t
2
)

Esta etapa iniciada no instante em que o interruptor S
IN
comandado a conduzir.
A corrente no indutor L cresce senoidalmente at um valor mximo e depois diminui at o
momento em que a tenso no capacitor C
o
se iguala a zero. A corrente que circula no
indutor ballast nesta etapa muito pequena, sendo desconsiderada na anlise matemtica.
Esta etapa apresentada na Figura 2.6.

De L
Drl
V
B
L
i
L
Ballast
V
AB
Dr
1
Dr
2
Dr
3
Dr
4
C
o
S
IN

Figura 2.6 Segunda etapa de funcionamento da estrutura proposta.

2
t t
3
)

No instante em que a tenso no capacitor se iguala a zero, o diodo rpido em
paralelo com o capacitor C
o
passa a conduzir a corrente i
L
, evitando que essa corrente
circule pela ponte retificadora. Assim, antes que esta etapa esteja terminada e o interruptor
S
IN
bloquear, a corrente no indutor decresce linearmente at zero, ocorrendo a comutao
do interruptor sob tenso e corrente nula. Da mesma forma que na segunda etapa de
funcionamento, a corrente que circula no indutor ballast desconsiderada por ter um valor
muito pequeno. Quando o interruptor S
IN
comandado a bloquear, a primeira etapa se

23
inicia novamente. Esta etapa apresentada na Figura 2.7:

De L
Drl
V
B
L
i
L
Ballast
V
AB
Dr
1
Dr
2
Dr
3
Dr
4
C
o
S
IN

Figura 2.7 Terceira etapa de funcionamento da estrutura proposta.

A Figura 2.8 apresenta as principais formas de onda referentes ao estgio de entrada
do regenerador de energia. Percebe-se que enquanto o interruptor no comandado a
conduzir, a tenso no capacitor cresce cossenoidalmente. A corrente i
L
nesse instante
zero. No instante que o interruptor comandado a conduzir, a tenso no capacitor cai at
zero e a corrente evolui senoidalmente at o momento que a tenso no capacitor igual a
zero. Nesse momento, o diodo de roda livre conduz a corrente que decresce linearmente at
zero.

i
L
Co
V
LBallast
i
Comando S
IN

Figura 2.8 Formas de onda do estgio de entrada do regenerador.

Alm disso, verifica-se uma alterao na forma de onda da corrente no reator

24
eletrnico que, no entanto, no altera seu funcionamento. Esta corrente permanece em zero
durante um curto intervalo de tempo quando a tenso no capacitor permanece em seu valor
mximo. Dependendo do projeto, essa corrente se aproxima mais da corrente apresentada
no captulo anterior, devido aos menores valores de pico da tenso no capacitor e da
corrente no indutor.

2.3.4 Metodologia de clculo do capacitor C
o
:

No instante em que o interruptor S
IN
bloqueado, tem-se o seguinte circuito
equivalente:
L
Ballast
V
AB
C
o

Figura 2.9 Circuito equivalente para a primeira etapa.

A partir da Figura 2.9, pode-se obter as equaes que descrevem o funcionamento
do circuito durante a primeira etapa de funcionamento:
( )
0
AB Ballast CO
di t
V L V
dt
+ + (2.7)
( ) 1
( )
CO
O L
Ballast
dV t
C V t dt
dt L

(2.8)
Logo, a partir das equaes (2.7) e (2.8) tm-se que:
2
( )
CO
AB Ballast O CO
d V t
V L C V
dt
+ (2.9)
Desenvolvendo a equao matemtica acima utilizando a transformada de Laplace,
pode-se encontrar uma equao que descreve o comportamento da tenso sobre o capacitor
C
o
no domnio da freqncia e depois utilizar a transformada inversa de Laplace para obter
o comportamento da tenso sobre o capacitor no tempo para a primeira etapa de
funcionamento. Atravs da equao (2.10), sabe-se que a tenso no capacitor pode variar
entre zero e o dobro da tenso V
AB
do reator eletrnico, dependendo do projeto.

25
1
( ) cos
CO AB AB
Ballast O
V t V V t
L C
_

,
(2.10)
Para simplificar a equao (2.10), convencionou-se que:
1
1
Ballast O
L C

(2.11)
Assim, a equao (2.10) fica:
( ) ( )
1
( ) 1 s
CO AB
V t V co t (2.12)
Como o objetivo dessas dedues encontrar uma equao para a determinao do
capacitor a ser utilizado, isola-se o capacitor na equao (2.10), obtendo-se a equao
(2.13):
( )
2
2
1
arccos
S
O
Ballast
AB CO
AB
T t
C
L
V V
V

_ _

, ,
(2.13)
Onde T o perodo, ts o tempo de conduo do interruptor e V
CO
a tenso de
pico no capacitor C
o
. Este clculo do capacitor pode ser utilizado para determinar a tenso
de pico no capacitor C
o
ou o tempo de conduo do interruptor.
Neste projeto, deseja-se uma potncia de sada de 250W no reator eletrnico. Por
isso, projeta-se o capacitor a partir da potncia desejada na entrada do circuito. Isto pode
ser feito como se segue:
t P E (2.14)
Sabendo-se ainda que:
2
1
2
O CO
E C V (2.15)
Substituindo a equao (2.15) na equao (2.14), chega-se seguinte equao:
2
1
2
O CO SR
P C V f (2.16)
Como a freqncia aps o retificador de entrada o dobro da freqncia do reator
eletrnico, chega-se equao para o clculo do capacitor:

26
2 O
CO
P
C
V f
(2.17)
Onde f representa a freqncia de comutao do estgio de entrada do regenerador.
Um projeto adequado para esse capacitor pode ser feito atravs da utilizao das
equaes (2.13) e (2.17). A partir delas, pode-se determinar a potncia envolvida no
circuito de entrada, o tempo de conduo dos interruptores e a tenso mxima permitida no
capacitor. Com o uso dessa equao, pode-se drenar a potncia nominal ou at mesmo uma
potncia bem superior a esta, caso houvesse necessidade.

2.3.5 Metodologia de clculo do indutor L:

Para a anlise da corrente no indutor de sada do circuito, foi utilizado o circuito da
Figura 2.10. Para simplificar o clculo da corrente, considera-se a tenso de sada como
sendo constante, sem comprometer o resultado. O circuito LC
o
representa a carga da tenso
V
B
na anlise que segue:
L + -
+
-
V
B
C
o

Figura 2.10 Circuito equivalente para a segunda etapa.

Atravs da Figura 2.10, pode-se obter a seguinte equao que descreve a tenso de
sada em funo da corrente na sada do circuito:
( ) 1
( )
B
O
di t
V L i t dt
dt C
+
(2.18)
Manipulando-se matematicamente a equao (2.18), encontra-se a equao da
corrente na carga em funo do tempo, para a segunda etapa de funcionamento:
( )
2
1
( ) sen
CO B O
L
O
V V L C
i t t
L L C
_

,
(2.19)
Alm disso, necessrio calcular a tenso no capacitor para esta etapa. Para isso,

27
recorre-se novamente a Figura 2.10 para obter a equao (2.20):
2
1
( ) ( )
O
Vc t i t dt
C

(2.20)
Convencionando-se que:
2
1
O
L C

(2.21)
Substituindo a equao (2.19) e (2.21) na equao (2.20), obtm-se:
( )
2 2
0
( ) 1
( ) sen
t
CO B O
O
V V L C
Vc t t dt
C L

(2.22)
Por fim, a equao (2.23) representa a tenso no capacitor durante a segunda etapa
de funcionamento do circuito proposto:
( )
2 2
( ) ( ) cos
CO B CO
Vc t V V t V + (2.23)
Esta etapa termina quando a tenso no capacitor se iguala a zero. A equao (2.24)
apresenta o instante de tempo em que a segunda etapa de funcionamento termina.
2
arccos
B
O
B CO
V
t L C
V V
_

,
(2.24)
Durante a terceira etapa de funcionamento, tm-se o circuito equivalente da Figura
2.11 para o circuito de entrada do regenerador de energia:

L
V
B

Figura 2.11 Circuito equivalente para a terceira etapa.

Da Figura 2.11, sabe-se que:
( )
B
di t
L V
dt
(2.25)
A partir da equao (2.25), pode-se obter a corrente na sada do circuito para a
terceira etapa de funcionamento:

28
3
0
1
( ) ( ) (0)
t
L B L
i t V t dt I
L
+
(2.26)
A corrente inicial para a terceira etapa pode ser obtida atravs das equaes (2.19) e
(2.24):
( )
( )
3 2 2
(0) sen
CO B O
L
V V L C
i t
L

(2.27)
Com isso, pode-se obter a corrente em funo do tempo para a terceira etapa de
funcionamento:
3 3
( ) (0)
B
L L
V
i t I t
L
(2.28)
Sabe-se que no final da terceira etapa a corrente no indutor deve ser zero. Assim,
atravs da equao (2.29), pode-se encontrar um valor para o indutor que garanta que a
corrente chegue a zero antes que o interruptor bloqueie:
2 2
( )
(0)
B S
L
V t t
L
I

(2.29)
As equaes deduzidas nesta seo no levam em considerao o instante de tempo
em que o interruptor do estgio de entrada entra em conduo, devido a complexidade do
equacionamento. Verifica-se que ocorre uma variao da potncia drenada do reator com a
alterao do instante de tempo que o interruptor entra em conduo.
A Figura 2.12 mostra o intervalo de tempo em que o interruptor pode ser
comandado a conduzir. Dependendo desse instante, mesmo com razo cclica D igual para
os trs pulsos mostrados, a potncia obtida na sada do reator diferente. Isto ocorre
porque a tenso V
AB
no mais a mesma obtida com uma carga resistiva, variando dentro
do perodo de funcionamento do reator.
No projeto do regenerador, traado uma curva da variao da potncia em funo
do instante de tempo em que o interruptor entra em conduo, obtida por simulao.
Obedecendo a esse critrio, as equaes anteriormente obtidas descrevem o
comportamento das grandezas do circuito conforme o esperado.

29
T
reator
D
D
D

Figura 2.12 Possveis instantes de entrada em conduo do interruptor.

2.4 Metodologia de Projeto do Estgio de Entrada

2.4.1 Projeto do capacitor C
o

O primeiro passo para projetar o estgio de entrada, calcular o valor do capacitor de
entrada do circuito que garanta que se tenha 250W na sada do reator eletrnico.
Atravs da equao (2.17), abaixo reescrita, pode-se traar um grfico que auxilia na
escolha do valor do capacitor C
o
, de acordo com a potncia desejada na sada do reator:
2 O
CO
P
C
V f
(2.30)
Para exemplificar melhor, traado um grfico da capacitncia pela potncia para
diversos valores da tenso de pico sobre o capacitor. Alm disso, leva-se em considerao
que a freqncia de comutao do interruptor de 54kHz, o dobro da freqncia de
comutao do reator escolhido para o teste.
Atravs da Figura 2.13, escolhe-se um valor para a tenso de pico no capacitor e
sua capacitncia.

30
150 175 200 225 250 275 300
5
.
10
8
8.33
.
10
8
1.17
.
10
7
1.5
.
10
7
1.83
.
10
7
2.17
.
10
7
2.5
.
10
7
Co(280V) [ F ]
Co(260V) [ F ]
Co(230V) [ F ]
Po [ W ]
Co [ F ]

Figura 2.13 Capacitor C
o
em funo da tenso no capacitor e da potncia desejada.

Agora, precisa-se determinar o tempo de conduo do interruptor do circuito e a
tenso de pico sobre o capacitor de entrada. Para a escolha desses valores, utiliza-se da
equao (2.13), abaixo reescrita por convenincia:
( )
2
2
1
arccos
S
O
Ballast
AB CO
AB
T t
C
L
V V
V

_ _

, ,
(2.31)
Faz-se um grfico da capacitncia versus tenso de pico no capacitor, variando-se o
tempo de conduo do interruptor. Dessa forma, atribuindo um valor para a tenso de pico
no capacitor e sabendo o valor do capacitor, retirado do grfico da Figura 2.13, pode-se
determinar o tempo de conduo do interruptor.
A Figura 2.14 apresenta o grfico feito a partir da equao (2.31). Atravs deste,
pode-se determinar um valor adequado para o tempo de conduo do interruptor pela
tenso de pico no capacitor.
Aps obter o valor do tempo de conduo do interruptor, volta-se ao grfico da
Figura 2.13 e varia-se o valor da capacitncia e da tenso de pico para verificar o tempo de
conduo novamente. Faz-se isso at obter o maior tempo de conduo possvel, ou seja,
maior razo cclica D. Quanto menor a razo cclica, menor o indutor e,
conseqentemente, as correntes de pico e eficazes que os semicondutores conduzem so
maiores. Por isso, importante que se tenha o maior tempo de conduo dos interruptores
possvel para que a corrente que circula pelos interruptores seja menor.

31
100 130 160 190 220 250 280
0
1.67
.
10
7
3.33
.
10
7
5
.
10
7
6.67
.
10
7
8.33
.
10
7
1
.
10
6
15.5 10 [ s ]
6
16 10 [ s ]
6
Co [ F ]
16.5 10 [ s ]
6
V [ V ]
CO

o
em funo da tenso no capacitor
e do tempo de conduo de S
IN
.

2.4.2 Projeto do indutor

Aps ter escolhido o capacitor e o tempo de conduo do interruptor, pode-se
determinar o indutor do circuito. A Figura 2.15 apresenta o exemplo de um grfico da
corrente nos interruptores em funo do tempo de conduo e do valor da indutncia de
sada do estgio de entrada.

0 5
.
10
7
1
.
10
6
1.5
.
10
6
2
.
10
6
2.5
.
10
6
3
.
10
6
20
-6.67
6.67
20
33.33
46.67
60
Ip [ A ]
a
t [ s ]
0
L = [ H ] 1,8
.
10
6
1
L = [ H ] 3,0
.
10
6
2
L
2
L
1

Figura 2.15 Corrente no indutor L.

32
O indutor projetado a partir das equaes que definem a corrente nos
semicondutores de sada do circuito. Para que no se tenha elevados picos de tenso nesses
semicondutores, necessrio que a corrente que eles conduzem se anulem antes que
termine a terceira etapa de funcionamento. As equaes (2.19) e (2.26) definem a corrente
nas segunda e terceira etapas respectivamente. Delas, pode-se traar o grfico das correntes
em funo do valor da indutncia, conforme apresentado na Figura 2.15. Com isso,
escolhe-se um indutor no qual a corrente se anule antes que o interruptor seja comandado a
bloquear.
Depois da escolha do indutor adequado, pode-se simular o circuito do estgio de
entrada e obter uma curva da potncia absorvida do reator em funo do instante de tempo
em que o interruptor entra em conduo. A Figura 2.16 apresenta essa curva, para alguns
parmetros escolhidos a ser apresentada como exemplo. Dependendo do projeto, essa
curva tem seu formato modificado. Verifica-se que a potncia varia de um valor bem
superior potncia nominal at um valor muito baixo e depois volta a crescer, conforme se
aproxima do final do perodo de comutao.
Na prtica, o ajuste do ponto de operao pode ser feito de duas formas, ou
comandando o interruptor a entrar em conduo no instante obtido em simulao ou
variando a razo cclica do interruptor at obter a potncia desejada.

0
2
.
10
6
6
.
10
6
1
.
10
5
1.4
.
10
5
1.8
.
10
5
100
200
300
400
T [ s ]
D
Potncia [ W ]

Figura 2.16 Potncia absorvida em funo do instante de entrada em conduo.

A Figura 2.17 faz uma sntese das etapas de projeto do estgio de entrada do
regenerador de energia. Seguindo estas etapas, o projetista no encontrar dificuldades no
projeto deste estgio, obtendo na sada do reator eletrnico a potncia desejada e com um

33
bom ponto de operao do circuito de entrada. Ou seja, quando realizado um projeto no
qual se consegue obter a menor corrente possvel nos semicondutores obedecendo aos
parmetros do projeto, diz-se que foi alcanado um ponto timo de operao do circuito,
propiciando o bom funcionamento da estrutura.

Atravs da Figura 2.13, encontrar um valor para o capacitor e sua tenso de
pico que garanta a potncia desejada.
Na Figura 2.14, verificar o tempo de conduo do interruptor
obtido. Voltar a Figura 2.13 e aumentar ou diminuir V
CO
para ver
se possvel aumentar o tempo de conduo de S
IN
. Quando
conseguir o maior ts, partir para a prxima etapa
Pela Figura 2.15, encontrar o valor do indutor de
sada do circuito.
Verificar o instante de entrada em conduo na Figura 2.16.

Figura 2.17 Etapas do projeto do estgio de entrada.

2.4.3 Projeto fsico do indutor de entrada

O projeto fsico do indutor L mostrado nesta seo. O produto AeAw do ncleo
pode ser calculado pela expresso (2.32):
4
10
Lpk Lef
Max Max
L I I
AeAw
kw B J

(2.32)
Onde:
J
Max
: densidade de corrente mxima admitida;
B
Max
: densidade de fluxo magntico mximo;
kw : fator de ocupao do indutor;
Ae : rea da perna central;

pen
: profundidade de penetrao no fio condutor;
d
Max
: dimetro mximo para o condutor;

34
S
c
: rea necessria do condutor;
S
cond_e
: rea do condutor escolhido.

O nmero de espiras dado pela equao (2.33):
4
10
Lpk
Max
L I
N
B Ae
(2.33)
O entreferro da perna central do ncleo do indutor pode ser calculado pela equao
(2.34):
2
2
lg 10
o
N Ae
L

(2.34)
O entreferro das pernas laterais calculado pela equao (2.35):
lg
2
lat
l (2.35)
Depois, determina-se o dimetro mximo para o condutor atravs das equaes
(2.36) e (2.37):
7, 5
pen
f
(2.36)
2
Max pen
d (2.37)
O nmero de condutores em paralelo para a confeco do indutor pode ser
calculado pelas equaes (2.38) e (2.39):
Lef
C
Max
I
S
J
(2.38)
_
C
C
Cond e
S
N
S
(2.39)

2.4.4 Circuito de controle de largura de pulso - SG 3525

O comando do interruptor do circuito de entrada pode ser feito atravs de um
circuito integrado muito utilizado comercialmente, quando se deseja razo cclica e

35
freqncia constantes. Nota-se a necessidade de sincronizar o comando do circuito de
entrada do regenerador com o reator eletrnico, levando escolha do SG3525 ao invs do
SG3524. O sincronismo entre o estgio de entrada e o reator eletrnico necessrio para
evitar o batimento entre as freqncias, que prejudica o funcionamento do estgio de
entrada do regenerador, conforme pode ser visto no decorrer dessa seo. Alm da
vantagem da possibilidade de sincronismo do sinal de sada, o SG3525 apresenta a corrente
dos transistores de sada da ordem de 400mA, ajuste do tempo morto e freqncia do
oscilador na faixa de 100Hz a 400kHz.
Neste circuito, um sinal de sincronismo do reator eletrnico enviado ao pino 3 do
integrado. Este sinal deve ter uma largura de pulso entre 0,3s e 1s e com tenso mxima
de 2,8V. Para isso, retirada uma amostra de sinal do reator eletrnico (representado pela
tenso entre os pontos A e B da Figura 2.18), que representa a freqncia de comutao do
reator. Esse sinal passa posteriormente por um circuito comparador. O sinal proveniente do
comparador passa por um monoestvel que por sua vez controla a largura de pulso do sinal
de sincronismo. Como desvantagem da tcnica escolhida, tm-se a necessidade do uso de
um terceiro fio na sada do reator eletrnico, entre os pontos A e B do reator, para poder
realizar o sincronismo. A tenso entre os pontos C e B da Figura 2.1, que alimenta a
lmpada, no pode ser utilizada para sincronizar o reator com o regenerador porque essa
tenso oscila muito e tem vrias passagens por zero, inviabilizando a tcnica de
sincronismo utilizada. O circuito que define o sinal de sincronismo e a largura do pulso que
so entregues ao SG3525 mostrado na Figura 2.18:

Rv4
Rd1
LM311-1
7
2
3 1
8
4
+
-
V+
Rv5
Rv3
Rv6
4
11
12
16
9
6
10
5
3
14
8
1
15
13
OUTA
OUTB
4528
-15V
2
7
Ctc
Tct
Rv7
Rv8
15V
B A
Pino 3 - 3525

Figura 2.18 Circuito para sincronizao das freqncias.

36
Os sinais A e B da Figura 2.18 provm do inversor do reator eletrnico. Os
resistores R
v3
e R
v4
possuem um valor bastante elevado e entregam uma tenso de baixo
valor ao circuito comparador enquanto que os resistores R
v5
e R
v6
tem valores bem
inferiores. A utilizao desses resistores evita que seja necessria a utilizao de um
transformador isolador para receber o sinal do reator.
O LM311 faz uma comparao do sinal do reator com o zero e entrega ao integrado
4528 uma tenso de aproximadamente 15V no sentido positivo da tenso do reator e 0V no
sentido negativo da tenso.
O integrado 4528 um monoestvel que recebe o sinal do comparador e regula a
largura do pulso na sua sada conforme a variao do trimpot T
ct
e do capacitor C
tc
. Essa
largura de pulso ajustada em aproximadamente 1s.
A Figura 2.19 mostra o circuito utilizado para gerar os pulsos de comando do
interruptor, bem como seus elementos externos. Os trimpots T
1
e T
2
controlam a
freqncia e a razo cclica dos pulsos de comando respectivamente.

15V
Rt1
Sincronismo
SG3525
15
1
2
16
12 9 10
11
14
13
4
8
5
3
6
7
VIN
ERR-
ERR+
VREF
GND
COMP
SHUT
OUTA
OUTB
C
OSC
START
CT
SYNC
RT
DIS
T2
15V
Vg
T1
Ct
Cc1
Rc2
15V
Circuito de Partida

Figura 2.19 Elementos externos ao 3525.

A freqncia de comutao pode ser calculada a partir da seguinte equao:
1 1
1
0, 7 ( )
f
Ct Rt T
+
(2.40)
Como a freqncia de comutao do estgio de entrada do regenerador de energia
o dobro da freqncia de comutao do reator eletrnico, o circuito de sincronismo oferece

37
um pulso com a metade da freqncia do estgio de entrada do regenerador. Na prtica,
isso implica numa dificuldade maior de sincronizar os pulsos e na ocorrncia de batimento
entre as freqncias, ou seja, a tenso do capacitor de entrada e a corrente do reator
oscilam numa freqncia que varia conforme a diferena entre as duas freqncias de
comutao.
A Figura 2.20 apresenta um exemplo do que ocorre no circuito na falta do
sincronismo. O capacitor de entrada no consegue se carregar em todo intervalo de tempo,
ocorrendo uma modulao numa freqncia diferente da freqncia de comutao. Neste
caso, ele deveria se carregar at 280V durante todo o intervalo de tempo. Isso provoca um
aumento das perdas do circuito e uma diminuio da potncia drenada do reator eletrnico.

10ms 12ms 14ms 16ms 18ms 20ms
-200V
0V
200V
400V

Figura 2.20 Tenso no capacitor de entrada do regenerador.

A Figura 2.21 apresenta uma soluo possvel para esse problema.

Dj1
Dj2
Rd2
Rd4
Cd1
2N2222
Rd3
Rd5
Dz2
Dz1
Rgi
BC337
BC327
15V
Comando Si
OUTA - SG3525
OUTB - SG3525
11
14
Tr Pulso

Figura 2.21 Driver de comando.

38
Conforme pode ser observado na Figura 2.21, so utilizados os pulsos de comando
das duas sadas do SG3525. Com isso, pode-se trabalhar com esse integrado na mesma
freqncia do circuito de sincronismo. O circuito soma os dois pulsos de comando
sincronizados para obter o dobro da freqncia da sada do SG3525 e oferece o isolamento
necessrio para comandar o interruptor.

2.4.5 Dimensionamento dos semicondutores

Nesta seo so definidas as equaes para determinar a corrente mdia, eficaz e de
pico nos semicondutores do estgio de entrada do regenerador de energia. Com isso, pode-
se escolher os semicondutores adequados para o circuito.

2.4.5.1 Corrente mdia no interruptor e no diodo de sada

A corrente mdia na sada do circuito definida por:
( )
0
1
T
Lmed L
I i t dt
T

(2.41)
Substituindo a corrente no indutor da equao (2.41) pelas equaes (2.19) e (2.28),
chega-se a equao para o clculo da corrente mdia nos semicondutores:
( )
( ) ( ) ( )
2 2 2 2
0 0
1
sen sen
T T
CO B O
B
Lmed Co Co
V V L C
V
I t dt t t t dt
T L L

1
+
1
]

(2.42)

2.4.5.2 Corrente eficaz no interruptor e no diodo de sada

A corrente eficaz na sada do estgio de entrada pode ser calculada pela equao
(2.43):
( ) ( )
2
0
1
T
Lef L
I i t dt
T

(2.43)
Substituindo a corrente no indutor da equao (2.43) pelas equaes (2.19) e (2.28),

39
chega-se a equao para o clculo da corrente eficaz nos semicondutores:
( )
( ) ( ) ( )
2
2
2 2 2 2
0
1
T
CO B O
B
Lef Co Co
V V L C
V
I sen t sen t t t dt
T L L

_

1
+
1

]
,

(2.44)

2.4.5.3 Corrente de pico nos semicondutores

A corrente de pico nos semicondutores pode ser obtida atravs da equao (2.19),
abaixo reescrita:
( )
2 2
1
( ) sen
CO B O
L
O
V V L C
i t t
L L C
_

,
(2.45)
O mximo valor da corrente ocorre quando:
2
2
O
t L C
(2.46)
Assim, o valor de pico da corrente nos semicondutores :
( )
CO B O
Lpk
V V L C
i
L

(2.47)

2.4.6 Perdas nos semicondutores

O clculo das perdas nos semicondutores importante para definir o dissipador a
ser utilizado nestes componentes. Esta seo apresenta as equaes que definem as perdas
nos componentes do estgio de entrada do regenerador de energia.

2.4.6.1 Interruptor de entrada

Considerando-se que o interruptor de entrada opera com comutao suave, sem
perdas em comutao, ele possui somente perdas em conduo. A equao (2.48) define as
perdas de conduo do interruptor:

40
2
_ Cond in DSonnorm DSon Lef
P R R I (2.48)
Onde:
R
Dsonnorm
: Resistncia normalizada para 100
o
C;
R
Dson
: Resistncia em conduo do Mosfet;
I
Lef
: Corrente eficaz no interruptor.
2.4.6.2 Diodo srie

Da mesma forma, a equao (2.49) define as perdas em conduo no diodo em srie
com o interruptor:
_ Cond d Lmed
P Von I (2.49)
Onde:
Von : Tenso em conduo do diodo;
I
Lmed
: Corrente mdia na sada.

2.4.6.3 Diodo de roda livre

Como o diodo cessa de conduzir com corrente e tenso igual a zero, ele apresenta
apenas perdas em conduo, conforme a equao (2.50):
_ Cond drl Drlmed
P Von I (2.50)
Onde I
Drlmed
representa a corrente mdia no diodo de roda livre.
A perda total existente no estgio de entrada do regenerador de energia pode ser
calculada pela equao (2.51):
_ _ _ _ Test in Cond in Cond d Cond drl
P P P P + + (2.51)

2.5 Concluso

Neste captulo exposta a necessidade de um circuito de entrada para drenar a
potncia nominal do reator eletrnico, pois a retificao simples com sada em tenso no
o consegue, conforme comprovado neste captulo. proposta uma estrutura para o estgio

41
de entrada do regenerador de energia capaz de drenar do reator eletrnico sua potncia
nominal sem comprometer o funcionamento do reator.
Conforme apresentado neste captulo, a estrutura proposta para o estgio de entrada
funciona sincronizada com o reator eletrnico, o que exige a utilizao de um terceiro fio
na sada do reator para poder ser feita a sincronizao. Verifica-se que o dimensionamento
correto do estgio de entrada propicia o bom funcionamento do reator eletrnico,
emulando com relativa preciso uma carga resistiva. Alm disso, so elaboradas a
metodologia de projeto dos elementos do circuito e a anlise dos esforos nos
semicondutores.

42
CAPTULO III
PROJETO DO ESTGIO DE POTNCIA DO INVERSOR

3.1 Introduo

Este captulo apresenta a etapa de converso de energia do estgio de entrada do
regenerador para a rede eltrica. Dentre as topologias estudadas, a que se mostrou mais
adequada a do inversor Full Bridge (ponte completa) operando em alta freqncia. Este
conversor apresenta alto desempenho, confiabilidade e bastante conhecido da
comunidade cientfica.
Como se deseja obter uma corrente em fase com a tenso de sada e com elevado
fator de potncia, optou-se por fazer o controle da corrente de sada por valores mdios
instantneos baseado no circuito integrado UC3854. Esta tcnica bastante utilizada em
pr-reguladores de alto fator de potncia por oferecer uma corrente com baixa distoro
harmnica e elevado fator de potncia. Para conseguir na sada do inversor uma corrente
senoidal e em fase com a tenso, utiliza-se duas malhas de controle: da corrente de sada e
malha de controle da tenso de entrada do inversor. O inversor opera no modo de conduo
contnua da corrente de sada, operando com freqncia de comutao constante, e a razo
cclica variando a cada perodo de comutao. A anlise das malhas de controle feita no
captulo seguinte.
Neste captulo feito um estudo do inversor ponte completa, mostrando suas etapas
de operao, caractersticas do conversor para a modulao a dois nveis e a metodologia
de projeto do estgio de potncia. Alm disso, apresentado o dimensionamento dos
componentes magnticos e dos esforos nos semicondutores.
A Figura 3.1 mostra o circuito integrado utilizado para o controle do inversor para
se obter elevado fator de potncia em sua sada. Conforme pode ser observado na figura, os
interruptores so comandados em alta freqncia, entregando rede eltrica uma corrente
senoidal atravs de um transformador elevador. Para evitar um estgio de processamento
de energia a mais, feita a opo pela elevao da tenso na sada do inversor atravs do
transformador. A outra alternativa seria utilizar um conversor elevador antes do inversor,
aumentando a complexidade do projeto e diminuindo a confiabilidade do equipamento.

43
Alm de ser mais robusto, o transformador realiza a funo de isolar o equipamento todo
da rede eltrica.

220 Vef
L
o
C
B
S
3
S
1
S
2
S
4
Ci rcui t o de comando dos
Interruptores
UC3854

Figura 3.1 - Circuito de controle do Inversor Full Bridge.

3.2 Etapas de Funcionamento

O controle dos interruptores feito de modo que ocorram duas etapas de
funcionamento no semiciclo positivo e outras duas etapas no semiciclo negativo da
corrente de sada do inversor. Como o integrado escolhido para realizar o controle da
corrente de sada do inversor por valores mdios instantneos opera somente em dois
quadrantes, apenas dois interruptores operam no semiciclo positivo da tenso de sada e os
outros dois no semiciclo negativo da tenso da rede. As quatro etapas de funcionamento
so explicadas a seguir.

0
t t
1
):

Durante esta etapa de funcionamento, os interruptores S
1
e S
4
conduzem a corrente
de sada i
Lo
. A corrente i
Lo
cresce linearmente em funo da tenso no barramento e da

44
tenso da rede. A Figura 3.2 apresenta o circuito equivalente durante a primeira etapa de
funcionamento do inversor.

Lo
i
S
1
S
3
S
2
S
4
D
1
D
2
D
3 D
4
L
o
V
o C
B

Figura 3.2 - Primeira etapa de funcionamento.

1
t t
2
):

Quando os interruptores S
1
e S
4
so comandados a bloquear, os diodos D
2
e D
3

entram em conduo, conduzindo a corrente de carga. Nesta etapa ocorre o decrescimento
da corrente i
Lo
. A Figura 3.3 apresenta esta etapa de funcionamento.

Lo
i
S
1
S
3
S
2
S
4
D
1
D
2
D
3 D
4
L
o
V
o C
B

Figura 3.3 - Segunda etapa de funcionamento.

2
t t
3
):

Analogamente a primeira etapa de funcionamento, durante o semi-ciclo negativo da
corrente de carga, os interruptores S
2
e S
3
so comandados a conduzir a corrente i
Lo
,
conforme a Figura 3.4.

45
Lo
i
S
1
S
3
S
2
S
4
D
1
D
2
D
3 D
4
L
o
V
o C
B

Figura 3.4 - Terceira etapa de funcionamento.

3
t t
4
):

Quando os interruptores S
2
e S
3
so comandados a bloquear, os diodos D
1
e D
4

entram em conduo, conduzindo a corrente de carga. A Figura 3.5 mostra a quarta etapa
de funcionamento.

Lo
i
S
1
S
3
S
2
S
4
D
1
D
2
D
3 D
4
L
o
V
o C
B

Figura 3.5 - Quarta etapa de funcionamento.

3.3 Anlise Matemtica do Inversor

Nesta seo so apresentadas as principais caractersticas do inversor ponte
completa com modulao em dois nveis. apresentada tambm a metodologia de clculo
do indutor de sada.
O conversor operando em conduo contnua para um perodo de comutao,
conforme analisado anteriormente, apresenta duas etapas de funcionamento para cada
semiciclo da rede eltrica. O modelo equivalente para a primeira etapa de funcionamento

46
apresentado na Figura 3.6, onde a corrente passa pelos interruptores, ou seja, o interruptor
S est conduzindo. Para simplificar a anlise, considera-se que a tenso de entrada seja
constante.
S
V
IN
L
o
V
o
+
-

Figura 3.6 Circuito equivalente para a primeira etapa.

Pela anlise da Figura 3.6, chega-se a equao que descreve a variao da corrente
nesta etapa de funcionamento:
( )
( )
0
IN O O
dI t
V L V t
dt
+ + (3.1)
Para a segunda etapa de funcionamento, tem-se o circuito equivalente da Figura 3.7
para o inversor, onde D representa a corrente que circula pelos diodos.

D
V
IN
L
o
V
o
+
-

Figura 3.7 Circuito equivalente para a segunda etapa.

A partir da Figura 3.7, chega-se a equao (3.2):
( )
( )
0
IN O O
dI t
V L V t
dt
+ + (3.2)
Uma vez que se deseja uma tenso de entrada fixa e estabilizada, a razo cclica do
conversor, operando com freqncia de comutao constante, ir variar a cada perodo de
funcionamento.
A equao (3.3) apresenta a tenso de sada em funo da razo cclica e do tempo,

47
obtidas a partir das equaes (3.1) e (3.2):
( ) (2 ( ) 1)
O IN
V t V D t (3.3)
Como:
( ) sen( )
O P
V t Vo t (3.4)
Assim, chega-se a equao que define a razo cclica em funo do tempo:
IN
IN P
V
V t Vo
t D
2
) sen(
) (

(3.5)
Como a freqncia de comutao dos interruptores muito maior do que a
freqncia da rede eltrica, considera-se que a razo cclica varia de forma contnua. Dessa
forma, chega-se as equaes (3.6) e (3.8), que descrevem a razo cclica mxima e mnima
do comando dos interruptores. As equaes (3.7) e (3.9) definem o instante de tempo em
que elas ocorrem.
IN
IN P
V
V Vo
D
2
max (3.6)
Para
2
) 1 2 (

+ n t .... 3 , 2 , 1 , 0 n (3.7)
5 . 0 min D (3.8)
Para n t .... 3 , 2 , 1 , 0 n (3.9)
A Figura 3.8 apresenta a variao da razo cclica em funo do tempo em um
perodo da rede.
0.7
0.5
1
D t ) (
t ) (
Dmax
2

Figura 3.8 - Variao da razo cclica para um perodo da rede.

48
A ondulao de corrente pode ser obtida a partir da equao (3.1), reescrita abaixo,
levando em considerao as variveis em funo do tempo, de modo que a ondulao
possa ser obtida:
( )
sen( ) 0
( )
IN O P
S
I t
V L Vo t
D t T
+ +
(3.10)
Assim, encontra-se a ondulao de corrente no indutor em funo do tempo e das
variveis do sistema:
sen( )
( ) [ sen( )]
2
P IN
IN P
IN O S
Vo t V
I t V Vo t
V L f

+

(3.11)
Definindo-se Mi como sendo o ndice de modulao:
IN
P
V
Vo
Mi (3.12)
Chega-se a equao que descreve a ondulao de corrente no indutor:
2 2
( ) [1 sen ( )]
2
IN
O S
V
I t Mi t
L f

(3.13)
Normalizando a equao (3.13), tm-se a seguinte simplificao:
2 2
2
( ) ( ) [1 sen ( )]
O S
IN
L f
I t I t Mi t
V

(3.14)
Derivando-se esta expresso em funo de t e igualando o resultado a zero,
encontra-se os instantes em que a expresso da ondulao de corrente passa por um
mximo ou um mnimo relativo:
2
1

t (mnimo) (3.15)
0
2
t (mximo) (3.16)
A mxima ondulao da corrente ocorre em t
2
e tem seu valor definido pela
expresso (3.17):
2
IN
MAX
O S
V
I
L f

(3.17)
Verifica-se, que a ondulao mxima de corrente normalizada e o instante de tempo

49
em que ela ocorre dependem da relao entre a tenso de pico de sada e a tenso de
entrada. A Figura 3.9 exemplifica as equaes acima obtidas.

2
I
__
0
0 p/ Mi=1
0.5
1
Mi = 1
Mi = 0,9
Mi = 0,8
Mi = 0,7

Figura 3.9 - Variao da ondulao de corrente parametrizada.

A equao (3.14), (3.17) e o grfico da Figura 3.9 so muito importantes para o
projeto do indutor do filtro de sada, pois definem a ondulao mxima de corrente
apresentada na sada do inversor e os instantes de tempo em que ela ocorre, auxiliando o
projetista a determinar o valor mais adequado ao indutor, que determina a quantidade de
harmnicos de alta freqncia da corrente que devolvida para a rede eltrica.

3.4 Metodologia de Projeto do Estgio de Potncia

3.4.1 Especificaes de projeto

As principais especificaes referentes ao projeto dos componentes do inversor so
listadas abaixo:

V
IN
: tenso do barramento de entrada;
fr : freqncia da rede;
fs : freqncia de comutao do inversor;
P
o
: potncia de sada;
: rendimento esperado;

50
V
o
: tenso eficaz de sada;
Vo
PMax
: tenso de pico mxima na sada;
Vo
Pmin
: tenso de pico mnima na sada;
Vin : ondulao mxima de pico da tenso de entrada.

o

A potncia entregue rede eltrica dada por:
O
P P (3.18)
A partir da potncia, sabe-se que a corrente eficaz na sada do inversor dada pela
equao (3.19):
O
O
O
P
I
V
(3.19)
A corrente de pico no indutor pode ser calculada pela equao (3.20):
2
P O
Io I (3.20)
Dessa forma, pode-se determinar o indutor de sada pela equao (3.21):
2 Im
IN
O
V
L
fs ax

(3.21)
Onde Imax a ondulao mxima de corrente permitida no indutor e pode ser
calculada pela equao (3.22) de acordo com a ondulao desejada:
%
Im
P c
ax Io I (3.22)

3.4.3 Projeto do capacitor de entrada

De [21], sabe-se que o capacitor de entrada do inversor pode ser obtido pela
equao (3.23):
2
B
IN
P
C
fond V Vin

(3.23)

51
3.4.4 Dimensionamento fsico do indutor do filtro de sada

O projeto do indutor do filtro de sada do inversor Full Bridge feito de modo que
se obtenha a ondulao de corrente desejada na sada do inversor. Conseqentemente, essa
ondulao refletida na ondulao da corrente devolvida para a rede eltrica. Neste
projeto, optou-se por implementar um indutor magneticamente acoplado, que possui
algumas diferenas em relao ao ncleo convencionalmente utilizado. Esses indutores
possuem duas bobinas distintas enroladas no mesmo ncleo, onde atravs da correta
ligao de suas bobinas possvel obter uma indutncia total com quase o dobro da soma
das indutncias individuais.
O fluxo originado em cada indutor composto por duas parcelas, uma que
atravessa o outro indutor e outra que passa pelo ar. O fluxo total que atravessa cada indutor
composto pelo fluxo produzido pela prpria indutncia mais a parcela do fluxo produzido
pela outra indutncia. A equao que define a indutncia total, levando-se em considerao
que a indutncia de disperso seja muito pequena :
( )
1 2
2
Total
L Lm Lm + (3.24)
O indutor construdo com dois enrolamentos com o mesmo nmero de espiras
para cada enrolamento e ligados de forma que seus fluxos se somem na passagem da
corrente eltrica. O indutor deve ser ligado carga de acordo com a Figura 3.10 para que
ocorra a soma dos fluxos:

I
I
Inversor
V
n1
n2
o
o
o

Figura 3.10 Esquema de ligao do indutor.

52
Para a confeco desse indutor, so necessrios dois enrolamentos no mesmo
carretel, onde a indutncia de cada enrolamento equivale a um quarto da indutncia total
do magntico.
O produto AeAw do ncleo pode ser obtido pela expresso (3.25) :
4
10
2
O P O
Max Max
L Io I
AeAw
kw B J

(3.25)
Onde:
J
Max
: densidade de corrente mxima admitida;
B
Max
: densidade de fluxo magntico mximo;
kw : fator de ocupao do indutor;
Ae : rea da perna central;

pen
: profundidade de penetrao no fio condutor;
d
Max
: dimetro mximo para o condutor;
S
c
: rea necessria do condutor;
S
cond_e
: rea do condutor escolhido.

O nmero de espiras total que o carretel deve suportar definido pela equao
(3.26):
4
10
2
O P
enrt
Max
L Io
N
B Ae

(3.26)
O nmero de espiras para cada enrolamento pode ser determinado pela equao a
seguir:
4
10
4
O P
enr
Max
L Io
N
B Ae

(3.27)
O entreferro da perna central do ncleo do indutor pode ser calculado pela equao
(3.28):
2
2
4
lg 10
enr o
O
N Ae
L

(3.28)
O entreferro das pernas laterais calculado pela equao (3.29):

53
lg
2
lat
l (3.29)
Como este indutor est sendo utilizado na sada do circuito com uma corrente cuja
componente fundamental de freqncia de 60Hz, no h problemas quanto ao efeito
pelicular. A bitola do fio condutor pode ser calculada pela equao:
O
C
Max
I
S
J
(3.30)
calculado como se segue:
_
C
C
Cond e
S
N
S
(3.31)

3.4.5 Transformador elevador

A tenso de sada do inversor muito inferior tenso da rede eltrica, devido a
no utilizao de um estgio de elevao da tenso atravs de um conversor elevador.
Alm disso, como necessrio prover isolamento entre o regenerador de energia e a rede
eltrica por motivos de segurana, verifica-se a necessidade do uso de um transformador
para isolar e elevar a tenso de sada do inversor. Essa seo apresenta a metodologia de
projeto do transformador de sada em baixa freqncia, baseado em [14].
Como especificaes do projeto, tem-se:
V
o
: Tenso na sada do inversor;
S
o
: Potncia de sada;
n : Relao de transformao;
fr : Freqncia da rede;
Bm : Fluxo mximo para lminas de ferro silcio;
d : Densidade de corrente;
a : Largura da perna central do ncleo;
c : Comprimento do ncleo.

A Figura 3.11 apresenta o desenho do ncleo do transformador utilizado:

54
3a
a
1,5a
0,5a 0,5a
2a
0,5a
c
g

Figura 3.11 Ncleo Utilizado.

Pode-se projetar o transformador de duas formas:
Atravs da potncia desejada para o transformador, encontrar os valores de
a e c necessrios de forma a se otimizar os parmetros do transformador
como o peso e o volume;
Atribuir os valores de a e c conforme o desejado e disponibilidade das
lminas de ferro-silcio em laboratrio de forma a obter a potncia desejada.

Neste projeto utilizado a segunda opo objetivando realizar os ensaios do
prottipo em laboratrio. A escolha do ncleo do transformador deve ser feita em funo
da rea da sua seo transversal necessria circulao do fluxo mximo, sem saturao.
Assim, pode-se calcular a seo geomtrica do ncleo atravs da equao (3.32):
Sg a c (3.32)
A seo magntica do ncleo pode ser calculada como segue:
0, 9 Sm Sg (3.33)
Dessa forma, pode-se obter a potncia do transformador, que deve ser superior a
potncia que est sendo entregue rede eltrica:
2
60
7, 5
O
Sm
S
_

,
(3.34)
O nmero de espiras do primrio e do secundrio pode ser calculado de acordo com
as equaes (3.35) e (3.36):

55
8
10
4, 44
Vo
Np
Bm Sm fr

(3.35)
Ns Np n (3.36)
A escolha da seo dos condutores do primrio e do secundrio pode ser feita pelas
equaes (3.37) e (3.38):
2
10
P
P
Io
s
d

(3.37)
2
10
S
S
Io
s
d

(3.38)
A resistncia dos enrolamentos pode ser calculada como segue:
2 2
2
t
a
l a c

+ + (3.39)
P P P t
R N l (3.40)
S S S t
R N l (3.41)
Por fim, determina-se o fator de ocupao do ncleo, para verificar se os
parmetros calculados so possveis de serem implementados em laboratrio. A equao
(3.42) apresenta o fator de ocupao, que normalmente deve ser superior a 3:
2
0, 75
condS S condP P
a
Fo
A N A N
+
(3.42)
Onde:
A
condS
: rea do condutor do secundrio;
A
condP
: rea do condutor do primrio.

3.5 Esforos de Corrente nos Interruptores

Neste item so apresentados os esforos de correntes nos interruptores do inversor
Full Bridge. Para isso, so adotadas algumas simplificaes no clculo das correntes que,
no entanto, no comprometem de forma significativa o resultado obtido [13]. As
simplificaes adotadas so as seguintes:

56
Como as etapas de transferncia de energia so razoavelmente maiores do que as
etapas de comutao, desconsidera-se a comutao no clculo das correntes eficaz e
mdia nos interruptores;
utilizada uma fonte de corrente senoidal e em fase com a tenso para representar
a carga do sistema. As possveis ondulaes ou distores na forma de onda da
corrente so desprezadas.
Os interruptores so considerados como sendo ideais, bem como a tenso no
capacitor do barramento CC de entrada do inversor considerada uma fonte de
tenso ideal. Dessa forma, no h ondulao na tenso de entrada.
Alm disso, para realizar o clculo das correntes mdia e eficaz so considerados
que a corrente nos interruptores no varie durante dois perodos de comutao e a
razo cclica seja constante, como representado na Figura 3.12:

Is(t)
Ts
DTs
t

Figura 3.12 Corrente idealizada nos interruptores.

A partir da Figura 3.12 e da equao (3.5), abaixo reescrita por convenincia, pode-
se determinar as correntes mdia e eficaz nos semicondutores:
IN
IN P
V
V t Vo
t D
2
) sen(
) (

(3.43)
A corrente de pico sobre os interruptores do inversor pode ser calculada atravs da
expresso (3.20), abaixo reescrita:
2
SP P O
I Io I (3.44)
A tenso mxima sobre os interruptores do inversor ponte completa igual a tenso

57
de barramento, ou seja:
SP IN
V V (3.45)
A tenso sobre os interruptores somente ultrapassa esse valor durante o transitrio,
em que o compensador de tenso, projetado para ser lento, deixa a tenso ultrapassar esse
valor em um pequeno intervalo de tempo.
A partir das simplificaes assumidas anteriormente e da Figura 3.13, pode-se
calcular os esforos de corrente nos interruptores.

3.5.1 Clculo da corrente mdia nos semicondutores

A corrente mdia nos interruptores pode ser calculada como segue:
( ) ( )
S P
I t Io sen t (3.46)
A equao (3.46) mostra que a corrente mxima na carga evolui senoidalmente com
o tempo. Do mesmo modo, atravs da equao (3.12), sabe-se que o ndice de modulao
dado por:
IN
P
V
Vo
Mi (3.47)
Atravs da Figura 3.12, deduz-se que:
( ) ( )
Smed S
I D t I t (3.48)
Assim, substituindo-se as equaes (3.43), (3.46) e (3.47) na equao (3.48), tem-se
que:
( ) ( )
0
1 1
2 2 2
Smed P
Mi
I sen t Io sen t d t
_
+

(3.49)
Resolvendo a equao (3.49), chega-se a equao que define o valor da corrente
mdia sobre os interruptores de potncia do inversor:
1
8 2
Smed P
Mi
I Io
_
+

,
(3.50)

58

Figura 3.13 Formas de onda do comando e corrente de S
1
e corrente na carga.

3.5.2 Clculo da corrente eficaz nos semicondutores

Do mesmo modo, partindo-se da Figura 3.12, pode-se obter a corrente eficaz nos
interruptores de potncia:
( ) ( )
2 2
0
1 1
2 2 2
Sef P
Mi
I Io sen t sen t d t
_
+

(3.51)
Resolvendo a integrao acima, chega-se a equao que descreve a corrente eficaz

59
nos interruptores:
8
3 2 3
12
P
Sef
Io Mi
I
+ (3.52)

3.6 Dimensionamento do Dissipador

A escolha correta do dissipador em um projeto de eletrnica de potncia de suma
importncia. Primeiramente, como normalmente se trabalha com elevados nveis de tenso
e ou corrente, os semicondutores de potncia sofrem um aumento de temperatura elevado
que levaria o componente a destruio sem a utilizao de um dissipador adequado.
Entretanto, os dissipadores representam um aumento representativo no custo, volume e
peso do produto. Por esse motivo, deve-se encontrar um dissipador que satisfaa essas
condies sem comprometer a vida til do componente.
Devido a utilizao de uma topologia que possui dois braos, como o caso do
inversor ponte completa, e de possuir elevados nveis de corrente, optou-se pela utilizao
de IGBTs. Esses semicondutores apresentam melhores caractersticas de dv/dt do que os
Mosfets, alm de diodos ultra-rpidos, acarretando numa reduo das perdas de comutao
dos componentes.
A tcnica de controle utilizada, onde se tem uma modulao senoidal sobre os
interruptores, dificulta os clculos de perdas nos semicondutores. Segundo [17], as perdas
nos IGBTs podem ser calculadas atravs das equaes apresentadas nas sees a seguir,
que foram obtidas levando em considerao um compromisso razovel entre exatido e
complexidade. Para isso, basta conhecer os parmetros do catlogo do fabricante do IGBT.

3.6.1 Perdas em conduo

As perdas em conduo nos IGBTs do inversor podem ser calculadas atravs da
equao (3.53):
( ) ( )
2
1 1
cos
8 3 2 8
CM
Cond CEN CEO CEO CM
CN
I Mi Mi
P V V V I
I

_ _
+ + +

, ,
(3.53)

60
Onde:
V
CEN
: Tenso no IGBT em conduo;
V
CEO
: Tenso de limiar;
I
CM
: Corrente de pico no IGBT;
I
CN
: Corrente nominal do componente.

3.6.2 Perdas na entrada em conduo

A perda de comutao durante a entrada em conduo do IGBT ocorre pela
presena simultnea da corrente de coletor e tenso coletor-emissor. Com carga indutiva a
operao de comutao durante a entrada em conduo ocorre sob tenso constante de
barramento V
IN
[17]. As perdas na entrada em conduo podem ser calculadas atravs da
equao (3.54):
2
2
1 2 0,38
[ 0, 28 0, 015 +
8 3
CM CM CM
On IN rN IN rrN
CN CN CN
I I I
P V t fs V Q
I I I
1
_
1 + + +

1
,
]

0, 8
0, 05 ]
CM
CM rrN
CN
I
I t fs
I
_
+ +

,
(3.54)
Onde:
T
rN
: tempo de subida;
T
rrN
: tempo de recuperao reversa;
T
fN
: tempo de descida;
Q
rrN
: carga de recuperao reversa do diodo.

3.6.3 Perdas no bloqueio

As perdas verificadas no bloqueio do IGBT podem ser calculadas a partir da
equao (3.55):
1 1
3 24
CM
OFF IN CM fN
CN
I
P V I t fs
I
_
+

,
(3.55)

61
3.6.4 Perdas em conduo do diodo

O clculo das perdas em conduo do diodo semelhante ao do IGBT, apenas
difere em duas variveis com valores de tenso:
( ) ( )
2
_
1 1
cos
8 3 2 8
CM
Cond d FN FO FO CM
CN
I Mi Mi
P V V V I
I

_ _
+ + +

, ,
(3.56)
Onde:
V
FN
: tenso do diodo em conduo;
V
FO
: tenso de limiar do diodo;
I
FN
: Corrente nominal do diodo.

3.6.5 Perdas na comutao do diodo

As perdas de comutao do diodo ocorrem durante o bloqueio por causa da
recuperao reversa. Elas podem ser calculadas com se segue:
2
1 0,38 0,8
_ 0,28 0,015 0,05
3
CM CM CM
On IN rrNX CM rrN
FN FN FN
I I I
P d V Q I t fs
I I I
1 1
_ _
1 1 + + + +

1 1
, ,
] ]
(3.57)
As perdas totais existentes em um dos semicondutores do inversor podem ser
resumidas na seguinte equao:
_ _ _ Tot inv Cond On OFF Cond d On d
P P P P P P + + + + (3.58)

3.6.6 Dissipador

Neste projeto, utilizado apenas um dissipador para todos os semicondutores. Com
isso, tanto os IGBTs do inversor quanto os interruptores de entrada e os diodos so postos
no mesmo dissipador. Isso importante para o clculo da resistncia trmica dissipador-
ambiente. O modelo simplificado do dissipador utilizado pode ser visualizado na Figura
3.14.
Atravs da equao (3.59), pode-se calcular a resistncia trmica mxima juno-
ambiente:

62
_
( )
jMax Amb
Thja
Tot sem
T T
R
P

(3.59)
Onde:
T
Amb
: Temperatura ambiente;
T
jMax
: Temperatura mxima de juno;
P
Tot_sem
: Potncia total dissipada nos semicondutores.

Rjc Rcd Rda
Rjc Rcd
Rjc Rcd
Rjc Rcd
Rjc Rcd
Rjc Rcd
Rjc Rcd
Rjc Rcd
Ta
Td
Tc
Tc
Tc
Tc
Tc
Tc
Tc
Tc
De
Drl
S
1
S
2
S
3
S
4
Si
1
Si
2

Figura 3.14 Resistncias Trmicas ligadas ao mesmo dissipador.

A potncia total dissipada nos semicondutores pode ser calculada pela soma das
equaes (2.51) e (3.58), conforme mostra a equao (3.60):
_ _ _
4
Tot sem Test in Tot inv
P P P + (3.60)
Como est se utilizando diversos componentes diferentes submetidos a esforos
diferentes, ocorre um aquecimento diferente em cada semicondutor. Assim sendo, calcula-
se a temperatura do dissipador para cada componente e verifica-se a de menor valor entre
todos, de forma a se evitar que algum deles aquea mais do que o componente suporta.
Utiliza-se a equao (3.61) para todos os componentes que esto submetidos a potncias
diferentes:
4
ind Thjc Thcd conj
Td Tj P R R P (3.61)

63
Onde:
P
ind
: Potncia a que o componente est submetido;
P
conj
: Potncia total em que os componentes semelhantes esto submetidos;
R
Thjc
: Resistncia trmica juno-cpsula fornecida pelo fabricante;
R
Thcd
: Resistncia trmica cpsula-dissipador fornecida pelo fabricante.

A resistncia trmica dissipador ambiente pode ser calculada pela equao (3.62):
_
Thda
Tot sem
Td Ta
R
P

(3.62)
A resistncia trmica do dissipador utilizado deve ser menor do que a resistncia
trmica calculada na equao (3.62).

3.7 Circuito de Comando dos Interruptores

O circuito gerador dos pulsos de comando dos interruptores do inversor gera um
pulso com a razo cclica variando de acordo com a referncia de corrente em sua entrada e
com o valor da tenso de barramento. O circuito integrado utilizado no controle dos
interruptores do inversor, como ser visto no prximo captulo, funciona em apenas um
quadrante, ou seja, aceita somente valores positivos em seus terminais. Dessa forma, so
necessrios dois pulsos diferentes, um para cada semiciclo da tenso da rede eltrica,
exigindo uma lgica de comando adequada de forma que os interruptores entrem em
conduo no instante correto.
Um circuito comparador utilizado para verificar quando a tenso da rede eltrica
positiva ou negativa. O referido circuito mostrado na Figura 3.15, na pgina seguinte,
onde a tenso entre os pontos Cf e Bf retirada do transformador utilizado na fonte
auxiliar do regenerador.
Quando o pulso de comando do UC3854 estiver alto e o sinal do circuito
comparador estiver em 15V, os interruptores S
1
e S
4
so comandados a conduzir. Se o sinal
do circuito comparador for zero, os interruptores S
2
e S
3
so comandados a conduzir.
Quando os pulsos de comando esto em zero, os interruptores esto bloqueados e os diodos
de circulao conduzem a corrente de carga. Essa lgica feita utilizando os circuitos
integrados CD40106 e CD4081.

64
+15
Bf
LM311
7
2
3
8
4
+
-
Rv15
Rd4
Rv14
Rv12
Rv13
-15
Cf
Rede

Figura 3.15 Circuito para verificao de passagem por zero.

Como o inversor escolhido o ponte completa, utilizam-se dois bootstraps, um
para cada brao do inversor. Escolheu-se o IR2110, por possuir duas entradas, uma para
cada interruptor do brao correspondente. Desse modo, comanda-se o inversor com o sinal
desejado na entrada do bootstrap. Como o bootstrap escolhido no oferece tempo morto,
necessria a elaborao de um circuito externo que garanta que na passagem por zero no
haja curto de brao devido a entrada em conduo dos interruptores de mesmo brao.
A estrutura do IR2110, um circuito integrado de 14 pinos, mostrado na Figura
3.16.
1
2
3
4
5
6
7 8
9
10
11
12
13
14
VDD
HIN
SD
LIN
VSS
HO
VB
VS
VCC
COM
LO

Figura 3.16 - Circuito Integrado IR 2110.

Pino 1 LO : Sada do sinal de comando para o interruptor inferior do respectivo
brao;
Pino 2 COM : Negativo da entrada do circuito inversor;
Pino 3 Vcc : Alimentao referente ao interruptor inferior;
Pino 5 - Vs : Referncia da fonte flutuante Vbs para o interruptor superior;
Pino 6 VB : Alimentao flutuante referente ao interruptor superior;

65
Pino 7 HO : Sada do sinal de comando para o interruptor superior do brao;
Pino 9 VDD : Tenso de alimentao;
Pino 10 HIN : Sinal de entrada para o driver do interruptor superior do brao;
Pino 11 SD : Entrada para shutdown.
Pino 12 LIN : Sinal de entrada para o driver do interruptor inferior do brao;
Pino 13 - VSS : Referncia do circuito.

O IR2110 pode operar com tenso de alimentao de 3,3V a 20V. A tenso de
barramento do estgio de potncia pode ser de at 500V. Ele possui alta impedncia de
entrada, o que o torna compatvel com as sadas padres de circuitos CMOS. Alm disso,
possui proteo de sub-tenso de alimentao que inibe os pulsos de sada do integrado
quando a tenso de alimentao est abaixo de um nvel mnimo.
A Figura 3.17 mostra o circuito completo de driver utilizando o circuito integrado
IR2110 para um dos braos do inversor Full Bridge:

VS
15V
VSS
Db1
15V
HIN
LIN
VDD
IR 2110
SD
HO
Rg1
LO
Rg2
VB
Cbt2
V23
Vcc
Cbt1
COM
V14
Sist. Partida

Figura 3.17 - Comando dos interruptores de um brao do inversor.

Segundo o fabricante [01], a carga mnima que deve ser fornecida para a fonte
bootstrap dada pela seguinte frmula:
2
Qbs
Cbs
Ls
I
I
Qbs Qg Q
fs fs
+ + + (3.63)
Onde:

66
Qg : Carga de gate do interruptor ligado fonte flutuante obtida do catlogo do
fabricante do interruptor;
I
Qbs
: Corrente quiescente que circula pela fonte flutuante Vbs, obtida do catlogo
do bootstrap;
Q
Ls
: Carga requerida pelo circuito integrado para a mudana de nvel lgico
fornecida pelo fabricante;
I
Cbs
: Corrente que circula pelo bootstrap quando se utiliza capacitor eletroltico.

A corrente mxima que circula pelo diodo bootstrap a seguinte:
F
I Qbs fs (3.64)
Atravs da equao (3.64) e da tenso de barramento do inversor, pode-se definir o
diodo a ser utilizado no projeto.
O capacitor de bootstrap deve ser capaz de armazenar a carga correspondente
equao (3.63) e no ter uma ondulao de tenso muito grande para no comprometer os
pulsos de comando oferecidos aos interruptores do inversor. A equao (3.65) oferece um
valor seguro para o capacitor a ser inserido no circuito.
30
F Ls
Qbs
Cbs
Vcc V V

(3.65)
Onde V
Ls
representa a queda de tenso no interruptor inferior quando conduzindo.
A resistncia de gate dos interruptores do inversor pode ser calculada como se segue:
2, 2
r
t
Rg
Ciss
(3.66)
Onde Ciss a capacitncia de entrada do interruptor escolhido.

3.8 Circuito de Pr-Carga

No instante em que o circuito energizado, o capacitor de entrada do inversor visto
como um curto-circuito pela fonte de alimentao. Por isso, necessria a utilizao de um
circuito de pr-carga, que limite a corrente inicial no instante em que o circuito
energizado. O circuito da Figura 3.18 realiza essa funo de pr-carga do capacitor.

67
Quando o inversor energizado, o rel encontra-se aberto. Com isso, a corrente de
carga do capacitor C
B
limitada pelo resistor R
Rush
. Aps um intervalo de tempo, quando a
tenso no capacitor C
S3
atinge a tenso nominal do rel, o rel fechado, retirando o
resistor do circuito.
Deve-se especificar um rel a partir da mxima tenso e corrente que o componente
suporta. Depois, projeta-se o circuito de forma a evitar o alto pico de corrente de sada em
um intervalo de tempo em que o rel est aberto.

Tr1
Rrush
Rel
Vcc
Cs3 Rs5
V
C
B
L
o
o

Figura 3.18 Circuito de pr-carga.

Tm-se como especificaes:
I
IN_rush
: Corrente mxima de pico admitida no circuito;
R
Rele
: Resistncia interna da bobina do rel;
V
Rele
: Tenso nominal do rel;
I
Rele
: Corrente na bobina do rel.

Sabendo-se disso, pode-se calcular o resistor de carga atravs da equao:
_ max
_
2
IN
Rush
IN rush
V
R
I

(3.67)
O tempo de carga do capacitor de entrada do inversor definido pela equao
(3.68):
5
Car Rush B
t R C (3.68)

68
A constante de tempo do circuito RC que aciona o rel deve ser maior que o tempo
obtido na equao (3.68), para evitar picos elevados de corrente que possam danificar os
semicondutores. Com isso, pode-se calcular a constante de tempo atravs da equao
(3.69):
( )
3 5 Re
5
S S le Car
C R R t + (3.69)
O resistor R
S5
pode ser calculado pela equao:
Re
5 Re
Re
le
S le
le
V
R R
I
(3.70)
Para concluir, o capacitor C
S3
pode ser calculado pela equao:
3
5 Re
5
Car
S
S le
t
C
R R
+
(3.71)

3.9 Concluso

Este captulo apresenta o funcionamento do inversor Full Bridge, suas etapas de
operao, equacionamento terico e esforos nos componentes. Este conversor, como dito
anteriormente, funciona de modo que em sua sada se tenha uma corrente senoidal e em
fase com a tenso a partir de um barramento de tenso contnua em sua entrada.
Alm disso, apresentado o equacionamento das perdas nos semicondutores, projeto
de um transformador em baixa freqncia, clculo de um dissipador para os
semicondutores do regenerador, driver de comando dos interruptores utilizando um
bootstrap e projeto de um circuito de partida para o inversor .

69
CAPTULO IV
MALHAS DE CONTROLE DO INVERSOR

4.1 Introduo

Neste projeto, deseja-se que a corrente entregue rede eltrica esteja defasada de
180
o
da tenso da rede e que contenha pouca distoro harmnica. Para realizar o controle
dessa corrente, utiliza-se a tcnica de controle da corrente de sada por valores mdios
instantneos, fazendo-se uso do circuito integrado UC3854N (existem outros dois
modelos: UC3854A e UC3854B que funcionam da mesma forma, mas que possuem
algumas particularidades) da Texas Instruments. Este circuito integrado bastante utilizado
quando necessrio um estgio de correo de fator de potncia. Neste caso, ele
implementa as malhas de controle necessrias para se obter o elevado fator de potncia
requerido na corrente de sada do regenerador de energia.
A Figura 4.1 na pgina seguinte apresenta o diagrama de blocos do regenerador de
energia proposto neste trabalho. Verifica-se no diagrama que o reator eletrnico,
alimentado pela rede eltrica, fornece energia para o regenerador atravs do estgio de
entrada, que controla o fluxo de energia atravs do controle de S
IN
em malha aberta. Alm
disso, o interruptor S
IN
sincronizado com o reator eletrnico, conforme analisado no
Captulo II deste trabalho. O inversor possui duas malhas de realimentao: uma malha
externa que controla a tenso de entrada do inversor (tenso de sada do estgio de
entrada), fazendo com que esta tenso permanea estabilizada e uma malha interna que
controla a corrente de sada do inversor. A tenso na sada do inversor elevada atravs de
um transformador, que ligado diretamente rede eltrica.
Neste captulo so apresentadas as malhas de controle de corrente e tenso do
inversor realizadas com a utilizao do circuito integrado UC3854. Alm disso, so
apresentadas as principais caractersticas do integrado, a metodologia de projeto de seus
elementos externos e o projeto dos compensadores a partir da funo de transferncia do
inversor com modulao em dois nveis.

70
Reator Eletrnico Retificador Estgio de Entrada
Sincronismo
Controle de S
IN
em malha aberta
Rede Eltrica
Inversor
Transformador
Elevador
Malha Interna de Controle da Corrente
de Sada por Valores Mdios
Instantneos
Malha Externa de Controle
da Tenso de Entrada
Regenerador de Energia

Figura 4.1 Diagrama de blocos do regenerador de energia.

4.2 Anlise do Integrado UC3854

A tcnica de controle da corrente de sada por valores mdios instantneos utilizada
consiste em monitorar a corrente de sada do inversor e control-la atravs da comutao
dos interruptores em alta freqncia para que ela siga uma referncia senoidal com o
menor erro possvel e sem distores. O inversor possui uma corrente de sada operando
em modo de conduo contnua, possuindo ainda, uma tenso estabilizada em sua entrada.
Alm disso, a freqncia de comutao dos interruptores constante, com a razo cclica
variando a cada perodo de comutao.
O UC3854 composto por duas malhas de realimentao. A malha interna controla
a corrente de sada enquanto que a malha externa controla a tenso de entrada. O
compensador de corrente existente faz com que a corrente de sada siga uma referncia
formada por um seno retificado. Por outro lado, o compensador de tenso controla a
transferncia de potncia do estgio de entrada para a rede eltrica. Alm disso, existe um
regulador interno de malha direta (feedforward) responsvel pela regulao da tenso de
entrada quando ocorrem flutuaes na tenso de sada do inversor. Nota-se que isso
somente vlido para o caso em que o integrado utilizado como regenerador de energia

71
ou outra forma na qual a corrente controlada a de sada e a malha de tenso controla o
barramento de entrada. A Figura 4.2 apresenta as funes acima descritas na forma de um
diagrama de blocos do inversor controlado.

220 Vef
RMS
Reg(V)
Reg(I)
A B/C
Vref
A
C
B
Iref
-
-
+
+
2
.
Drivers
C
B
S
1
S
2
S
3
S
4
L
o
S
1
S
4
a

Figura 4.2 Diagrama de Blocos das Malhas de Controle do Inversor.

Como pode ser observado na Figura 4.2, a corrente amostrada na sada do inversor
passa por um retificador de onda completa, o mesmo ocorrendo com a amostra da tenso
da rede, que fornece o formato desejado da corrente de sada. Isso necessrio porque o
circuito integrado utilizado (UC3854) opera somente em um quadrante, ou seja, aceita
somente valores positivos em seus terminais. O UC3854 possui essa caracterstica porque
ele foi concebido para ser utilizado nos conversores Boost para a correo de fator de
potncia. Como a corrente amostrada no conversor Boost possui apenas valores positivos
( amostrada aps o retificador), o circuito integrado opera normalmente. Como o objetivo
deste trabalho comandar os interruptores de um inversor bidirecional, utilizada uma
lgica de controle que permite que apenas dois interruptores conduzam no semiciclo
positivo da tenso da rede eltrica e os outros dois no semiciclo negativo. O driver de

72
comando dos interruptores apresentado no decorrer deste captulo.
A corrente de referncia gerada atravs de um bloco multiplicador/divisor (olhar
Figura 4.2) que possui os seguintes parmetros de entrada:
Entrada A Sinal de sincronismo: a partir de uma amostra da tenso de sada,
define-se o formato, a fase e a freqncia da corrente de referncia;
Entrada B Sinal de erro do regulador de tenso: o regulador de tenso
proporciona o controle da tenso de entrada do inversor atravs do aumento ou da
diminuio do sinal de erro, conforme a variao da potncia fornecida pelo estgio
de entrada. Com isso, o sinal de erro ajusta a amplitude da corrente de referncia de
acordo com a variao da potncia fornecida pelo estgio de entrada;
Entrada C Malha de controle direto da tenso de sada: a tenso de sada
retificada, atenuada e filtrada, informando um valor CC proporcional ao valor
eficaz da tenso de sada. Assim, conforme a variao da tenso de sada, a corrente
de referncia ajustada.

A Figura 4.3 apresenta o esquema interno simplificado do circuito integrado
UC3854 utilizado. Internamente, verifica-se a presena de um amplificador de tenso, um
multiplicador/divisor analgico, um amplificador de corrente, um comparador PWM, uma
referncia estabilizada de 7,5V, bem como outros dispositivos auxiliares.

Figura 4.3- Elementos internos ao UC3854 [22].

73
Os pinos do circuito integrado possuem as seguintes funes:
Pino 1 Terra (GND): referncia do circuito de controle e de potncia;
Pino 2 - Proteo contra sobrecorrente (PKLIMIT): este pino permite que seja
realizada uma proteo contra sobrecorrente. Quando a tenso sobre esse pino
menor ou igual a zero o comando do interruptor desabilitado;
Pino 3 - Sada do compensador de corrente (CA OUT): a sada do
amplificador operacional utilizado no controle de corrente;
Pino 4 - Entrada inversora do regulador de corrente (ISENSE): a entrada
inversora do amplificador de corrente;
Pino 5 - Sada do multiplicador de corrente (MULT OUT): a sada do
multiplicador de corrente e a entrada no inversora do compensador de corrente.
Este pino possui alta impedncia de entrada;
Pino 6 - Entrada do multiplicador de corrente (IAC): este pino informa o
formato desejado da corrente de sada;
Pino 7 - Sada do regulador de tenso (VAOUT): sada do regulador de tenso e
entrada A do multiplicador. Pino responsvel pela variao da amplitude da
referncia de corrente frente a variaes da tenso do barramento;
Pino 8 - Entrada da malha direta de controle de tenso (VRMS): fornece ao
circuito de controle uma tenso proporcional ao valor eficaz da tenso da rede;
Pino 9 - Fonte interna (VREF): este pino fornece uma tenso de 7,5V estabilizada
internamente;
Pino 10 - Pino de habilitao (ENA): desabilita a fonte de tenso interna, os
pulsos de sada e o oscilador interno do CI quando est em nvel baixo;
Pino 11 - Entrada do compensador de tenso (VSENSE): entrada inversora do
compensador de tenso;
Pino 12 - (RSET): Este pino, juntamente com o pino 14, define a freqncia de
comutao do inversor;
Pino 13 - Partida progressiva (SS): o capacitor colocado neste pino determina o
tempo de partida progressiva dos pulsos de comando do integrado. Somente no
final desse tempo, a largura dos pulsos de comando dos interruptores possui uma
componente fundamental com o formato desejado, ou seja, um seno retificado.
Pino 14 (CT): Neste pino ligado o capacitor, que juntamente com o resistor do

74
pino 12, definem a freqncia de comutao;
Pino 15 Alimentao (VCC): entrada de alimentao do CI. Tenso contnua de
18V a 30V;
Pino 16 Sada (GT DRV): a sada dos pulsos de comando dos interruptores.

Tipicamente, este circuito integrado utilizado para a correo de fator de potncia,
entretanto, pode ser adaptado em tcnicas de reciclagem de energia. No caso de um
circuito para correo de fator de potncia, tem-se uma tenso de entrada alternada e uma
tenso de sada contnua. Assim, utiliza-se o integrado como forma de se obter uma
corrente de entrada senoidal e em fase com a tenso. Consegue-se assim um fator de
potncia elevado com baixa taxa de distoro harmnica. Alm disso, quando a tenso
contnua na sada tender a subir, sabe-se que est sendo introduzida no sistema uma
potncia maior do que aquela que a carga est consumindo no momento. Neste caso, o
controle deve reduzir a amplitude da corrente senoidal de entrada para que a tenso de
sada se estabilize.
No regenerador de energia, tem-se uma tenso de entrada constante e uma tenso de
sada alternada. Neste caso, realiza-se o controle da tenso de entrada e da corrente de
sada de forma a obter um alto fator de potncia com baixa distoro harmnica na
corrente de sada. Alm disso, quando a tenso de entrada tender a subir, significa que a
potncia que est sendo injetada na rede no momento menor do que a potncia que est
sendo entregue pelo estgio anterior. O controle deve atuar de forma a aumentar a
amplitude da corrente senoidal de sada.
Por causa dessa diferena entre o circuito para correo de fator de potncia e o
regenerador de energia, deve-se inverter a polaridade da tenso de erro da malha de tenso.
Consegue-se isso com a utilizao de amplificadores operacionais. A Figura 4.4 mostra o
circuito utilizado:

+
-
Vref
R
R
Rv1
R
+
-
Rv2
Vc
V
B

Figura 4.4 - Adaptao da malha de tenso.

75
A tenso de sada Vc pode ser expressa pela seguinte equao:
,
_
+
+ Vb
Rref Rref
Rref
Vref V
C
1 2
2
(4.1)
Alm dessa alterao realizada para adaptar o circuito integrado, a utilizao deste
integrado causa mais uma dificuldade no circuito de comando. O UC3854 trabalha apenas
com valores positivos, o que inviabiliza a tcnica de comando complementar. A tcnica
complementar consiste em comandar todos os interruptores, independentemente do
semiciclo da tenso de sada ser positivo ou negativo, conduzindo o interruptor que estiver
polarizado. Enquanto dois interruptores estariam sendo comandados com razo cclica
D(t), os outros dois estariam sendo comandados com razo cclica (1-D()). Neste
projeto, apenas dois interruptores conduzem no semiciclo positivo da tenso da rede
enquanto que os outros dois conduzem no semiciclo negativo, conforme apresentado no
captulo anterior.
A
Figura 4.5 apresenta o circuito integrado acompanhado dos elementos externos que
propiciam o funcionamento correto do componente.

V SENSE
GND
SS
ENA
PK LMT
CA OUT
I SENSE
MULT OUT
V/A OUT
RSET
CT
VRMS
IAC
VREF
VCC GT DRV
UC3854
R1
R2
R3
R6
R7
R8
R9
R10 R11 R12
R13
R14
R15
Divisor de Tenso
R16
C1
C2
C3
C4
C5 C6 C7
C8
C9
Sada Retificador de Preciso
Comando
Vcc
C10
Feedforward

Figura 4.5- Elementos externos ao UC3854.

76

4.3 Metodologia de Projeto dos Elementos Externos ao UC3854

A partir das especificaes de projeto, pode-se utilizar [22] para projetar os
elementos externos ao UC3854. Primeiramente, deve-se saber o valor da corrente mxima
de pico e da corrente eficaz mxima na sada do inversor:
2
max
min
P
Iop
Vo

(4.2)
max
max
2
Iop
Io (4.3)

4.3.1 Clculo da proteo de sobrecorrente

Verifica-se a necessidade da utilizao de um sensor isolado para fazer a
amostragem da corrente de sada, devido a falta de uma referncia de terra no ponto onde
est sendo realizada a amostragem do sinal. Dessa forma, no necessrio calcular o valor
de um resistor shunt. Alm disso, na sada do sensor h um retificador de preciso com a
utilizao de amplificadores operacionais para retificar a forma de onda de corrente e
evitar que sejam introduzidas grandezas negativas no integrado.
Arbitrando-se um valor para R
9
e R
L
, e calculando a corrente mxima admitida,
tem-se:
max
max
L
Vsh
Io r
R
(4.4)
Onde Vshmax a tenso mxima na sada do sensor. O resistor R
8
pode ser
determinado pela equao (4.5):

9
8
max
L
Io r R R
R
Vref

(4.5)
Na equao (4.5), Vref representa a tenso de referncia do integrado. Como a
sada do amplificador operacional em tenso, esse resistor no altera o funcionamento do
circuito.

77

4.3.2 Clculo dos resistores R1, R2 e definio da freqncia fs

Define-se um valor para o resistor R
16
e aplica-se a equao (4.6) para determinar o
valor da corrente mxima na sada do multiplicador de corrente. Essa corrente no deve
ultrapassar 600A.
16
3, 75
Iacm
R
(4.6)
Como o valor da freqncia de comutao conhecido, determina-se o valor de C
5
atravs da equao (4.7):
5
16
1, 25
C
R fs
(4.7)
O resistor R
1
pode ser determinado pela equao (4.8):
1
max Vsh
R
Iacm
(4.8)
Alm disso, escolhe-se o resistor R
2
igual ao resistor R
1
. Assim:
2 1
R R (4.9)

4.3.3 Malha direta de controle da tenso de sada (Feedforward)

Este controle utilizado para diminuir os efeitos da variao da tenso da rede
eltrica na tenso de entrada do inversor. Dessa forma, a malha de tenso atua somente
para corrigir variaes na tenso de entrada.
A tenso da rede retificada, atenuada e filtrada, informando um valor de tenso
CC proporcional ao seu valor eficaz. Assim, a corrente de referncia ajustada conforme a
variao da tenso de sada. A forma mais utilizada desta malha de feedforward um filtro
passa-baixa de plo duplo. A Figura 4.6 apresenta a malha direta de controle da tenso de
sada.

78
C6
R13
C7
R12
Vret
R14

Figura 4.6 Malha de controle da tenso de sada (feedforward).

O filtro passa-baixa de plo duplo apresenta respostas rpidas a transientes, provoca
uma atenuao suficiente na ondulao alm de ter a vantagem de melhorar o fator de
potncia, pois a terceira harmnica de corrente devido ao controle de feedforward est em
fase com a tenso da rede. Como exemplo, uma ondulao de segunda harmnica de 3%
da tenso de pico da rede na entrada do feedforward resulta em um fator de potncia de
0,97 com a utilizao de um plo simples, devido ao fator de deslocamento da terceira
harmnica resultante da corrente retificada. Com a utilizao de um plo duplo, o fator de
potncia praticamente unitrio [02].
Para determinar os componentes dessa malha, faz-se:
min 0, 9 min Vomed Vo (4.10)
Define-se um valor para o resistor R
12
e utiliza-se a equao (4.11) para calcular o
resistor R
13
:
12
13
( 1, 414)
min
Vref R
R
Vomed Vref

(4.11)
Onde Vomedmin representa a tenso mdia para o mnimo valor de tenso na
entrada.
Calculam-se os resistores de modo a excursionar a tenso de sada conforme os
valores que o circuito integrado comporta (entre 1,4V e 4,5V). O resistor R
14
pode ser
calculado atravs da equao (4.12):
13
14
1, 414
1, 414
R
R
Vref

(4.12)
Os plos do filtro de segunda ordem devem ser posicionados em uma freqncia
muito menor que a freqncia mnima da rede. Normalmente, colocam-se os plos uma
dcada abaixo da harmnica de segunda ordem. Dessa forma, os capacitores podem ser

79
obtidos atravs das equaes (4.13) e (4.14):
6
13
1
2
C
fcorte R

(4.13)
7
14
1
2
C
fcorte R

(4.14)

4.3.4 Amostra da tenso da rede

Esse circuito tem como funo amostrar a tenso da rede eltrica e informar ao
controlador de corrente do circuito integrado a forma de onda de corrente desejada. Isto
feito atravs dos resistores R
11
e R
10
, que podem ser calculados atravs das equaes (4.15)
e (4.16) respectivamente:
11
max 2 Vo
R
Iacm
(4.15)
11
10
4
R
R (4.16)

4.3.5 Definio do tempo de partida progressiva

Escolhe-se um tempo de partida progressiva de acordo com a necessidade do
projeto e calcula-se o capacitor C
4
atravs da equao (4.17).
6
4
7 10
7, 5
ton
C

(4.17)

4.3.6 Anlise da malha de corrente

Primeiramente, encontra-se uma funo de transferncia simplificada para o
inversor, levando-se em considerao que a tenso de sada e a tenso de entrada no
sofram perturbaes, ou seja, o capacitor de entrada pode ser considerado uma fonte de

80
tenso ideal, sem oscilaes. Para obter essa funo de transferncia, utiliza-se a
metodologia apresentada em [12], atravs do modelo de pequenos sinais (Small Signal
Mode).
Analisando a primeira etapa de operao, apresentada no captulo anterior, chega-se
as equaes (4.18) e (4.19):
) ( ) ( ) ( t v t v t v
O IN L
(4.18)
( ) ( )
C Lo
i t i t (4.19)
Da segunda etapa de operao, podem ser obtidas as equaes (4.20) e (4.21):
) ( ) ( ) ( t v t v t v
IN O L
(4.20)
( ) ( )
C Lo
i t i t (4.21)
Agrupando as equaes para se obter a corrente e a razo cclica em funo do
tempo, chega-se a expresso (4.22), onde a corrente de sada e a razo cclica sofrem
perturbaes e a tenso de entrada considerada constante.
^
^
( )
. 2 . ( )
Lo
O IN
d i t
L V d t
dt
(4.22)
Aplicando transformada de Laplace na equao (4.22), obtm-se:
( ) 2
( )
( )
Lo IN
O
I s V
G s
D s s L
(4.23)
A equao (4.23) apresenta a funo de transferncia simplificada da corrente de
sada em funo da razo cclica. Verifica-se que uma funo de primeira ordem, o que
garante que o sistema seja inerentemente estvel em malha fechada.
Considerando-se que a tenso no capacitor C
B
no constante, contm
perturbaes, aplica-se a mesma metodologia aplicada para encontrar a funo de
transferncia simplificada, chegando-se a equao (4.24), que descreve a funo de
transferncia da corrente de sada em funo da razo cclica G
1
(s):
( )
( ) 1 4 4
1 2 2 2
) (
) (
) (
2 2
1
+ +

D D C L s
D I V C s
s G
s D
s I
O
IN
(4.24)
A partir da equao (4.24), pode-se verificar que G
1
(s) depende tambm da razo

81
cclica e do ponto de operao (I). Alm disso, as perturbaes na tenso de entrada
modificam a resposta do sistema apenas para as baixas freqncias, pois na alta freqncia
os termos em s se tornam muito maiores, fazendo com que G
1
(s) se aproxime muito da
equao simplificada G(s). Por esse motivo, para efeito de simplificao, pode-se utilizar a
funo de transferncia simplificada da corrente de sada em funo da razo cclica sem
comprometer o resultado final.
Verifica-se que a funo de transferncia apresentada na equao (4.23), apresenta
um plo na origem, o que lhe confere um decrscimo no ganho de 20dB/dec e uma fase
igual a 90
o
. O sistema inerentemente estvel, com uma freqncia de cruzamento de
ganho dependente da indutncia de sada e situada usualmente nesse tipo de aplicao, na
faixa de alguns kHz.
A Figura 4.7 apresenta o diagrama de bode do ganho da planta simplificada e da
planta considerando as perturbaes na tenso de entrada. A reta G(s) representa a funo
de transferncia simplificada da planta. As outras trs curvas representam a funo de
transferncia contendo a perturbao na tenso de entrada para diversos valores de razo
cclica. Verifica-se que nas baixas freqncias h uma alterao no ganho da planta que, no
entanto, aps 100Hz, a diferena se torna muito pequena. Por isso, a funo G(s) ser
utilizada para a regio perto da freqncia de cruzamento e para a anlise de estabilidade
do sistema.
A Figura 4.8 apresenta o diagrama de bode da fase para a planta com a funo de
transferncia simplificada e a planta considerando as perturbaes na tenso de entrada.
Verifica-se novamente que a fase de ambas a mesma para freqncias superiores a
100Hz.
G(s)
Frequncia [ Hz ]
D=0.65
D=0.82
Ganho [ dB ]
1 10 100 1
.
10
3
1
.
10
4
1
.
10
5
50
0
50
100
D=0.75

Figura 4.7 Diagrama de bode do ganho para as funes de transferncia G(s) e G
1
(s).

82
Frequncia [ Hz ]
G(s)
0.1 1 10 100 1
.
10
3
1
.
10
4
100
0
100
200
D=0.6
D=0.8
Fase [ ]
o

Figura 4.8 Diagrama de bode da fase para as funes de transferncia G(s) e G
1
(s).

Uma amostra da corrente de sada do inversor obtida atravs da queda de tenso
sobre o sensor de corrente e comparada com uma referncia de corrente senoidal, passando
por um regulador apropriado. A tenso de erro do regulador comparada com uma onda
dente-de-serra para a correta gerao dos pulsos de comando do interruptor. A Figura 4.9
apresenta o diagrama de blocos do controle da corrente de sada. Nota-se atravs da figura
a necessidade de alterar a funo de transferncia G(s) com o objetivo de incluir a
amostragem da corrente e da rampa.

Figura 4.9 Diagrama de blocos do controle de corrente.

83
A funo G
2
(s) representa a funo de transferncia da tenso no sensor de corrente
sobre a tenso de erro do regulador de corrente. A equao (4.25) apresenta a funo G
2
(s):
O T
IN SH
T
SH
E
SH
L V s
V R
s G
V
R
s V
s V
s G

2
) (
) (
) (
) (
2
(4.25)
Onde:
R
SH
: Representa o ganho inserido pelo sensor na amostragem da corrente;
V
SH
: Tenso sobre o resistor shunt;
V
E
: Tenso de erro do regulador de corrente;
V
T
: Amplitude do sinal da dente de serra.

A Figura 4.10 apresenta o diagrama de bode do ganho da planta G
2
(s):

Frequncia [ Hz ]
Ganho [ dB ]
1 10 100 1
.
10
3
1
.
10
4
1
.
10
5
0
40
50

Figura 4.10 Diagrama de bode do ganho da planta G
2
(s).

O compensador de corrente escolhido um avano-atraso de fase, conforme
sugerido pela Unitrode[22]. Este regulador possui um plo na origem, o que garante uma
reprodutibilidade com relativa preciso da senide de referncia. O compensador utilizado
apresentado na Figura 4.11:
C2
+
-
Vc1
R3 C1
R1
Icomp
Iref

Figura 4.11 - Compensador de corrente.

84
O mdulo do diagrama de bode do compensador de corrente escolhido esboado
na Figura 4.12:
fz fp
H(s)
f

Figura 4.12 Mdulo do diagrama de bode.

A funo de transferncia do compensador de corrente escolhido est definida na
equao (4.26):
3 2
1 2
1 1
3 1 2
1
( )
C
s
R C
H s
C C
R C s s
R C C
+
_ +
+

,
(4.26)
A funo de transferncia de lao aberto do circuito pode ser definida pela
equao(4.27) :
2
( ) ( ) ( )
C
FTLA s G s H s (4.27)
Substituindo as equaes (4.25) e (4.26) em (4.27), chega-se a:
3 2
1 2
1 1
3 1 2
1
2
( )
SH IN
T O
s
R V R C
FTLA s
s V L C C
R C s s
R C C
+

_ +
+

,
(4.28)
Deve-se obedecer alguns critrios para que a corrente siga uma referncia senoidal,
em fase com a tenso (180
o
) e sem muitas oscilaes. O regulador possui um plo na
origem, o que garante elevado ganho em baixas freqncias. O zero do compensador deve
ser alocado antes da freqncia de cruzamento para garantir uma boa margem de fase e um
cruzamento por zero com derivada de -20dB/dec. O segundo plo realiza a filtragem da
ondulao em alta freqncia da corrente da sada do inversor. Dessa forma, faz-se o
seguinte [21]:

85
Localizar o zero do compensador pelo menos uma dcada abaixo da freqncia de
comutao para obter uma rpida resposta e boa reprodutibilidade da corrente;
Localizar o plo do compensador em uma freqncia no mximo metade da
freqncia de comutao para atenuar a ondulao na freqncia de comutao;
A freqncia de cruzamento da funo de transferncia de lao aberto deve estar
localizada em aproximadamente um quarto da freqncia de comutao.

Expressando matematicamente o que est escrito acima, tem-se:
3 2
1
20 2
fs
fz
R C

(4.29)
1 2
3 1 2
2
C C
fp
R C C
+

(4.30)
3
1
20 log
faixaplana
R
G
R
_

,
(4.31)
Atravs das equaes (4.29),(4.30) e (4.31) possvel projetar o compensador de
corrente adequado para o circuito.

4.3.7 Projeto da malha de tenso

Alm do controle da corrente de sada, necessrio projetar o controle da tenso de
entrada do inversor atravs de um regulador de tenso. Este regulador deve ser lento, para
que esta malha no apresente respostas rpidas e transientes que ocasionariam a distoro
da corrente de sada devido tentativa da malha de tenso de obter uma tenso constante
no barramento CC. Conseqentemente, essas distores provocariam uma reduo no fator
de potncia da estrutura.
Para este caso, escolheu-se um compensador proporcional com um filtro passa-
baixa. A tenso de entrada apresentar uma ondulao de 120Hz com um erro esttico
diferente de zero. Nota-se que dada maior importncia para a corrente de sada, que
precisa ter um erro esttico nulo (seguir corretamente a referncia de corrente) e com
poucas oscilaes para obter um fator de potncia prximo da unidade. Sabe-se que
poderia ser utilizado um compensador do tipo proporcional integral, evitando o erro

86
esttico na tenso de entrada do inversor, pois a referncia de corrente ajustada pela
malha de tenso. Entretanto, como no preciso obter erro esttico nulo na entrada do
inversor, optou-se pelo compensador proposto em [13] e [21].
A Figura 4.13 mostra o compensador de tenso utilizado:

C3
+
-
Vc2
R7
R6
Vref
Vc

Figura 4.13 - Compensador de tenso.

O diagrama de bode do mdulo do compensador de tenso apresentado na Figura
4.14:
fc
Hv(s)
f

Figura 4.14 Mdulo do diagrama de bode.

A funo de transferncia do compensador de tenso proposto apresentado na
equao (4.32):
( )
7
6 3 7
( )
1
V
R
H s
R s C R
+
(4.32)
Onde a freqncia do plo :
3 7
1
2
PV
F
C R

(4.33)

87
Para projetar o compensador de tenso, admite-se um valor para o capacitor C
3
e
depois se aplica a equao:
6
3
10
2
Vin Vref
R
fond C

(4.34)
Onde:
Vin : Ondulao mxima de pico na tenso de entrada;
Vref : Tenso de referncia do integrado;
fond : Freqncia da ondulao na tenso de entrada.

Depois, pode-se calcular a freqncia de corte do filtro pela equao a seguir:
2
6 3
1
2
IN B
P Vref
fc
V Vin C R C

(4.35)
Atravs desta, pode-se calcular o resistor R
7
pela equao:
7
3
1
2
R
fc C

(4.36)

4.3.8 Distores inerentes ao UC3854

Pode-se encontrar, basicamente, dois tipos de distores da corrente de sada
quando utilizado o UC3854. Uma delas causada devido ao circuito de controle
enquanto que a outra ocorre devido a passagem da tenso da rede por zero.
O circuito de controle introduz distoro e defasamento da corrente de sada,
devido a utilizao dos diodos da ponte retificadora, do circuito multiplicador existente no
integrado, da ondulao da tenso de entrada e da ondulao da tenso de feedforward.
A tenso de entrada do inversor composta por um valor CC somado a uma
ondulao em 120Hz. Este sinal aplicado entrada A do multiplicador. A interao deste
sinal com o sinal vindo da referncia resulta em uma parcela da corrente de sada com duas
componentes de freqncia. Uma na freqncia da terceira harmnica da corrente de sada
e a outra na mesma freqncia da fundamental. Ambas as componentes tm amplitude
igual metade da amplitude da ondulao da tenso de entrada (120Hz) e possuem a
mesma fase da ondulao [15]. Para exemplificar esse fato, se a ondulao da tenso de

88
entrada for de 10% sobre o valor CC da tenso de entrada e com uma defasagem de 90
o
em
relao tenso de sada, resultar em uma harmnica de corrente de terceira ordem cuja
amplitude de 2,5% da amplitude da fundamental da corrente de sada e defasada de 90
o

em relao tenso de sada e mais uma outra componente de corrente na freqncia da
tenso de sada com mesma amplitude e defasamento.
O fator de deslocamento dessas harmnicas pode ser reduzido melhorando o fator
de potncia. O compensador de tenso poderia ser simplesmente composto por um ganho.
Isto produziria um sistema estvel com margem de ganho igual a 90
o
. Contudo, implicaria
em uma defasagem entre a tenso de sada e as harmnicas geradas de 90
o
. Dessa forma,
utilizando-se um compensador com um plo simples e margem de fase igual a 45
o
,
minimiza-se o fator de deslocamento e conseqentemente maximiza-se o fator de potncia.
Alm disso, tm-se a distoro da corrente de sada, conhecida como distoro de
cspide. Ela ocorre aps o cruzamento por zero. Nesse instante, a tenso de referncia
possui uma derivada elevada enquanto que a corrente possui uma derivada de crescimento
baixa. Isto ocorre porque quando a tenso de sada est prxima de zero, h pouca tenso
sobre o indutor do filtro. Logo, no instante em que o interruptor comandado a bloquear, a
corrente no pode crescer rapidamente para acompanhar a referncia, pois h pouca
energia armazenada no indutor, ocorrendo um atraso na corrente em relao tenso por
um curto intervalo de tempo. O tempo que a corrente leva para alcanar a referncia
depende do valor do indutor e da tenso de sada. Um valor pequeno do indutor provoca
menor distoro, porm, implica numa maior ondulao da corrente devolvida pra rede
eltrica. Este fenmeno est apresentado de forma exagerada, para melhor ser entendido,
na Figura 4.15:

0
0
180
0
Corrente amostrada
Corrente de Referncia

Figura 4.15 Efeito da distoro de cspide.

89
4.4 Concluso

Verifica-se neste captulo a necessidade da utilizao de uma estratgia de controle
que garanta que a corrente de sada seja senoidal, defasada de 180
o
da tenso e com pouco
contedo harmnico. Para isso, apresenta-se o integrado UC3854 como alternativa para a
realizao das malhas de controle com o intuito de obter a corrente desejada na sada do
inversor. So apresentadas a metodologia de clculo dos componentes externos ao circuito
integrado, as distores provocadas pela utilizao do integrado e as funes de
transferncia completa e simplificada do inversor com modulao a dois nveis.

90
CAPTULO V
PROJETO, SIMULAO E EXPERIMENTAO DO

5.1 Introduo

Neste captulo, so apresentadas as etapas de projeto, de simulao e de
experimentao prtica do regenerador de energia proposto para reatores eletrnicos de
lmpadas de vapor de sdio de 250W. O projeto dos componentes realizado de acordo
com a metodologia de clculo apresentada nos captulos anteriores. As simulaes so
feitas para verificar a validade das equaes apresentadas e auxiliarem no projeto em
laboratrio. Os prottipos construdos comprovam os resultados obtidos por clculo e via
simulao.
A primeira etapa projetar os componentes referentes ao estgio de entrada do
regenerador de energia e simular, para comparar os resultados tericos com os de
simulao. Depois, projeta-se o inversor com o devido dimensionamento de seus
componentes, finalizando com a simulao do circuito completo do regenerador de energia
proposto. Com essa etapa terminada, parte-se para a implementao prtica e anlise dos
resultados obtidos, comparando com os encontrados em simulao numrica. Finaliza-se
com uma anlise da qualidade da corrente devolvida rede eltrica e do rendimento do
sistema.

5.2 Projeto do Estgio de Entrada do Regenerador de Energia

O projeto do estgio de entrada do regenerador de energia est interligado ao reator
eletrnico escolhido como fonte a ser testada. Com isso, a freqncia de operao bem
como outros parmetros desse estgio so escolhidos de acordo com o reator. As primeiras
especificaes de projeto so dadas a seguir:

: 140
AB
V V t Tenso eficaz entre os pontos A e B do reator eletrnico;

91
: 37
SR
T s Perodo de comutao dos interruptores do reator eletrnico;
:18, 5 T s Perodo de comutao dos interruptores do estgio de
entrada;
: 250 P W Potncia na sada do reator eletrnico;
: 200
Ballast
L H Indutor ballast do reator eletrnico;
100
B
V V Tenso no barramento de sada do estgio de entrada.

Conforme as equaes matemticas obtidas no Captulo II, a tenso de sada do
estgio de entrada deve ser inferior tenso eficaz do reator eletrnico. Para incio de
projeto, escolheu-se uma tenso V
B
= 100V, conforme especificao acima.

5.2.1 Capacitor C
o

Atravs da equao (5.1), traa-se o grfico do capacitor C
o
em funo da potncia
de sada e da tenso de pico no capacitor, conforme mostra a Figura 5.1:
2 O
CO
P
C
V f
(5.1)
150 175 200 225 250 275 300
5
.
10
8
9.17
.
10
8
1.33
.
10
7
1.75
.
10
7
2.17
.
10
7
2.58
.
10
7
Po [ W ]
C (205V) [ F ]
C (215V) [ F ]
C (227V) [ F ]
C (240V) [ F ]
o
o
o
o

Figura 5.1 Capacitncia em funo da potncia.

Em operao normal, o reator eletrnico entrega 250W na lmpada. Por isso, o
projeto do capacitor est atrelado a essa potncia desejada na entrada. Sabendo-se disso,

92
observa-se o grfico da Figura 5.1, onde no eixo x est locada a potncia desejada e no
eixo y a capacitncia que se deseja obter em funo da tenso de pico no capacitor.
Iniciou-se o projeto partindo de uma tenso de pico no capacitor igual a 280V. Com
esse valor, obteve-se um capacitor de aproximadamente 120nF e um indutor na sada do
circuito de 2,5H. O circuito funcionou corretamente, com uma potncia na sada do reator
de 250W, entretanto, o valor da corrente de pico no indutor L foi de 42A com uma corrente
eficaz em torno de 9A. Com esses nveis de corrente no circuito, as perdas em conduo
nos componentes se tornam muito elevadas. Para reduzir o valor dessas correntes, reduziu-
se o valor da tenso pico no capacitor de forma a se obter o maior tempo de conduo
possvel do interruptor. A tenso de pico escolhida de 227V, com um capacitor de 180nF,
conforme pode ser observado na Figura 5.1.
Para verificar o tempo de conduo do interruptor, utiliza-se o grfico obtido
( )
2
2
1
arccos
S
O
Ballast
AB CO
AB
T t
C
L
V V
V

_ _

, ,
(5.2)
A Figura 5.2 apresenta a curva que define o valor do capacitor em funo dos
parmetros do circuito de entrada, sem levar em considerao a potncia de sada.
Utilizando-se o valor do capacitor e da tenso de pico verificados na figura anterior,
obtm-se o tempo em que o interruptor no est conduzindo, neste caso igual a 13,5s.

V [ V ]
CO
100 130 160 190 220 250 280
5
.
10
8
2.08
.
10
7
3.67
.
10
7
5.25
.
10
7
6.83
.
10
7
8.42
.
10
7
1
.
10
6
10
6 -
16.5 s
.
13.5 s 10
6 -
.
15.0 s
10
6 -
.
11.0 s
10
6 -
.
C [ F ]
o

o
em funo da tenso no capacitor e do
tempo de conduo do interruptor S
IN
.

93
O tempo de conduo definido por:
( ) ( )
6 6
18, 5 10 13, 5 10 5
s a
t T t s

(5.3)
Dessa forma, a razo cclica desse interruptor :
6
6
5 10
0, 27
18, 5 10
s
IN
t
D
T
(5.4)
Finalizando, escolheu-se um capacitor de 0,180 F/250V. Com esse valor,
consegue-se obter a potncia desejada alm de realizar a carga e a descarga do capacitor
antes que a corrente no indutor L se anule.

5.2.2 Indutor L

Atravs das equaes (5.5) e (5.6), traa-se a curva que descreve o comportamento
da corrente no indutor L em funo do tempo:
( )
2
1
( ) sen
CO B O
L
O
V V L C
i t t
L L C
_

,
(5.5)
3 3
( ) (0)
B
L L
V
i t I t
L
(5.6)
0 1.08
.
10
6
2.17
.
10
6
3.25
.
10
6
4.33
.
10
6
5.42
.
10
6
6.5
.
10
6
10
5
0
5
10
15
20
L =12.10 [ H ]
L =13.10 [ H ]
L =09.10 [ H ]
L =11.10 [ H ]
6
6
6
6
Ip [ A ]
t [ s ]
a

Figura 5.3 Corrente de pico em funo do indutor e do tempo de conduo.

94
Sabe-se pela anlise do circuito de potncia que a corrente deve zerar antes que o
interruptor seja bloqueado. Com isso, utiliza-se a Figura 5.3 para escolher o valor da
indutncia que garanta que isso ocorra. O valor utilizado nesse projeto de 12 H.
Enfim, utiliza-se a Figura 5.4 para determinar o instante de tempo em que o
interruptor deve entrar em conduo:

0
2
.
10
6
6
.
10
6
1
.
10
5
1.4
.
10
5
1.8
.
10
5
100
200
300
400
T [ s ]
D
Potncia [ W ]

Figura 5.4 Potncia absorvida em funo do instante de entrada em conduo.

O instante de tempo em que o interruptor deve entrar em conduo 3,5s depois
que a tenso V
AB
do inversor do reator eletrnico se torna positiva ou negativa.

5.2.3 Dimensionamento dos semicondutores

A partir dos parmetros escolhidos para o estgio de entrada, pode-se determinar a
corrente mdia, eficaz e de pico nos semicondutores, importantes para definir os
semicondutores a serem utilizados no projeto.

5.2.3.1 Corrente mdia no interruptor e no diodo de sada

A partir da equao (5.7), determina-se a corrente mdia no interruptor e no diodo
de sada:
( )
( ) ( ) ( )
2 2 2 2
0 0
1
sen sen 2, 5
T T
CO B O
B
Lmed Co Co
V V L C
V
I t dt t t t dt A
T L L

1
+
1
]

(5.7)

95
5.2.3.2 Corrente eficaz no interruptor e diodo de sada

A corrente eficaz na sada do estgio de entrada pode ser obtida pela equao (5.8):
( )
( ) ( ) ( )
2
2
2 2 2 2
0
1
5,51
T
CO B O
B
Lef Co Co
V V L C
V
I sen t sen t t t dt A
T L L

_

1
+
1

]
,

(5.8)

5.2.3.3 Corrente de pico nos semicondutores

A corrente de pico nos semicondutores :
( ) ( )
6 9
max 6
227 100 12 10 180 10
15,55
12 10
CO B O
LP
V V L C
i A
L

(5.9)
Verifica-se pelos clculos apresentados at o momento, que os valores de corrente
de pico e eficaz nos interruptores so elevados, o que provoca elevadas perdas em
conduo. Por esse motivo, faz-se uso de dois interruptores do tipo Mosfet em paralelo
para reduzir as perdas em conduo nos interruptores. O Mosfet escolhido para o projeto
o IRFP460 da IR. Suas principais especificaes so:
500
0, 27
1, 65
20
80
DSS
DSon
DSonnorm
D
DM
V V
R
R
I A
I A

Esse componente possui uma resistncia de conduo razoavelmente baixa, se
comparada com a resistncia de outros semicondutores que poderiam ser utilizados. Com a
utilizao de dois interruptores em paralelo, a resistncia em conduo total de 0,135.
O diodo utilizado em srie com os interruptores e o diodo de roda livre o
HFA30TA60C, devido aos elevados nveis de corrente que o componente suporta e a sua
disponibilidade em laboratrio. Suas principais especificaes so:
600
15
60
19
R
F
FRM
rr
V V
I A
I A
t ns

96
Os diodos utilizados na ponte retificadora so diodos rpidos, porm, no precisam
suportar os elevados nveis de corrente que os interruptores conduzem, devido presena
do diodo de roda livre. Utilizam-se quatro diodos MUR 360, cujas especificaes
principais so:
600
4
75
RRM
F
rr
V V
I A
t ns

5.2.4 Perdas nos semicondutores

Nesta seo so realizados os clculos de perdas nos principais componentes do
estgio de entrada do regenerador de energia.

5.2.4.1 Interruptores de entrada

A equao (5.10) define as perdas de conduo destes interruptores:
2 2
_
1, 65 0,135 5,51 6, 76
Cond in DSonnorm DSon Lef
P R R I W (5.10)

5.2.4.2 Diodo srie

A equao (5.11) define as perdas em conduo no diodo em srie com o interruptor:
_
1, 4 2, 5 3, 5
Cond d Lmed
P Von I W (5.11)

5.2.4.3 Diodo de roda livre

Sua perda em conduo pode ser calculada como se segue:
_
1, 4 0,315 0, 441
Cond drl Drlmed
P Von I A (5.12)
A perda total no estgio de entrada do regenerador de energia pode ser calculada
pela equao (5.13):

97
_ _ _ _
6, 76 3, 5 0, 441 10, 7
Test in Cond in Cond d Cond drl
P P P P W + + + + (5.13)

5.2.5 Projeto fsico do indutor do estgio de entrada

Abaixo, tm-se as especificaes de projeto utilizadas para determinar o indutor de
entrada:

6
:12 10 L H
Indutncia;
2
: 400 /
Max
J A cm Densidade de corrente mxima;
: 0, 3
Max
B T Densidade mxima de fluxo magntico;
: 0, 7 kw Fator de ocupao do indutor;
7
: 4 10 /
o
H m

Permeabilidade do ar.

O produto AeAw do ncleo pode ser calculado pela equao:
6
4 4
12 10 15,55 5, 5
10 0,122
0, 7 0, 3 400
Lpk Lef
Max Max
L I I
AeAw cm
kw B J

(5.14)
O ncleo escolhido para o projeto do indutor o E30/7 da Thorton, que possui as
seguintes caractersticas:
4
0, 48 AeAw cm Produto de reas do ncleo;
2
0, 6 Ae cm rea da janela do carretel;
2
0, 8 Aw cm rea da perna lateral do ncleo;
3
4
e
v cm Volume de ferrite.
O nmero de espiras pode ser calculado como se segue:
6
4
12 10 15, 5
10 10
0, 3 0, 6
Lpk
Max
L I
N
B Ae

(5.15)
O entreferro do indutor pode ser calculado pelas equaes (5.16) e (5.17):

98
2 2 7
2 2
6
10 4 10 0, 6
lg 10 10 0, 063
12 10
o
N Ae
cm
L

(5.16)
lg 0, 063
10 10 0,314
2 2
lat
l mm (5.17)
Depois, determina-se o dimetro mximo para o condutor atravs das equaes
(5.18) e (5.19):
3
7, 5 7, 5
0, 032
54 10
pen
cm
f

(5.18)
2 0, 065
Max pen
d cm (5.19)
Para respeitar o dimetro mximo, escolheu-se o condutor 22 AWG, que possui as

0, 064
Cond
d cm Dimetro do condutor;
2
_
0, 003255
Cond e
S cm rea do condutor escolhido;
_
0, 000708 /
cob
cm Resistncia do condutor.

calculado pelas equaes (5.20) e (5.21):
2
5,1
0, 014
400
Lef
C
Max
I
S cm
J
(5.20)
3
_
0, 014
5
3, 255 10
C
C
Cond e
S
N
S

(5.21)
Portanto, so utilizados cinco condutores de 22AWG na confeco do indutor.

5.2.6 Resultados de simulao

A Figura 5.5 apresenta o circuito de potncia do estgio de entrada simulado em
computador.

99
L
Drl
Risol.
CSi2
CSi1
T
T
De
CSi2
IRFP460
CSi1
V
B
L
Ballast
V
AB
C
o
Dr
1
Dr
2
Dr
3
Dr
4
Rgi
2
Rgi
1

Figura 5.5 - Circuito simulado em computador.

A Figura 5.6 mostra a forma de onda da tenso no capacitor e da corrente de sada.
Verifica-se que a corrente evolui cossenoidalmente at seu pico mximo e depois diminui
at zero. A corrente evolui senoidalmente at o instante em que a tenso no capacitor zera.
Depois, ela diminui linearmente at zero. Alm disso, os valores de pico encontrados
comprovam os resultados obtidos pelas equaes deduzidas neste trabalho.

3.0600ms 3.0800ms 3.1000ms 3.1200ms
0V
125V
250V
0A
9.1A
18.2A
I
L
V
Co

Figura 5.6 Corrente no indutor L e tenso no capacitor C
o
.

A corrente de entrada do regenerador pode ser visualizada na Figura 5.7. Verifica-
se que a forma de onda semelhante existente na lmpada, alm de possuir valores de
corrente de pico e eficaz parecidos. Com a obteno desses resultados, partiu-se para o
projeto do inversor Full Bridge, que entrega a energia drenada do estgio de entrada para a
rede eltrica.

100

2.050ms 2.100ms 2.150ms 2.001ms 2.187ms
-2.50A
0A
2.50A
-4.87A
4.94A

Figura 5.7 Corrente na entrada do regenerador.

5.3 Projeto do Inversor

5.3.1 Especificaes de projeto

Para projetar os componentes envolvidos no projeto do inversor Full Bridge so
utilizadas as especificaes a seguir, onde V
IN
representa a tenso de entrada do inversor:

100
IN
V V Tenso no barramento de entrada do inversor;
60 fr Hz Freqncia da rede eltrica;
20 fs kHz Freqncia de comtao dos interruptores do inversor;
240
O
P W Potncia de sada;
0,85 Rendimento;
48,87
O
V V Tenso eficaz na sada do inversor;
82,93
PMax
Vo V Tenso de pico mxima na sada do inversor
55, 29
PMin
Vo V Tenso de pico mnima na sada do inversor;
5 Vin V Ondulao de tenso do barramento de entrada do inversor;
%
0, 2
c
I Porcentagem da ondulao da corrente de sada do inversor.

101
o

A potncia na sada do inversor :
240 0,85 204
O
P P W (5.22)
A partir da potncia, sabe-se que a corrente eficaz na sada do inversor dada pela
equao (5.23):
204
4,174
48,87
O
O
O
P
I A
V
(5.23)
A corrente de pico no indutor do filtro de sada pode ser calculada pela equao
(5.24):
2 4,174 2 5,904
P O
Io I A (5.24)
Calcula-se agora, a ondulao mxima de corrente permitida no indutor atravs da
equao (5.25):
%
5, 9 0, 2 1,181
P c
Io Io I A (5.25)
Atravs da ondulao de corrente, pode-se determinar o indutor de sada pela
equao (5.26):
100
2,1
2 Im 2 20.000 1,181
IN
O
V
L mH
fs ax

(5.26)

5.3.3 Projeto do capacitor de entrada

Determina-se o capacitor de entrada do inversor pela equao (5.27):
240
637
2 2 120 100 5
B
IN
P
C F
fond V Vin

(5.27)
Escolheu-se um capacitor de 680F/250V para o projeto.

102
5.3.4 Dimensionamento dos semicondutores de potncia

5.3.4.1 Clculo da corrente mdia nos semicondutores

Atravs da equao (5.28), sabe-se que o ndice de modulao :
69,11
0, 691
100
P
IN
Vo
Mi
V
(5.28)
A corrente mdia sobre os interruptores de potncia do inversor dada pela
equao (5.29):
1 0, 691 1
5, 9 1, 448
8 2 8 2
Smed P
Mi
I Io A

_ _
+ +

, ,
(5.29)

5.3.4.2 Clculo da corrente eficaz nos semicondutores

A corrente eficaz sobre os interruptores :
8 5, 9 8 0, 691
3 2 3 3 2 3 2, 627
12 12
P
Sef
Io Mi
I A

+ + (5.30)
O IGBT escolhido para os interruptores do inversor Full Bridge o IRG4BC15UD.
Suas principais caractersticas de catlogo so:
9
9
9
9
2, 02
1, 5
1
7, 8
4
70 10
20 10
83 10
38 10
CEN
FN
CEO FO
CN
FN
rrN
rN
fN
rrN
V V
V V
V V V
I A
I A
Q C
t s
t s
t s

103
5.3.5 Perdas nos interruptores

5.3.5.1 Perdas em conduo

As perdas em conduo podem ser calculadas atravs da equao (5.31):
( ) ( )
2
1 1
cos 2,519
8 3 2 8
CM
Cond CEN CEO CEO CM
CN
I Mi Mi
P V V V I W
I

_ _
+ + +

, ,
(5.31)

5.3.5.2 Perdas na entrada em conduo

As perdas na entrada em conduo podem ser calculadas atravs da equao (5.32):
2
2
1 2 0,38
[ 0, 28 0, 015 +
8 3
CM CM CM
On IN rN IN rrN
CN CN CN
I I I
P V t fs V Q
I I I
1
_
1 + + +

1
,
]

0, 8
0, 05 ] 0,153
CM
CM rrN
CN
I
I t fs W
I
_
+ +

,
(5.32)
5.3.5.3 Perdas no bloqueio

A perda no bloqueio do IGBT :
1 1
0,143
3 24
CM
OFF IN CM fN
CN
I
P V I t fs W
I
_
+

,
(5.33)

5.3.5.4 Perdas em conduo do diodo intrnseco

O clculo das perdas em conduo do diodo intrnseco feito atravs da equao
(5.34):
( ) ( )
2
_
1 1
cos 2, 011
8 3 2 8
CM
Cond d FN FO FO CM
CN
I Mi Mi
P V V V I W
I

_ _
+ + +

, ,
(5.34)

104
5.3.5.5 Perdas na comutao do diodo intrnseco

A perda na comutao do diodo intrnseco calculada com se segue:
2
_
1 0,38 0,8
0, 28 0,015 0,05 0,076
3
CM CM CM
On d IN rrNX CM rrN
FN FN FN
I I I
P V Q I t fs W
I I I
1 1
_ _
1 1 + + + +

1 1
, ,
] ]
(5.35)
As perdas totais existentes em cada um dos semicondutores do inversor podem ser
resumidas na seguinte equao:
_ _ _
4, 9
Tot inv Cond On OFF Cond d On d
P P P P P P W + + + + (5.36)

5.3.6 Projeto do transformador elevador

Definindo-se:

: 4, 5 n Relao de transformao;
:10000 Bm G Fluxo mximo para lminas de ferro silcio;
2
: 4, 5 / d A mm Densidade de corrente;
: 4 a cm Largura da central do ncleo do transformador;
: 4, 4 c cm Comprimento do ncleo do transformador;

A seo geomtrica do ncleo pode ser calculada pela equao (5.37):
2
4 4, 4 17, 6 Sg a c cm (5.37)
A seo magntica do ncleo :
2
0, 9 0, 9 17, 6 15,84 Sm Sg cm (5.38)
Dessa forma, a potncia do transformador :
2 2
15,84
60 60 267, 63
7, 5 7, 5
O
Sm
S VA
_ _

, ,
(5.39)
O nmero de espiras do primrio e do secundrio pode ser calculado de acordo com
as equaes (5.40) e (5.41):

105
8 8
10 10 48,87
116
4, 44 4, 44 10.000 15,84 60
O
V
Np
Bm Sm fr

(5.40)
116 4, 5 522 Ns Np n (5.41)
A escolha da seo dos condutores do primrio e secundrio pode ser feita pelas
equaes (5.42) e (5.43):
2 2 2
5,11
10 10 0, 011
4, 5
P
P
I
s cm
d

(5.42)
2 2 3 2
1,13
10 10 2,52 10
4, 5
S
S
I
s cm
d

(5.43)
A resistncia dos enrolamentos pode ser calculada como se segue:
4
2 2 2 4 2 4, 4 23, 083
2 2
t
a
l a c cm

+ + + + (5.44)
116 0, 00022 23, 083 0,594
P P P t
R N l (5.45)
522 0, 000561 23, 083 6, 76
S S S t
R N l (5.46)
Por fim, determina-se o fator de ocupao do ncleo, para verificar se os
parmetros calculados e propostos so possveis de serem implementados. A equao
(5.47) apresenta o fator de ocupao, que normalmente deve ser superior a 3:
2 2
0, 75 0, 75 4
3,58
0, 004105 522 0, 010379 116
condS S condP P
a
Fo
A N A N

+ +
(5.47)
O transformador foi montado em laboratrio e depois foi tirada sua curva de
magnetizao, apresentada na Figura 5.8.

106
0.2 0.4 0.6 0.8 1 1.2
0
20
40
60
80
Tenso [ V ]
Corrente [ A ]
48,8

Figura 5.8 Curva de magnetizao do transformador.

Alm disso, foi medida em laboratrio a indutncia de disperso do transformador.
O valor dessa indutncia de L
Disp
= 158H, referenciado ao primrio do transformador.

5.3.7 Projeto fsico do indutor do filtro de sada

Abaixo, tm-se as variveis utilizadas para se determinar o indutor de filtro. O valor
do indutor menor do que o calculado pois a indutncia de disperso do transformador de
sada utilizada para reduzir o volume do indutor.

3
:1,942 10
O
L H
Indutncia do filtro de sada;

2
: 450 /
Max
J A cm Densidade mxima de corrente;
: 0,15
Max
B T Densidade mxima de fluxo magntico;
: 0, 7 kw Fator de ocupao do indutor.

O indutor magneticamente acoplado, conforme apresentado anteriormente,
apresenta uma indutncia duas vezes maior. Entretanto, a densidade de fluxo mxima que
pode ser utilizada neste ncleo menor do que a utilizada no ncleo convencional, para
evitar que o ncleo sature. Com a utilizao de uma densidade de fluxo maior ocorre a
saturao do ncleo, no havendo, portanto, vantagem na utilizao do ncleo

107
magneticamente acoplado neste tipo de aplicao. O produto AeAw do ncleo pode ser
determinado pela equao (5.48):
3
4 4 4
1,942 10 7, 3 4, 2
10 10 6, 29
2 2 0, 7 0,15 450
O p O
Max Max
L Io I
AeAw cm
kw B J

(5.48)
O ncleo escolhido para este indutor o E55 da Thorton. Este ncleo possui as
4
2
2
8,85
3,54
2, 5
AeAw cm
Ae cm
Aw cm

O nmero de espiras para cada enrolamento determinado pela equao (5.49):
3
4
1,942 10 7, 4
10 67
4 4 0,15 3,54
O p
enr
Max
L Io
N
B Ae

(5.49)
O entreferro da perna central do ncleo do indutor calculado pela equao (5.50):
2 2 7
2 2
4 4 67 4 10 3,54
lg 10 10 0,81
1,942
enr o
O
N Ae
cm
L

(5.50)
O entreferro das pernas laterais :
lg 0,81
10 10 4, 05
2 2
lat
l mm (5.51)
2
5
0, 011
450
O
C
Max
I
S cm
J
(5.52)
O condutor escolhido o 19AWG, que possui a seguinte rea:
3 2
_
6,527 10
Cond e
S cm

O nmero de condutores em paralelo :
3
_
0, 011
2
6,527 10
C
C
Cond e
S
N
S

(5.53)
Neste indutor, verifica-se a necessidade do uso de dois condutores em paralelo.

108
5.3.8 Elementos do bootstrap

Do catlogo, tira-se os dados necessrios para o projeto dos elementos dos dois
bootstraps a serem utilizados no projeto:

9
64 10 Qg C
Carga de gate do interruptor ligado fonte flutuante do

bootstrap;
9
5 10
Ls
Q C
Carga requerida pelo bootstrap para a mudana de nvel

lgico;
230
Qbs
I A Corrente quiescente que circula pela fonte flutuante Vbs.

A carga mnima fornecida para a fonte bootstrap calculada a seguir:
7
2 1, 44 10
Qbs
Cbs
Ls
I
I
Qbs Qg Q C
fs fs

+ + + (5.54)
A corrente mxima que circula pelo diodo bootstrap a seguinte:
2,89
F
I Qbs fs mA (5.55)
Atravs da equao (5.55) e da tenso de barramento do inversor, define-se o diodo
a ser utilizado no projeto. Escolheu-se o MUR120.
O capacitor de bootstrap deve ser capaz de armazenar a carga correspondente a
equao (5.54) e no ter um ripple de tenso muito grande para no comprometer os pulsos
de comando. O capacitor calculado pela equao (5.56):
30 470
F Ls
Qbs
Cbs nF
Vcc V V

(5.56)
A resistncia de gate dos interruptores do inversor pode ser calculada como segue:
33
2, 2
r
t
Rg
Ciss

(5.57)

109
5.4 Projeto dos Componentes Externos ao UC3854

A partir das especificaes abaixo, pode-se projetar os elementos externos ao
UC3854:

max : 58, 667 Vo V Tenso eficaz mxima na sada do inversor;
min : 39,111 Vo V Tenso mnima na sada do inversor;
: 7, 5 Vref V Tenso de referncia do UC3854;
: 20.000 fs Hz Freqncia de comutao dos interruptores do inversor;

Primeiro, calcula-se as correntes mxima de pico e eficaz na sada do inversor,
conforme (5.58) e (5.59):
2 2 240 0,85
max 7,37
min 39,11
P
Iop A
Vo

(5.58)
max
max 5, 21
2
Iop
Io A (5.59)
Como necessrio um isolamento para fazer a amostra da corrente na sada do
inversor, optou-se pela utilizao de um sensor de efeito hall. Escolheu-se o sensor de
corrente HX10-P/SP2 da LEM, por trabalhar com uma corrente nominal prxima
existente na sada do inversor. Suas principais caractersticas so:
10
45
50
PN
P
OUT
I A
I A
R

O sensor oferece uma tenso de sada que varia de 2,5V a 3,125V, mesmo quando
utilizada uma alimentao simtrica. Dessa forma, quando a corrente na sada do circuito
zero, a tenso na sada do sensor (retificador de preciso) de 2,5V. O integrado no
consegue comparar essa tenso de 2,5V com o sinal da corrente de referncia, sendo
necessrio eliminar esse nvel CC de tenso com um circuito de offset. Eliminando esse
nvel CC, a tenso na sada do retificador de preciso varia de 0V a 0,625V. Com isso,
tem-se:

110
10
0, 625
Sensor
Sensor
I A
V

A configurao do amplificador operacional do retificador de preciso a seguinte:

Figura 5. 9 Retificador de preciso utilizado na sada do sensor.

5.4.1 Clculo da proteo de sobrecorrente

Na sada do sensor h um retificador de preciso com a utilizao de amplificadores
operacionais para retificar a forma de onda da corrente e evitar que sejam introduzidas
grandezas negativas no integrado. A corrente mxima admitida no CI :
max max (1 0, 3) 7,37 (1 0, 3) 9,59 Io Iop A + + (5.60)
A tenso mxima na sada do sensor :
max 0, 625 9,59
max 0, 6
10
Sensor
Sensor
V Io
Vsh V
I

(5.61)
De acordo com o sensor escolhido, utilizou-se um resistor R
L
= 120. Adotando-se
R
9
= 27k, pode-se calcular o resistor R
8
atravs da equao:
9
8
max
4 7
L
Io r R R
R k
Vref

(5.62)

111
5.4.2 Clculo dos resistores R1, R2 e definio da freqncia fs

Escolheu-se um valor para o capacitor C
5
e depois foi calculado o valor do resistor
R
16
. Fez-se C
5
= 10nF.
16
5
1, 25
6, 25 R k
C fs

(5.63)
Na prtica, colocado um trimpot para ajustar com preciso o valor da freqncia
de comutao. O valor mximo da corrente na sada do multiplicador :
16
3, 75
0, 6 Iacm mA
R
(5.64)
Os resistores R
1
e R
2
podem ser determinados pela equao:
1 2
max 0, 6
1 2
0, 6
Vsh
R R k
Iacm m
(5.65)

5.4.3 Clculo da malha direta de controle da tenso de sada

Utiliza-se como sinal de tenso para essa malha uma tenso vinda de um
enrolamento auxiliar do transformador da fonte auxiliar. A tenso eficaz na sada de
110V. Com isso:
min 110 0, 2 110 88 Vo V (5.66)
max 110 0, 2 110 132 Vo V + (5.67)
Assim sendo, a tenso mdia mnima na entrada do feedforward pode ser
determinada a partir da equao (5.68):
min 0, 9 min 0, 9 88 79, 2 Vomed Vo V (5.68)
Definindo-se R
12
= 220k, pode-se determinar R
13
e R
14
:
3
12
13
( 1, 414) (7, 5 1, 414) 220 10
18
min 79, 2 7, 5
Vref R
R k
Vomed Vref

(5.69)
3
13
14
1, 414 18 10 1, 414
4, 7
1, 414 7, 5 1, 414
R
R k
Vref

(5.70)

112
Adotando-se a freqncia de corte como sendo em 12Hz, pode-se calcular os
capacitores C
6
e C
7
atravs das equaes (5.71) e (5.72):
6 3
13
1 1
680
2 2 12 18 10
C nF
fcorte R

(5.71)
7 3
14
1 1
2.700
2 2 12 4, 7 10
C nF
fcorte R

(5.72)

5.4.4 Amostra da tenso da rede

A amostra da tenso da rede, que fornece o formato da corrente de sada do
inversor, fornecida pelos resistores R
10
e R
11
:
11
3
max 2 132 2
330
0, 6 10
Vo
R k
Iacm

(5.73)
3
11
10
330 10
82
4 4
R
R k
(5.74)

5.4.5 Definio do tempo de partida progressiva

Utiliza-se neste projeto um tempo de partida de cinco segundos para o prottipo,
para garantir que o sistema de partida do circuito tenha acionado todo o sistema de
controle. A partir desse tempo, encontra-se o capacitor C
4
pela equao (5.75):
6 6
4
7 10 7 10 5
4, 7
7, 5 7, 5
ton
C F

(5.75)
Alm dos componentes calculados at o momento, utilizam-se ainda os seguintes
componentes:

k R
nF C C C
22
100
15
10 9 8

113
5.4.6 Compensador de corrente

Este compensador projetado conforme a metodologia apresentada no captulo
anterior. A derivada da tenso no sinal da dente de serra pode ser calculada pela equao
(5.76):
4, 3 20.000 86.000
T
Vt V fs (5.76)
A derivada da corrente no indutor dada por:
( ) ( )
3
100 82,933
0, 051 4.442, 6
2,1 10
IN PMax
O
V Vo
Vsh Rsh
L

+ +

(5.77)
O ganho mximo que pode ser utilizado para que no ocorra duas vezes a passagem
do sinal do controlador pela triangular dado pela equao (5.78):
19,35
Max
Vt
G
Vsh
(5.78)
Escolheu-se um ganho na faixa plana (freqncia entre o plo e o zero do
compensador) de 17 k . Assim, pode-se calcular R
3
3 1
17 1.200 17 R k R k
(5.79)
A freqncia do zero :
1.000
20
fs
fz Hz (5.80)
Assim, consegue-se calcular C
1
:
1 3
3
1 1
9
2 2 17 10 1.000
C nF
R fz

(5.81)
Fazendo-se a freqncia do plo ser a metade da freqncia de chaveamento, tm-
se:
9
1
2 9
3 1 3
9 10
1
2 1 2 9 10 1
C
C nF
R C R

(5.82)
Com esses dados, pode-se traar os diagramas de bode do ganho e da fase do
compensador, conforme mostram as Figura 5.10 e Figura 5.11:

114
10 100 1
.
10
3
1
.
10
4
1
.
10
5
1
.
10
6
1
.
10
7
0
50
100
Frequncia [ Hz ]
Ganho C(s) [ dB ]

Figura 5.10 Diagrama do ganho do compensador de corrente.

10 100 1
.
10
3
1
.
10
4
1
.
10
5
1
.
10
6
100
80
60
40
20
Frequncia [ Hz ]
Fase C(s) [ ]
o

Figura 5.11 Diagrama da fase do compensador de corrente.

O diagrama de bode do ganho da planta mais o compensador apresentado na
Figura 5.12 . Verifica-se que o cruzamento pelo zero ocorre em aproximadamente 3kHz.

1 10 100 1
.
10
3
1
.
10
4
1
.
10
5
1
.
10
6
1
.
10
7
100
0
100
Frequncia [ Hz ]
2
Ganho G (s) [ dB ]

Figura 5.12 Diagrama do ganho da planta mais compensador.

115
A Figura 5.13 apresenta o diagrama de bode da fase da planta mais compensador.
Verifica-se que se obteve uma margem de fase segura para o sistema (55
o
), evitando que o
mesmo esteja prximo da instabilidade.

10 100 1
.
10
3
1
.
10
4
1
.
10
5
1
.
10
6
160
140
120
Frequncia [ Hz ]
2
Fase G (s) [ ]
o
180

Figura 5.13 Diagrama da fase da planta mais compensador.

5.4.7 Compensador de tenso

Admitindo-se um capacitor
3
470 C nF , pode-se calcular o valor de R
6
:
6 7
3
10 10 10 7, 5
10
2 2 120 100 470 10
IN
Vin Vref
R k
fond V C

(5.83)
Calculando a freqncia de corte atravs da equao (5.84):
2 2 6 3 9
6 3
1 1 240 7,5
17, 25
2 2 100 10 680 10 10 10 470 10
IN B
P Vref
fc Hz
V Vin C R C

(5.84)
Assim, pode-se calcular R
7
:
7 9
3
1 1
18
2 2 17, 25 470 10
R k
fc C

(5.85)
A freqncia de corte obtida 5,3 vezes menor do que a oscilao em 120Hz da
tenso de entrada. A freqncia de corte baixa para que o controle da tenso de entrada
do inversor no procure compensar o erro esttico da tenso, piorando o fator de potncia
do regenerador.

116
5.4.8 Resultados de simulao do Inversor

O circuito completo do regenerador de energia utilizado em simulao
apresentado na Figura 5.14. Os resultados de simulao obtidos com o circuito so
satisfatrios, se aproximando muito dos resultados esperados. As figuras a seguir mostram
as principais formas de onda do regenerador.

Figura 5.14 Circuito do regenerador simulado.

117
A Figura 5.15 mostra a forma de onda da corrente e da tenso de sada do inversor e
da tenso no barramento de entrada do inversor. A corrente foi multiplicada por cinco para
ser melhor visualizada em comparao com a tenso.Verifica-se que o barramento possui
uma ondulao em 120Hz. Alm disso, a corrente est defasada de 180
o
da tenso e com
pouca ondulao. A distoro da corrente na passagem por zero ocorre devido estratgia
de controlar apenas dois interruptores em cada semiciclo da tenso da rede eltrica. Se
fosse utilizada uma estratgia de controle complementar com um circuito de quatro
quadrantes, no haveria essa distoro na passagem por zero.

58.3ms 66.7ms 75.0ms 83.3ms
0
-82
110
Vin
Vo
Io 5
.

Figura 5.15 Corrente e tenso de sada e tenso no barramento.

A Figura 5.16 apresenta a corrente de sada do circuito, antes do transformador
elevador de sada. Verifica-se o bom comportamento da corrente em regime.

41.7ms 50.0ms 58.3ms 66.7ms 75.0ms 83.3ms 91.7ms
0A
-7.6A
8.5A

Figura 5.16 Corrente de sada (primrio).

118
5.4.9 Anlise harmnica

Depois dos resultados de simulao serem verificados, feita uma anlise
harmnica da forma de onda da corrente de sada do inversor. A Tabela 5.1 mostra a
anlise harmnica dessa corrente:

Tabela 5.1 Distoro harmnica da corrente de sada.

N
o
Harmnica Freqncia (Hz) Amplitude da Harmnica (%)
3 180 1,49
5 300 1,02
7 420 1,05
9 540 1,14
11 660 1,25
13 780 1,35
15 900 1,26

Verifica-se que as componentes harmnicas de corrente so baixas, inserindo pouca
distoro na rede eltrica. A distoro harmnica total obtida em simulao de 3,77%.
O fator de potncia pode ser calculado pela equao (5.86):
( ) ( )
2 2
cos cos 180
0,999
1 1 0, 0377
FP
THD

+
(5.86)
O sinal negativo no resultado decorrente da defasagem da corrente em relao
tenso de sada. Como o valor praticamente unitrio, sabe-se que no h circulao de
reativos pelo sistema, ou seja, a corrente entregue rede eltrica apresenta um contedo
harmnico prximo de zero.

5.5 Definio do Dissipador

Conforme apresentado no Captulo III, todos os semicondutores de potncia deste
projeto so alocados no mesmo dissipador. O modelo simplificado do dissipador utilizado

119
pode ser visualizado na Figura 5.17:

2,7 0,5 Rda
2,7 0,5
2,7 0,5
2,7 0,5
0,45 0,24
0,45 0,24
0,85 0,25
0,85 0,25
Ta
Td
4,9W
4,9W
4,9W
4,9W
3,38W
3,38W
3,5W
0,44W

Figura 5.17 Resistncias Trmicas ligadas ao mesmo dissipador.

Define-se que:
0
0
100
45
jMax
Amb
T C
T C

A potncia total dissipada nos semicondutores calculada pela soma das equaes
(5.13) e (5.36), conforme mostra a equao (5.87):
_ _ _
4 10, 7 4 4, 9 30, 3
Tot sem Test in Tot inv
P P P W + + (5.87)
A resistncia trmica mxima juno-ambiente pode ser calculada pela equao
(5.88):
0
_
( )
(100 45)
1,81 /
30, 3
jMax Amb
Thja
Tot sem
T T
R C W
P

(5.88)
A temperatura do dissipador deve ser a menor entre as calculadas para os
componentes alocados, conforme as equaes (5.89), (5.90), (5.91):

120
0
1 1 1 1
100 4, 9 2, 7 0, 5 19, 6 76,97 /
Thjc Thcd T
Td Tj P R R P C W (5.89)
0
2 2 2 2
100 3,38 0, 45 0, 24 6, 76 96, 8 /
Thjc Thcd T
0
3 3 3 3
100 3, 5 0,85 0, 25 4 96 /
Thjc Thcd T
A resistncia trmica dissipador ambiente pode ser calculada pela equao (5.92):
0
_
76,97 45
1, 055 /
30, 3
Thda
Tot sem
Td Ta
R C W
P

(5.92)
Essa a maior resistncia trmica permitida no dissipador a ser utilizado neste
projeto.

5.6 Partida Progressiva do Circuito

Para evitar que se tenha elevados nveis de corrente nos interruptores na partida do
regenerador de energia, elaborado um sistema de partida progressiva. So utilizados um
rel e um resistor de in-rush para reduzir o pico da corrente de partida. O resistor de in-
rush utilizado o seguinte:
_ max
_
2
82,93 2
9,1
12
IN
Rush
IN rush
V
R
I

(5.93)
O tempo de carga do capacitor :
6
5 5 9,1 680 10 0, 031
Car Rush B
t R C s
(5.94)
Pelo catlogo do rel, tm-se que:
Re
Re
15
16, 7
720
CC
le
le
V V
I mA
R

O resistor R
S5
e o capacitor C
S3
podem ser calculados pelas equaes (5.95) e
(5.96):
5 Re 3
Re
15
720 180
16, 7 10
CC
S le
le
V
R R
I

(5.95)

121
3
5 Re
5 5 0, 031
150
180 720
Car
S
S le
t
C F
R R

+ +
(5.96)
Depois que o capacitor de entrada do inversor est carregado, o rel passa a
conduzir a corrente de carga. Entretanto, o controle do estgio de entrada posto em
funcionamento alguns milisengundos depois que o capacitor C
B
est carregado. Depois que
o estgio de entrada est em funcionamento, o bootstrap habilitado a transmitir os pulsos
de comando do inversor. O atraso na entrega dos pulsos de comando pelos bootstraps e
pelo SG3525 feito atravs de seus pinos de shutdown com o uso de um circuito RC.
Finalmente, o sistema de partida progressiva do UC3854 feito de forma que a
razo cclica comece a variar normalmente somente quando os circuitos de partida do
estgio de entrada e do inversor colocaram esses circuitos em funcionamento. As etapas da
partida progressiva so listadas a seguir:

1
a
Etapa: circuito de in-rush para carregar o capacitor de entrada do inversor;
2
a
Etapa: atraso na partida do SG3525 atravs do pino de shutdown;
3
a
Etapa: atraso na partida dos IR2110 atravs dos pinos de shutdown;
4
a
Etapa: com as etapas anteriores terminadas, o integrado UC3854 comea a
variar a razo cclica para obter uma corrente senoidal em sua sada.

5.7 Circuito Completo do Regenerador

A Figura 5.18 apresenta o circuito completo do regenerador de energia proposto
neste trabalho. A parte superior da figura mostra o estgio de potncia do conversor,
seguida do driver de comando dos interruptores de entrada. Verifica-se logo acima do
UC3854 a presena do retificador de preciso utilizado para retificar o sinal da sada do
sensor utilizado.

122

Figura 5.18 Circuito completo do regenerador de energia implementado em
laboratrio.

123
5.8 Lista de Materiais

Os componentes utilizados no prottipo montado em laboratrio so listados na
Tabela 5.2 de acordo com o circuito a que fazem parte: circuito de potncia, circuito de
comando dos interruptores de entrada (Comando S
IN
) e circuito de controle dos
interruptores do inversor (Comando So).

Tabela 5.2 Lista de materiais do regenerador de energia proposto.

Elemento do Circuito Componente Escolhido Circuito
Dr
1
, Dr
2
, Dr
3
, Dr
4
MUR 460 Potncia
Drl, De HFA30TA60C Potncia
Si
1
e Si
2
IRFP460 Potncia
S
1
,S
2
, S
3
e S
4
IRG4BC15UD Potncia
C
o
180nF - polipropileno Potncia
C
B
680F/200V eletroltico Potncia
C
S3 150F - eletroltico Potncia
R
Rush 9,1 - 5W Potncia
R
s5 180 - 1/8W Potncia
Rv
1
270k - 1/8W Potncia
Rv
2
Trimpot 50k Potncia
Rv
3
e Rv
4
150k -1/8W Potncia
Rv
5
e Rv
6
5k6 - 1/8W Potncia
Rel RE030012 da Schrack Potncia
Sensor Hall Hx10-P/SP2 Potncia
Le 12H Potncia
L
o
1,98mH Potncia
Comparador LM 311 Comando S
IN
e So
Monoestvel 4528 Comando S
IN

Comparador PWM SG 3525A Comando S
IN

124
D
1
e D
2
1N4148 Comando S
IN

Dz
1
e Dz
2
Zener 16V/500mW Comando S
IN

Q
1
2N2222 Comando S
IN

Q
2
BC337 Comando S
IN

Q
3
BC271 Comando S
IN

Rd
1
10k - 1/8W Comando S
IN

Rv
7
IN

Rv
8
IN

Rt
1
IN

Rt
2
470 - 1/8W Comando S
IN

Rd
1
, Rd
4 10k - 1/8W Comando S
IN

Rd
2
3k9 - 1/8W Comando S
IN

Rd
3
680 - 1/8W Comando S
IN

Rd
5
1k - 1/8W Comando S
IN

Rgi
1
, Rgi
2
8.2 1/8W Comando S
IN

Rs
1
2k7 - 1/8W Comando S
IN
Rs
2 120k - 1/8W Comando S
IN
T
2
, T
3
Trimpot de 2k Comando S
IN

T
1
Trimpot de 50k Comando S
IN

Cd
1
, Ct 1nF Comando S
IN

Cd
2
680nF Comando S
IN

Cd
3
1F Comando S
IN

Cc
1
100nF Comando S
IN

Cs
1 220F - eletroltico Comando S
IN

Amplificador Operacional LF 411 Comando So
Controlador de FP UC 3854N Comando So
40106 MC 14050B Comando So
4081 MC 14070B Comando So
Bootstrap IR 2110 Comando So

125
D
3
e D
4
1N4148 Comando So
Dr
5
, Dr
6
, Dr
7
e Dr
8
1N4004 Comando So
Db
1
e Db
2
MUR 130 Comando So
Dz
3
Zener 15V-500mW Comando So
Rd
6
, Rd
7
e Rd
8
10k - 1/8W de preciso Comando So
Rd
9
18k - 1/8W Comando So
Rd
10
3k3 - 1/8W Comando So
Rv
9
, Rv
10
e Rv
11
Rv
12
e Rv
14
Rv
13
e Rv
15
Rtm1 e Rtm2 1k 1/8W Comando So
Rload 2k2 1/8W Comando So
Rs
3 120k 1/8W Comando So
Rs
4 2k7 1/8W Comando So
Rzen 560 1/8W Comando So
R
1
, R
2 1k2 - 1/8W Comando So
R
3
R
6
R
7
R
8
R
9
R
10
R
11
R
12
R
13
R
14
R
15
R
16
Trimpot 1k Comando So
RL 120 - 1/8W Comando So

126
Rg
1
, Rg
2
, Rg
3
e Rg
4
33 - 1/8W Comando So
C
1
22n Comando So
C
2
1nF Comando So
C
3
470nF Comando So
C
4
4,7F - eletroltico Comando So
C
5
6,8nF Comando So
C
6
680nF Comando So
C
7
2,7F - eletroltico Comando So
C
8
, C
9
100nF Comando So
C
10
1F eletroltico Comando So
Cbt
1
, Cbt
2
, Cbt
3
e Cbt
4
470nF Comando So
Cs
2 470F eletroltico Comando So
Reguladores 7815, 7818, 7915, 7918 Fonte Auxiliar
Dr
9
, Dr
10
, Dr
11
e Dr
12
1N4002 Fonte Auxiliar
Cf
1
470F eletroltico Fonte Auxiliar
Cf
2
100F eletroltico Fonte Auxiliar
Cf3 - Cf
10
100nF Fonte Auxiliar

Os capacitores que no possuem seus dados ou parmetros especificados na lista de
materiais so capacitores cermicos.

5.9 Resultados Experimentais

Para comprovar os resultados obtidos em simulao, foi montado um prottipo em
laboratrio. Verifica-se atravs dos resultados obtidos o bom funcionamento do circuito
proposto. A Figura 5.19 apresenta a forma de onda da corrente no indutor de sada do
circuito. A corrente apresenta uma pequena distoro na passagem por zero, que ocorre
porque o integrado utilizado para fazer as malhas de controle do inversor opera em dois
quadrantes, exigindo uma estratgia de controle dos interruptores na qual apenas dois
interruptores so comandados a conduzir a cada semiciclo da tenso da rede eltrica.
Entretanto, verifica-se que a corrente apresenta uma ondulao prxima calculada e com

127
pouca distoro harmnica.

1.00 MS/s Sample Trig
Ax2 2.00A M 5.0ms Line
A2

Figura 5.19 Corrente no indutor de sada.

A Figura 5.20 mostra a forma de onda da tenso e da corrente de sada. Verifica-se
que a corrente de sada est defasada de 180
o
da tenso da rede eltrica, caracterizando que
o circuito proposto para reciclar energia do reator eletrnico est devolvendo energia para
a rede. A corrente apresenta pouco contedo harmnico, fazendo com que o fator de
potncia da sada seja elevado, ou seja, com pouca circulao de reativos pelo sistema.

100 kS/s Sample Trig
Ch1 100.0V Ax2 1.0A M 5.0ms
A2 High
1.30 A
A2
1

Figura 5.20 Corrente e tenso de sada.

128
A Figura 5.21 apresenta a forma de onda da tenso no capacitor do estgio de
entrada do regenerador de energia. Verifica-se que a forma de onda semelhante obtida
em simulao, com uma pequena alterao devido estratgia de comandar os
interruptores com uma razo cclica maior do que a calculada, ao invs de comand-los no
instante que proporcionaria a potncia desejada, conforme a Figura 5.4.

25 MS/s Sample Trig
Ch1 50.0V M 20.0us
1

Figura 5.21 Tenso no capacitor C
o
.

A Figura 5.22 apresenta a corrente no indutor do circuito de entrada e a tenso de
comando dos interruptores de entrada. Verifica-se que a corrente se anula antes que o
interruptor comandado a bloquear. Alm disso, os valores eficazes e de pico da corrente
comprovam a validade das equaes apresentadas.
A tenso do barramento de entrada do inversor e a tenso no capacitor de entrada
do regenerador (C
o
) so mostradas na Figura 5.23. O sistema se comportou corretamente,
no havendo batimento em outras freqncias e ficando o regenerador sincronizado com o
reator eletrnico.

129
50 MS/s Sample Trig
Ch1 5.0A Ch2 10.0V M 5.0us
2
1

Figura 5.22 Pulsos de comando e corrente em S
IN1
.

Ch1 50.0V Ax1 50.0V M 5.0ms
Ch1
A1

Figura 5.23 Tenso de barramento e tenso em C
o
.

A Figura 5.24 mostra a tenso e a corrente nos interruptores do estgio de entrada.
Verifica-se que a comutao ocorre sobre tenso e corrente nula, conforme previsto na
anlise terica.

130
50 MS/s Sample Trig
Ch1 5.0A Ch2 50.0V M 2.0us
1
2

Figura 5.24 Tenso e corrente no interruptor S
IN1
.

A tenso sobre os interruptores do inversor se comportou de forma adequada, sem
picos de tenso, conforme mostra a Figura 5.25, que mostra tambm o detalhe da
ondulao da corrente de sada do inversor.

10 MS/s Sample Trig
Ax1 50.0V Ax2 5.0A M 5.0us
A1
A2

Figura 5.25 Tenso sobre um dos interruptores do inversor e ondulao de corrente.

131
A Figura 5.26 apresenta a corrente de entrada do regenerador de energia (sada do
reator eletrnico). Pela anlise da figura, percebe-se que a forma de onda muito
semelhante obtida na Figura 1.13, que mostra a corrente na lmpada. Verificou-se em
laboratrio que o reator funcionou corretamente, sem apresentar problemas referentes ao
teste com o regenerador de energia. Isso demonstra que o regenerador proposto emula com
relativa preciso uma lmpada, mas devolvendo a energia armazenada do reator eletrnico
para a rede eltrica.

Ch1 2.0A M 25.0us

Figura 5.26 Corrente de entrada do regenerador de energia.

Conforme pode ser verificado nos clculos de perdas nos semicondutores, o
regenerador de energia proposto apresenta uma quantia considervel de perdas. Alm das
perdas nos semicondutores, tm-se muitas perdas no transformador de sada do circuito. O
rendimento total do sistema obtido em laboratrio foi de 76,5%. Ou seja, para uma
potncia na entrada do regenerador igual a 250W, entregou-se para a rede eltrica
191,25W.
O rendimento do sistema poderia ser aumentado com as seguintes mudanas:
Utilizao de Mosfets com menor resistncia em conduo;
IGBTs e diodos com tenso V
CE
menor;
Utilizao de um transformador de baixa freqncia com lminas de ferro silcio
de gro orientado e com lminas menos espessas. Atravs de um catlogo de

132
fabricante [20], verifica-se que com essas alteraes, as perdas no ferro poderiam
ser reduzidas em at quatro vezes. Como as perdas no ferro somam
aproximadamente 9W, esse valor poderia ser reduzido para 2,25W. Com essa
alterao, o rendimento do sistema subiria para 79,2%. A perda total verificada em
laboratrio no transformador de 14,4W.

claro que essas alteraes elevariam o custo do regenerador de energia. Neste
caso, a empresa interessada no projeto deveria avaliar o quanto essas alteraes so ou no
interessantes de serem feitas. Com elas, o tempo de amortizao do equipamento aumenta,
porm, depois de amortizado o equipamento, a economia de energia eltrica maior.

5.9.1 Anlise harmnica

Nesta seo analisada a qualidade da corrente injetada na rede eltrica. Inicia-se
com uma anlise da tenso da rede eltrica, seguidas da corrente no indutor de sada e
corrente no secundrio do transformador.
A Figura 5.27 apresenta o grfico contendo os harmnicos existentes na tenso da
rede eltrica no momento em que foram feitas as aquisies de corrente do regenerador de
energia. A taxa de distoro harmnica total obtida da forma de onda da tenso de sada
de 3%.

2 6 10 14 18 22 26 30 34 38 42 46 50
0.0%
0.2%
0.5%
0.7%
0.9%
1.2%
1.4%
1.6%
1.9%
2.1%
2.3%

Figura 5.27 Amplitude das harmnicas em % da fundamental da tenso da rede.

133
A Figura 5.28 apresenta um grfico com as principais componentes harmnicas da
corrente no indutor de sada do circuito. Verifica-se que a maior harmnica presente na
corrente a de ordem 3, porm, com apenas 4,5% do valor da fundamental.

2 6 10 14 18 22 26 30 34 38 42 46 50
0.0%
0.4%
0.9%
1.3%
1.8%
2.2%
2.7%
3.1%
3.6%
4.0%
4.5%

Figura 5.28 - Magnitude das harmnicas em % da corrente no indutor em relao
fundamental.

A corrente no indutor apresentou um pequeno valor mdio antes do transformador,
provocando o aparecimento de harmnicas pares. Esse valor mdio aparece porque o
circuito de entrada no consegue fornecer perfeitamente a mesma energia durante todo o
intervalo de tempo, resultando numa pequena assimetria da corrente de sada. Entretanto,
esse valor mdio muito baixo, no comprometendo o funcionamento do sistema e a
qualidade da corrente injetada na rede eltrica.
A distoro harmnica total da corrente no indutor de 6,68%. Alm disso, a
defasagem da tenso de sada de 179,94
o
. Com isso, conclui-se que se essa fosse a
corrente injetada na rede eltrica, teria-se uma corrente com reduzida quantidade de
distoro harmnica e elevado fator de potncia, conforme mostra a equao (5.97).
Entretanto, considerou-se para esse clculo que a tenso da rede eltrica no possua
componentes harmnicas, que reduziria um pouco o fator de potncia obtido.
( ) ( )
2 2
cos cos 179,94
0,997
1 1 0, 0668
FP
THD

+
(5.97)

134
A Figura 5.29 apresenta um grfico contendo a porcentagem das componentes
harmnicas em relao a fundamental da corrente de sada do regenerador de energia.
Verifica-se que o harmnico mais importante o de ordem 3, que teve seu valor
aumentado em relao ao da Figura 5.28 devido corrente de magnetizao do
transformador de sada. Entretanto, esse acrscimo muito pequeno, no comprometendo
o fator de potncia do circuito.

2 6 10 14 18 22 26 30 34 38 42 46 50
0.0%
0.6%
1.2%
1.8%
2.4%
3.0%
3.6%
4.2%
4.8%
5.4%
6.0%
6.6%

Figura 5.29 Magnitude da harmnica em % da corrente de sada em relao
fundamental.

As principais componentes harmnicas da corrente de sada so mostradas na
Tabela 5.3:


N
o
Harmnica Freqncia (Hz) Amplitude da Harmnica (%)
2 120 3,9
3 180 6,0
4 240 0,12
5 300 1,91
7 420 1,17

135
9 540 0,87
11 660 0,53
13 780 0,40
15 900 0,84

A partir das harmnicas individuais de corrente, chegou-se a Tabela 5.4, que
apresenta os seguintes resultados:


TDH (%)
(
o
)
FP
7,89 177 -0,99

Apesar de no haver uma norma que regulamenta a quantidade de harmnicos que
podem ser injetados na rede eltrica por sistemas regenerativos de energia, verifica-se que
o resultado muito bom e praticamente no h circulao de reativos pela rede eltrica.
Alm disso, o resultado bastante semelhante ao obtido em simulao.
A Figura 5.30 apresenta uma foto do prottipo do regenerador de energia
implementado em laboratrio.

Figura 5.30 Foto do prottipo implementado em laboratrio.

136
5.10 Concluso

Neste captulo elaborado um projeto para o regenerador de energia a partir da
metodologia de clculo apresentada nos captulos anteriores. As simulaes realizadas
ofereceram o apoio necessrio para a elaborao do prottipo em laboratrio.
Os resultados obtidos em laboratrio comprovam o bom funcionamento do estgio
de entrada, o qual consegue drenar a potncia que o projetista deseja do reator eletrnico.
Alm disso, a corrente devolvida rede eltrica est em fase com a tenso e com reduzida
taxa de distoro harmnica.
O rendimento obtido do prottipo ficou em torno de 76,5 %. Esse rendimento no
muito elevado devido aos altos nveis de corrente que o circuito trabalha, resultando em
elevadas perdas nos semicondutores e no transformador de sada do circuito. Entretanto, a
maior parte da energia processada devolvida para a rede eltrica, evitando um grande
desperdcio de energia.

137
CONCLUSO GERAL

O primeiro captulo deste trabalho aborda a importncia da utilizao de tcnicas
que eliminem ou reduzam o consumo de energia eltrica do teste de burn-in de
equipamentos eletrnicos. Verifica-se que o teste adequado desses equipamentos com a
utilizao de um reciclador de energia diminui no s a energia eltrica desperdiada com
o uso de cargas resistivas, como tambm reduz a energia gasta com a ventilao do
ambiente e o tamanho do local necessrio para a realizao do teste e o pico de demanda
da empresa em questo, economia essa que pode ser repassada ao consumidor final aps a
amortizao do custo do equipamento utilizado para fazer o teste de burn-in. Alm disso, a
necessidade da reduo dos custos de reatores eletrnicos para lmpadas de vapor de sdio
de alta presso de 250W por parte da indstria nacional incentivou a pesquisa realizada
durante este perodo.
O segundo captulo trata da necessidade de um circuito na entrada do regenerador
de energia que drene do reator eletrnico a corrente de carga exigida para a realizao do
teste, pois a utilizao de um retificador de onda completa com sada em tenso no
consegue drenar do reator a potncia necessria para o teste, conforme comprovado com o
equacionamento realizado e atravs de simulao do circuito em computador. Com isso,
props-se um circuito que pode drenar tanta energia quanto for necessria para o teste.
feita uma anlise matemtica do conversor proposto, apresentada uma metodologia de
projeto e metodologia do clculo de perdas dos componentes.
Com isso, utilizou-se um inversor Full Bridge depois do estgio de entrada para
entregar a corrente de carga drenada do reator eletrnico para a rede eltrica atravs de um
transformador elevador, conforme apresentado no Captulo III deste trabalho. A
metodologia de clculo do indutor de sada, do transformador, das perdas nos
semicondutores do inversor e do dissipador a ser utilizado tambm so apresentadas nesse
captulo.
A tcnica de controle utilizada para se obter na sada do inversor uma corrente em
fase com a tenso de sada e com reduzido contedo harmnico apresentada no Captulo
IV. Optou-se por utilizar o circuito integrado UC3854N para realizar as malhas de controle
do inversor, por ser uma tcnica dominada na comunidade cientfica e por obter resultados
satisfatrios na obteno da corrente de carga desejada. Alm disso, so apresentados a

138
funo de transferncia do inversor a dois nveis e o projeto dos compensadores da malha
de controle da tenso de entrada do inversor e da corrente de sada.
O Captulo V apresenta o projeto dos componentes do regenerador de energia,
conforme a metodologia apresentada nos captulos anteriores. Alm disso, vrios
resultados de simulao do estgio de entrada e do inversor so mostrados para comprovar
a anlise matemtica feita anteriormente. Verificou-se atravs de simulao que a tcnica
proposta vlida e poderia ser testada em laboratrio. Com isso, montou-se um prottipo
do regenerador de energia em laboratrio.
Em laboratrio, verificou-se que o conversor proposto para a entrada do
regenerador de energia poderia drenar a corrente que fosse necessria do reator eletrnico,
sem causar danos ao reator em teste. Trabalhou-se com nveis de potncia que foram desde
200W at 350W, bem superior ao valor nominal do reator. Os resultados obtidos e
discutidos aqui so para uma potncia na sada do reator de 250W. Verificou-se que a
forma de onda da corrente na sada do reator eletrnico no sofreu uma significativa
alterao com o uso do regenerador, mostrando que o mesmo emula com relativa preciso
uma carga resistiva. Alm disso, os interruptores de entrada comutaram sob tenso e
corrente nulas, evitando um acrscimo nas perdas do circuito.
A anlise da corrente de sada mostra que o controle obteve o resultado esperado,
entregando rede eltrica uma corrente com baixa taxa de distoro harmnica e em fase
com a tenso da rede. O fator de potncia obtido em laboratrio foi de -0,99, com 7,89%
de taxa de distoro harmnica. Como no h uma norma que determine a quantidade
mxima de harmnicos na corrente de sada de regeneradores de energia, considerou-se o
resultado obtido como sendo satisfatrio.
O transformador utilizado na sada do circuito para isolar e elevar a tenso na sada
do inversor elimina a necessidade de um terceiro nvel de processamento de energia com a
utilizao de um conversor elevador. Entretanto, as perdas no cobre dos enrolamentos e no
ferro so elevadas, reduzindo o rendimento do sistema. Mesmo assim, a robustez e a
simplicidade da soluo contriburam para a escolha no uso do transformador. Alm disso,
pode-se reduzir essas perdas atravs da utilizao de lminas de ferro de gro-orientado e
com uma espessura menor, dependendo da necessidade do projeto.
O rendimento total da estrutura medido em laboratrio foi de 76,5%. Esse resultado
pode ser considerado elevado, se comparado aos resultados obtidos em [23], onde foram
feitos testes de burn-in para vrios nveis de potncia, sendo que o rendimento diminui

139
consideravelmente com a diminuio da potncia testada no equipamento. Em [23], o
rendimento do teste em drivers de motores AC diminui de 86,6% em um equipamento de
3060W para 75,8% em um equipamento de 620W. Alm disso, em [01] obteve-se um
rendimento de 83% nos testes de burn-in de fontes de alimentao com potncia total
envolvida de 1650W. Levando-se isso em considerao, pode-se dizer que o rendimento do
prottipo em laboratrio satisfatrio, considerando-se o nvel de potncia envolvida no
teste.
Assim sendo, a utilizao do regenerador de energia proposto realiza o teste de
burn-in conforme o esperado e pode ter seu investimento amortizado num perodo
relativamente curto, entre 1 e 2 anos.
Este trabalho buscou ressaltar a importncia do estudo na rea de reciclagem de
energia e contribuir, atravs do estudo de um regenerador de energia para o teste de burn-
in em reatores eletrnicos utilizando um conversor (topologia proposta para ser utilizada
no estgio de entrada) idealizado para drenar a potncia nominal do reator, com o estudo,
projeto e implementao de um prottipo nessa rea de pesquisa.
Como sugesto para melhorias no projeto do regenerador de energia, prope-se a
utilizao de um microcontrolador para comandar os interruptores do estgio de entrada.
Com o uso deste, pode-se definir no programa o instante exato da entrada em conduo dos
interruptores, alm de poder fazer o sincronismo dos interruptores de entrada atravs de um
sinal de tenso do reator eletrnico em um pino de entrada de um microcontrolador. Isso
evitaria a necessidade do uso de trs fios vindos do reator eletrnico. Outra forma de
sincronizar o reator e o regenerador seria atravs de um sinal obtido atravs de um
transformador de corrente na entrada do regenerador, eliminando a necessidade do uso de
trs fios mas utilizando o mesmo circuito de controle utilizado neste trabalho.
Por fim, este trabalho surge como uma alternativa para a reduo dos custos dos
reatores existentes no mercado, seja reduzindo a quantidade de energia desperdiada
durante o teste, seja atravs da reduo do espao fsico e do sistema de refrigerao
necessrios para a realizao do teste de burn-in na indstria.

140
REFERNCIAS BIBLIOGRFICAS

[01] ADAMS, J. Bootstrap Component Selection For Control ICs In: International
Rectifier Design Tip DT98-2a, 2001.

[02] AYRES, Carlos Augusto. Recicladores de Potncia. Tese (Doutorado em
Engenharia Eltrica) Centro Tecnolgico, UFSC, 1996.

[03] AYRES, Carlos A. ; BARBI, Ivo. Power Recycler for DC Power Supplies Burn-in
Test: Design and Experimentation. In: APEC`96 Applied Power Electronics
Conference and Exposition, p. 72-78.

[04] BARBI, Ivo. Projeto de Fontes Chaveadas, Ed. do Autor, UFSC, Florianpolis,
2001.

[05] BARBI, Ivo; MARTINS, Denizar C. Teoria Fundamental da Eletrnica de Potncia.
Curso de Ps-Graduao em Engenharia Eltrica, INEP. UFSC, Florianpolis, 2001.

[06] BARBI, Ivo; SOUZA, Alexandre Ferrari. Retificadores de Alto Fator de Potncia.
Apostila utilizada no curso de Ps Graduao em Eletrnica de Potncia. INEP.
UFSC, Florianpolis, 1996.

[07] BATSCHAUER, A. L. Projeto de Reatores Eletrnicos para Lmpadas de Vapor de
Sdio de Alta Presso de 250W e 400W. Dissertao (Mestrado em Engenharia
Eltrica) INEP. UFSC, Florianpolis, 2002.

[08] CAVALCANTI, F. S. Reatores Eletrnicos para Lmpadas de Vapor de Sdio de
Alta Presso de 70W. Dissertao (Mestrado em Engenharia Eltrica) INEP.
UFSC, 2001.

[09] CHEN, J. F.; CHUC. L.; AIT. H.; et al. The Burn-in Test of Three-Phase UPS by
Energy Feedback Control. In: PESC93 Power Electronics Specialists Conference, p.
766-771.

141
[10] DEMONTI, R. Sistema de Co-gerao de Energia a Partir de Painis Fotovoltaicos.
Dissertao (Mestrado em Engenharia Eltrica) INEP. UFSC, 1998.

[11] DEMONTI, R. Processamento da Energia Proveniente de Mdulos Fotovoltaicos.
Tese (Doutorado em Engenharia Eltrica) INEP. UFSC, 2003.

[12] ERICKSON, Robert W. Fundamentals of Power Electronics, 1997.

[13] GUEDES, P. A. M. Sistema Regenerativo de Energia com Alto Rendimento e Fator
de Potncia Unitrio. Dissertao (Mestrado em Engenharia Eltrica) INEP.
UFSC, 2000.

[14] MARTIGNONI, Alfonso. Transformadores. 8
a
Edio. Ed. Globo, So Paulo, 1991.

[15] MIGUEL, F. K. Contribuio ao Estudo de Retificadores com Elevado Fator de
Potncia e Regenerao de Energia. Dissertao (Mestrado em Engenharia Eltrica)
INEP. UFSC, Florianpolis, 1997.

[16] OSULLIVAN, George A. Power Supply Testing with the Power Recycler. In: Power
Conversion92, p. 228-235.

[17] PERIN, Arnaldo Jos; BASCOP, Ren P. Torrico. O Transistor IGBT Aplicado em
Eletrnica de Potncia, Sagra Luzzatto, Porto Alegre, 1997, p.82-94.

[18] SEDRA, Adel S.; SMITH, Kenneth C. Microeletrnica, Makron Books, So Paulo,
2000.

[19] SILVA, C. S. Power Factor Correction With the UC3854 In: Unitrode Application
Note U-125, Linear Integrated Circuits Data and Application Handbook, 1990.

[20] SOMA - Lminas para transformadores. Catlogo do fabricante.

[21] SOUZA, Alexandre Ferrari, Tese (Doutorado em Engenharia Eltrica) Centro
Tecnolgico, UFSC, 1998.

[22] TODD, P. C. UC3854 Controlled Power Factor Correction Circuit Design In:
Unitrode Application Note U-134, Product and Application Handbook, 1993.

142
[23] TSAI, M. T. Comparative Investigation of the Energy Recycler for Power Electronics
Burn-in Test. In: IEE Proceedings - Electric Power Applications. May 2000. p. 192-
198.

[24] VORPERIAN, V. Simplified Analysis of PWM Converters Using the Model of the
PWM Switch. Tutorial VPEC, Virginia, USA, 1989.

143
ANEXO - ARQUIVO DE SIMULAO

Este anexo apresenta o arquivo de simulao resultado da simulao em
computador do circuito apresentado na Figura 5.14. Atravs deste arquivo, possvel
reproduzir com preciso o circuito simulado e verificar com maior facilidade o
funcionamento da estrutura proposta.
Abaixo, segue o arquivo ControlePortas3.net:

* source CONTROLEPORTAS3
R_R1 G N7389260 0.001
M_M3 G D GND_EARTH GND_EARTH IRF640
X_U2B N1564130 N146379 $G_CD4000_VDD $G_CD4000_VSS
CD40106B PARAMS: + IO_LEVEL=0 MNTYMXDLY=0

R_R10 0 H 1meg
R_R4 E F1+ 1k
V_V5 0 F1- 15Vdc
D_D2 H N17820 Dbreak
L_Le N17795 N17820 12uH
M_M5 N17820 A N7389260 N7389260 IRF640
C_Ccz N254890 N252430 33n
R_R6 N217978 0 1meg
D_Dr2 N00343 N00297 Dbreak
M_M4 H C GND_EARTH GND_EARTH IRF640
R_R21 0 GND_EARTH 1meg
E_E32 N346678 0 VR+ GND_EARTH 1
X_U2C N7863201 N786280 $G_CD4000_VDD $G_CD4000_VSS

V_Vab N767460 N00343 +PULSE -140 140 0 20n 20n 18.5u 37u
X_U3 N786254 0 F1+ F1- N735175 0 LM311
R_Rv2 GND_EARTH VR+ 18k
D_Dr3 GND_EARTH N00343 Dbreak
E_U586 N252430 0 VALUE {LIMIT(V(N254770,N252664)*1000,-
15V,+15V)}

R_R12 0 E 1k
D_Dr1 N00366 N00297 Dbreak
D_De N17768 N17795 Dbreak
R_Rv1 VR+ N17820 271.33k
D_Dr4 GND_EARTH N00366 Dbreak
R_R7 N788153 B 12
R_Rcref N257285 0 1k
R_Rvf N295444 N295480 18k

144
D_D92 N731788 N731782 Dbreak
R_Rshr N257766 N257285 0.05
D_D155 N00398 VS+ Dbreak
G_G1 0 N194397 N184642 0 1
E_U57 N295480 0 VALUE {LIMIT(V(N295817,N295444)*1000,-
15V,+15V)}

X_U5A N786374 E Z $G_CD4000_VDD $G_CD4000_VSS CD4081B
PARAMS: + IO_LEVEL=0 MNTYMXDLY=0

R_R35 Z N145838 1k
R_R22 0 G 1meg
X_U6A N786634 N1564130 $G_CD4000_VDD $G_CD4000_VSS

R_R19 N601473 0 0.1
R_R16 N511359 N217978 100
L_Lr N767460 N00366 200u
R_R8 N788195 D 12
R_R2 N735175 F1+ 1k
D_D255 N00423 VS+ Dbreak
V_V2 N786254 0 +SIN 0 10 60 0 0 0
R_R515 N295817 0 1Meg
V_V25 0 N3467391 15
R_R20 0 N00576 1meg
R_Re N03149 0 1meg
V_V378 F2+ 0 15Vdc
R_R155 N00576 N00549 10k
X_U58 N217978 C7 F1+ F1- E F1- LM311
R_R9 N788237 A 12
R_Rvi N591563 N295444 10k
V_V1 C7 0 +PULSE 0 4.3 1n 49.9999u 1n 1n 50u
D_D93 N602935 N601627 D1N4148
R_Rsh H N275215 0.05
E_E1 N788153 H N146379 0 2
X_U4A E N735175 N731782 $G_CD4000_VDD $G_CD4000_VSS

V_Ve N384774 N03149 +PULSE 0 15 3.6u 30n 30n 5.1u 18.5u
R_R98 0 N346678 1meg
E_MULT1 N184642 0 VALUE {V(Y)*V(N601663)}
C_C165 0 N145838 330p
R_R277 N00549 VS+ 10k
V_V598 0 F2- 15Vdc
R_Rcz N252664 N254890 2k
D_D94 0 N602935 D1N4148
R_Rv3 N346826 N346678 1k
R_R11 N788279 C 12
R_R36 N731782 N731788 1k

145
R_R13 0 E 1meg
X_U2D N786280 N786922 $G_CD4000_VDD $G_CD4000_VSS

E_LIMIT22 N786634 0 VALUE {LIMIT(V(N145838),0,15V)}
C_C1 GND_EARTH N17820 680u
R_R17 0 GND_EARTH 1meg
E_E2 N788195 GND_EARTH N146379 0 2
R_R37 0 VS+ 10k
E_LIMIT21 N7863201 0 VALUE {LIMIT(V(N731788),0,15V)}
D_D95 N602912 N601627 D1N4148
R_Rv4 N3467391 N346826 1k
D_D1 G N17820 Dbreak
E_E4 N00576 0 N275215 H 1
X_U999 0 N346826 F2+ F2- N591563 LF411
D_D5 GND_EARTH N00297 Dbreak
R_R5 0 N735175 10k
E_E3 N788237 G N786922 0 2
E_E39 N601663 N601473 N601627 0 1
X_S7 N384774 N03149 N00297 N17768 SCHEMATIC1_S7
D_D96 0 N602912 D1N4148
R_Rv5 N591563 N346826 1k
X_U597 0 N00549 F2+ F2- N00423 LF411
R_R14 N194397 N254770 2k
D_D91 N145838 Z Dbreak
D_D3 GND_EARTH G Dbreak
L_Lo G N282713 1.8m
V_Vrefv N295817 0 7.5Vdc
R_Rci N252664 N257285 650
E_LIMIT2 N511359 0 VALUE {LIMIT(V(N252430),0.2,4.2)}
M_M2 N17820 B H H IRF640
I_Iref N602935 N602912 DC 0Adc AC 0Aac +SIN 0 6.87 60 0 0 0
E_E5 N257285 N257766 VS+ 0 1
R_Rcom N194397 N257766 650
X_U8A N735175 N786374 $G_CD4000_VDD $G_CD4000_VSS

D_D4 GND_EARTH H Dbreak
C_C166 0 N731788 2n
V_V3 F1+ 0 15Vdc
R_R551 N295480 Y 10
E_E6 N788279 GND_EARTH N786922 0 2
R_R1874 0 Y 1k
C_Ce GND_EARTH N00297 .180u
V_Vo N282713 N275215 +SIN 0 69.11 60 0 0 0
R_R18 0 H 1meg
X_U585 N00576 VS+ F2+ F2- N00398 LF411
C_Ccp N252664 N252430 3.3n
R_Rref 0 N601627 10.256u

146
C_Cvf N295444 N295480 470n
R_R15 N254770 0 1Meg

.subckt SCHEMATIC1_S7 1 2 3 4
S_S7 3 4 1 2 Sbreak
RS_S7 1 2 1G

.ends SCHEMATIC1_S7

PDF

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

PDF

Transféré par

Droits d'auteur :

Formats disponibles

CESRIO ZIMMERMANN JNIOR

REGENERADOR DE ENERGIA COM ELEVADO

Indutncia do filtro de sada;

Carga de gate do interruptor ligado fonte flutuante do

Carga requerida pelo bootstrap para a mudana de nvel

Vous aimerez peut-être aussi