INSTITUTO TECNOLOGICO SUPERIOR DE LOS

REYES
ELECTRONICA DIGITAL
ING. JUAN MANUEL VALDIVIA LEON
FLIP FLOPS RS, JK, D.
LUIS FELIPE PULIDO VALENCIA
GERARDO DE SANTIAGO RICO
SALVADOR ALCAZAR CERVANTES
CHRISTIAN ALCAZAR RODRIGUEZ
JOVANNI RAFAEL FIGUEROA B.

GRUPO: 52E
13DICIEMBRE -2012
INDICE:
0-INDICE
1- MATERIALES
2-objetivo
3-INTRODUCCION
4-el flipflop rs
5.-el flipflop jk
6.-el flipflop d
7-evidencias de simulacin
8.-BIBLIOGRAFIA:
9- CONCLUSIONES



Materiales
1. - dip switch-8
1.- dip switch - 4
1.-Multimetro
1.-Fuente
12.-Leds
1.-Juego de caimanes
Flip flops rs, jk, d

1 fuente de poder










INTRODUCCION:
Los flipflop se encuentran clasificados dentro del grupo de los circuitos
lgicos secuenciales y su caracterstica principal es que guardan algn
dato.
Es decir nosotros introducimos datos, el circuito no lo guarda y despus
nos arrojara los datos guardados, este tipo de sistema se ha considerado
hasta hoy obsoleto pero como estudiantes de ingeniera debemos saber
cmo funcionan, para entender el comportamiento final de lo que son los
circuitos lgicos.



OBJETIVO
Que el alumno conozca los flip-flop JK, RS, D As como La forma
correcta de conectarlo y observe la funcin de los mismos que en este caso
es llevar a cabo la sincronizacin de salida entre los 2 circuitos.










FLIP-FLOPS
Los circuitos lgicos se clasifican en dos categoras. Los grupos de puertas
descritos hasta ahora, y los que se denominan circuitos lgicos
secunciales. Los bloques bsicos para construir los circuitos lgicos
secunciales son los flip -flops. La importancia de los circuitos lgicos se
debe a su caracterstica de memoria.

Los flip - flops tambin se denominan "cerrojos", "multivibradores
biestables" o "binarios".

EL FLIPFLOP RS
Este es el flip - flop bsico, su smbolo es el siguiente:





El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la
izquierda del smbolo. Este flip-flop tiene activas las entradas en el nivel
BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-
flop tienen dos salidas complementarias, que se denominan Q y 1, la
salida Q es la salida normal y 1 = 0.

El flip-flop RS se puede construir a partir de puertas lgicas. A
continuacin mostraremos un flip-flop construido a partir de dos puertas
NAND, y al lado veremos su tabla de verdad correspondiente.


EL FLIPFLOP JK

El smbolo lgico para un flip-flop JK es el siguiente:






Este flip-flop se denomina como "universal" ya que los dems tipos se
pueden construir a partir de l. En el smbolo anterior hay tres entradas
sncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la
entrada de reloj transfiere el dato de las entradas a las salidas.




A continuacin veremos la tabla de la verdad del flip-flop JK:


EL FLIP-FLOP D

El smbolo lgico para un flip-flop D es el siguiente:

Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK).
Las salidas Q Y 1. Tambin se denomina " flip-flop de retardo.

Cualquiera que sea el dato en la entrada (D), ste aparece en la salida
normal retardado un pulso de reloj. El dato se transfiere durante la
transicin del nivel BAJO al ALTO del pulso del reloj.






PROCEDIMIENTO EXPERIMENTAL
1. Armar el circuito topolgico siguiente.
2. Circuito topolgico 1: Contiene 2 FF tipo S-C asincrnicos, uno
hecho por compuertas NAND y el otro hecho por compuertas NOR.

Utilizar diodos LED color verde para representar Q1 y Q2 y diodos LED
color rojo para representar a Q1 y Q2 y .
2. Comprobar sus tablas de verdad.
3. Armar el circuito topolgico siguiente:
Circuito topolgico 2: Contiene los flip-flops J-K, D y T, los tres
sincronizados por reloj, cada uno con dos entradas asincrnicas INICIO
(PRE) y BORRAR (CLR).






Utilizar diodos LED color verde para representar a Q1, Q2, Q3 , diodos
LED color rojo para representar a Q1, Q2, Q3 y un diodo LED color
amarillo para Dr .En el circuito topolgico 2, los canales del DIP; el 1
representa a J, el 2 a K, el 3 a D, el 4 a PRE y el 5 a CLR. El diodo LED
Dr, muestra los pulsos del reloj.
4. Consultar las configuraciones internas de los circuitos integrados a
utilizar, en el manual ECG Semiconductores.
5. Ajustar el preset con el desarmador a su mxima resistencia.
6. Colocar todos los canales del DIP en circuito abierto (OFF).
7. Cuando se vayan a comprobar las tablas de verdad de los FF J-K y T,
realizar los cambios en el DIP cuando Dr se encuentre en 0 (apagado)
para poder observar mejor como dependen las entradas de control
(sincrnicas) del flanco negativo del reloj.
8. Comprobar la tabla de verdad del flip-flop J-K disparado por flanco
negativo (TPN), este flip-flop esta representado por Q1 y Q1 en el circuito
topolgico 2. Donde J es el canal 1 del DIP y K es el canal 2. (CI 74LS76)
9. Observar como al dar un pulso en J, Q guarda ese valor an despus de
ser retirado el pulso, hasta que este valor sea borrado (activado K).
10. Comprobar la tabla de verdad del flip-flop tipo D, que en este caso es
disparado por flanco positivo (TPP). En el circuito topolgico 2, est
representado por Q2 y Q2. En el DIP, la entrada de control D se
encuentra en el canal 3, (CI 74LS74)
11. Observar el flip-flop tipo T que est representado por Q3 y Q3, como
realiza su complemento justo cuando Dr pasa de 1 a 0, (CI 74LS76)
12. Llevar las entradas de control J y K a 1.
13. Disminuir con el desarmador la resistencia en el preset.
14. Cerrar el canal 4 del DIP, activando as la entrada asincrnica PRE, y
observar que sucede en el circuito.
15. Regresar a OFF la entrada 4 del DIP (desactivar PRE).
16. Cerrar el canal 5 del DIP, que es la entrada asincrnica CLR, y
observar que sucede en el circuito.
17. Entregar en el reporte correspondiente a esta prctica el diagrama de
la configuracin interna de los circuitos integrados utilizados.

Desarrollo de la prctica:
Investigar los diagramas de cmo estn conformados por dentro los C.I
74LS00 y 74LS02 que se muestran a continuacin:
74LS00 (compuerta NAND)

74LS02 (compuerta NOR)


1. Armar nuestro circuito conforme al diagrama topolgico dado en la
practica:






2. Una vez que armamos nuestro circuito verificamos que funcione
conforme la tabla de verdad del flip-flop tipo S-C vista en clase.




4. Investigar los diagramas de cmo estn conformados por dentro
los C.I 74LS74 74LS76 y LM555:
74LS74

74LS76

LM555


5. Armar el circuito conforme el diagrama topolgico que corresponde
los flip-flops J-K, D y T:






6. Despus de armar el circuito comprobar conforme a la tabla de
verdad correspondiente a los flip-flops J-K, D y T.











EVIDENCIAS DE SIMULACION
1.- es el flipflop rs y jk que son entradas y q y q1 salidas que encienden en
bajo.(q1 encendido)


2.-comportamiento del circuito logico secuencial en apagado.





3.- el tipo d que solo se comporta de la siguiente manera:
d entrada ent rellog y2 q salidas.







CONCLUSIONES:
flipflop circuitos logicos secuenciales formados principalmente de 2
entradas o ms y sirven para guardar algun tipo de dato o secuencias. As
como los flip flop que son celdas binarias que son capaces de almacenar 1
bit de informacin, los cuales estn conformados por las entradas
del mismo, las cuales se marcan como J y K y sus salidas marcadas como
Q y Q, adems estn integrados por una entrada de reloj, as como por el
clear y preset.
BIBLIOGRAFIA:
http://www.ladelec.com