Lab 02A Editado

UNIVERSIDAD DE EL SALVADOR.
FACULTAD DE INGENIERIA Y ARQUITECTURA.

ESCUELA DE INGENERIA ELECTRICA.
ELECTRONICA 315.

Laboratorio #2A: Bloques Constructivos de Circuitos Integrados
Analgicos.
Profesor:
Ing. Jos Ramos Lpez.
Instructor:
Br. Christian Ramrez.
Alumnos:
Alberto Martnez, Ral Anbal AM07048
Murillo Gmez, Nstor Alexander MG07002
Electrnica 315
LABORATORIO #2A: BLOQUES CONSTRUCTIVOS DE CIRCUITOS INTEGRADOS ANALOGICOS.

Pgina 1 de 21

RESUMEN
En esta primera parte se realizaran diferentes experimentos, mediciones y
simulaciones con el objetivo de caracterizar, evaluar y apreciar los beneficios que
presenta el acoplamiento por medio de un par diferencial en un CI (circuito integrado).

MATERIAL Y EQUIPO UTILIZADO
1 Osciloscopio
1 Generador de funciones
1 Protoboard
1 Multmetro digital
2 Resistencia de 100
5 Resistencia de 10 k
1 Potencimetro de 10 k
2 Capacitores de 0.1 F
1 CA3046

INTRODUCCION

Los primeros aos del amplificador operacional no fueron los de un circuito integrado
de 8 patitas. Este amplificador operacional era un tubo al vaco. La idea principal de
estos "operacionales" originales era la de ser utilizados en computadoras analgicas,
para sumar, restar, multiplicar y realizar operaciones ms complejas. Estos circuitos
integrados son muy verstiles, de bajo precio, tamao pequeo, con excelentes
caractersticas y redujeron el diseo de un amplificador a la adicin de unos resistores.
Con el paso de los aos y la mejora en la tecnologa de fabricacin, los amplificadores
operacionales mejoraron notablemente. En su configuracin interna se reemplazaron
unos transistores bipolares por transistores de efecto de campo (JFET). Estos
amplificadores JFET estn a las entradas del amplificador operacional incrementndose
as la impedancia de entrada de este.
Se puede decir que el circuito bsico de un amplificador operacional es el par
diferencial es por eso que en esta primera parte realizaremos pruebas al par diferencial
que est en el arreglo de BJTs del CA3046. Y con los datos obtenidos caracterizar a este
par diferencial que ser el circuito bsico de nuestro amplificador operacional
artesanal que se ver en la segunda parte.

Electrnica 315

Pgina 2 de 21

Caracterizacin de BJTs Monolticos. En la primera parte de nuestro
experimento caracterizaremos los BJTs de nuestro arreglo, observaremos la
distribucin de parmetros entre las diferentes muestras, y obtendremos
conclusiones acerca del grado de acoplamiento.

MC1: Ensamblar el circuito de la figura #1 con el circuito des-energizado. Luego,
mientras se monitorea IC con la funcin de medicin de corriente del Multmetro
(DCM), energizar el circuito y ajustar el potencimetro hasta que IC = 0.5 mA. Esto
polariza el BJT Q
1
en el punto de operacin Q(I
C
, V
CE
) = (0.5 mA, 5 V).
Luego, aplique un corto en extremos de R
C
con un alambre (o sea, cierre SW) de
manera que se efecte el cambio V
CE
= 5 V. Registrar el cambio correspondiente I
C
.
Finalmente, calcular r
o
y V
A
.

Figura #1. Esquema del circuito.
Desarrollo:
Para Q1:
I
C
sin switch (mA) V
CE
sin switch (V) I
C
con switch (mA) V
CE
con switch (V)
0.5 4.952 0.527 9.965

( )
MC2: Repetir el paso MC1, pero para cada uno de los restantes BJTs, uno a la vez.
Registrar los cinco valores de V
A
para anlisis posterior.
Desarrollo:
Para Q2:
I
C
sin switch (mA) V
CE
sin switch (V) I
C
con switch (mA) V
CE
con switch (V)
0.5 4.937 0.517 9.955

( )
Electrnica 315

Pgina 3 de 21

Para Q3:
I
C
sin switch (mA) V
CE
sin switch (V) I
C
con switch (mA) V
CE
con switch (V)
0.504 4.902 0.52 9.965

( )
Para Q4:
I
C
sin switch (mA) V
CE
sin switch (V) I
C
con switch (mA) V
CE
con switch (V)
0.509 4.863 0.524 9.961

( )
Para Q5:
I
C
sin switch (mA) V
CE
sin switch (V) I
C
con switch (mA) V
CE
con switch (V)
0.507 4.887 0.521 9.966

( )
MC3: Ensamblar el circuito de la figura #2, y ajustar V
CC
para I
C
= 1.0 mA, comenzando
con V
CC
10.7 V, tal como se muestra (una vez que este ajuste ha sido hecho, V
CC
no
debera ser cambiado hasta que se indique lo contrario). Luego, energizar el circuito,
insertar el DCM en serie con la base, tal como se muestra en la figura #3, re-energizar,
medir I
B
, y calcular
F
.

Electrnica 315

Pgina 4 de 21

Figura #2. Ajustar I
C
. Figura #3. Circuito de prueba para medir I
B
individuales.
Desarrollo:
Para Q1:
DISPOSITIVO I
C
(mA) I
B
(mA)
Q1 1.0 0.0096

MC4: Usando los mismos ajustes para R y V
CC
del paso MC3, mida I
B
para cada uno de
los restantes BJTs, uno a la vez, y encontrar
F
. Registrar los valores de
F
para anlisis
posterior.
Desarrollo:
Para Q2:
DISPOSITIVO I
C
(mA) I
B
(mA)
Q2 1.0 0.0095

Para Q3:
DISPOSITIVO I
C
(mA) I
B
(mA)
Q3 1.0 0.0106

Para Q4:
DISPOSITIVO I
C
(mA) I
B
(mA)
Q4 1.0 0.0111

Para Q5:
DISPOSITIVO I
C
(mA) I
B
(mA)
Q5 1.0 0.0107

Electrnica 315

Pgina 5 de 21

M5: Retornando a Q
1
, conctelo ahora como se muestra en la figura #4 con el circuito
desenergizado. A continuacin, energizar el circuito, y medir y registrar la cada de
voltaje base-emisor de Q
1
s V
BE1
(1 mA).

Figura #4. Medir V
BE
.
Desarrollo:
Dispositivo V
BE
(V) I
C
(mA)
Q1 0.735V 1.0

M6: De-energizar el circuito y reconectar Q
1
como en la figura #2, pero ahora con R =
100 k. Energizar el circuito y ajustar V
CC
para I
C
= 0.1 mA. Luego, con el circuito des-
energizado, reconectar Q
1
as como en la figura #4, re-energizar, y medir y registrar su
nueva cada de voltaje base-emisor V
BE1
(0.1 mA).
Desarrollo:
Dispositivo V
BE
(V) I
C
(mA)
Q1 0.670V 0.1

C7: Ahora podemos escribir dos ecuaciones con las incgnitas I
s1
and VT:

()
) (1)

()
) (2)
Donde V
A1
es el voltaje Early encontrado en el paso MC1, V
BE1
(1.0 mA) es la cada de
voltaje medida en el paso M5, y V
BE1
(0.1 mA) el valor medido en el paso M6. As
substituya los datos dados y resuelva las dos ecuaciones para obtener valores
experimentales de I
s1
y V
T
.
Desarrollo:

( )
( )
) Ec.1

( )
( )
) Ec.2
Sustituyendo
( )

en ecuacin 2, luego resolviendo para I

S1
se tiene:

) =>
()

Ec.3
Electrnica 315

Pgina 6 de 21

Ahora sustituyendo
( )

en Ec.1, y despejando para V

T
:

1.0
()

=>
=>

Reemplazando el valor de V
T
= 28mV, se procede a encontrar el valor de I
S1
como:

=>

Voltajes de Offset. Definamos el voltaje de offset de Q2 con respecto a Q1 como
VOS21 = VBE2 VBE1. Si los dos BJTs estn polarizados en los mismos puntos de
operacin, este offset es VOS21 = VT ln (Is1/Is2). Dado que ya conocemos Is1, podemos
encontrar Is2 como:
)
4.
Para asegurar que las Corrientes de colector sean iguales, conectamos dos
resistencias de 10 k y un potencimetro de 10 k en la manera mostrada en la
figura #5, y ajustamos el cursor del potencimetro para garantizar resistencias
iguales (nominalmente 15 k) desde el cursor de los terminales superiores de R1 y
R2.

Figura #5. Circuito de prueba para medicin de voltaje offset.
MC8: Despus del ajuste de resistencias apenas descrito, ensamblar el circuito de la
figura #5 con el circuito desenergizado. Luego, energizar y encontrar V
OS21
como la
diferencia de voltaje entre el Pin #4 y el Pin #2, y encontrar I
S2
por medio de la Ec. (4).
Desarrollo:
Donde V
OS 21
es la diferencia de voltaje entre los pines #4 y #2 respectivamente.
En laboratorio se midi que este voltaje V
OS 21
es de 1mV. Por tanto el valor para I
S2
se
encuentra a continuacin:
Electrnica 315

Pgina 7 de 21

=>

MC9: Sin alterar la posicin del cursor del potencimetro, repita el paso MC8, pero
para Q
3
, Q
4
, y Q
5
.
Desarrollo:
Para Q3:
Donde V
OS 31
OS 31
S2
se
=>

Para Q4:
Donde V
OS 41
OS 41
S2
se
=>

Para Q5:
Donde V
OS 51
es la diferencia de voltaje entre los pines #12 y #2
respectivamente.
OS 51
S2
se
=>

C10: Prepare una tabla con los valores de
F
, V
A
, e I
s
para los cinco BJTs, y calcular sus
voltajes promedio as como su desviacin estndar. Haga lo mismo con los cuatro
voltajes offset.

Desarrollo:

DISPOSITIVO
f
V
A
(V)
I
S
(fA =
)
Q1 104.17 87.88
Q2 105.26 142.65
Q3 94.34 154.58
Q4 90.09 168.12
Q5 93.46 179.04
Tabla #1. Resumen de parmetros.

Electrnica 315

Pgina 8 de 21

V
OS21
[mV] V
OS31
[mV] V
OS41
[mV] V
OS51
[mV]
1 1 4 4
Tabla #2. Voltaje offset.

Calculo de Valores promedio y desviacin estndar para
f
, V
A
, I
S,
V
OS
a) Valores promedio:

b) Desviaciones estndar:
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )
( )

Parmetro Valor promedio (X
promedio
) Desviacin estndar ()
f
97.464 6.82
V
A
146.454 V 35.51 V
I
S
3.748 x 10
-15
A 0.25 A
V
OS
2.5 mV 1.73 mV
Tabla #3. Tabla resumen de valor promedio y desviacin estndar para
f
, V
A
, I
S,
V
OS

Electrnica 315

Pgina 9 de 21

Discusin:
Tras haber realizado los apartados anteriores logramos resumir los resultados en la
tabla #1 y #2 de los cuales podemos decir que son muy prximos a los que podemos
ver en la hoja tcnica del CA3046; por ejemplo a nosotros nos da un valor de 97.46 y
en la hoja nos da un valor tpico de 100.

Ventajas de acoplamiento del diseo de Circuitos Integrados. En el resto de
este experimento investigaremos las ventajas de componentes acoplados en el
diseo de IC. Para este propsito, considerar el ya conocido amplificador CE de la
figura #6a, cuya ganancia sin carga sabemos que es Av gmRC. La mayor
desventaja es la necesidad de un valor grande del condensador CE para asegurar
una baja impedancia desde el emisor a tierra. Un capacitor grande no puede ser
fabricado en forma de IC. Ms an, el condensador acta como un corto circuito
solamente para seales AC por arriba de una cierta frecuencia. A medida que nos
acercamos a DC, se vuelve un circuito abierto, haciendo degenerativa la
transconductancia y provocando que la ganancia caiga a Av [gm/(1 + gmRE)]RC
RC/RE.

Figura #6
Las desventajas ya citadas pueden ser superadas ingeniosamente remplazando el
capacitor con un BJT acoplado, conectado como diodo, como se muestra en la
figura #6b. Este diodo ocupa mucho menos espacio que un condensador,
proporciona baja impedancia para todas las frecuencias hasta dc, y su propio
voltaje VBE2 sigue cualquier variacin de temperatura en VBE1 para asegurar un
punto de funcionamiento estable para Q1, y, por tanto, una ganancia estable.

C11: Usando los resultados de las mediciones previas y asumiendo V
S
= 0 V en el
circuito de la figura 6b, estimar la ganancia para pequeas seales A
v
= v
o
/v
i
tambin
como la componente DC de V
O
. Para la notacin de las seales, referirse a la Eq. (5).
(5)
Desarrollo:
Anlisis en DC:
Electrnica 315

Pgina 10 de 21

Figura #6c. Anlisis en DC.
Haciendo LVK en I:
()
( )

Para ambos transistores:

Calculando I
C1
:
( )
Calculando el voltaje de salida V
o
:
( )()
Anlisis a pequea seal:
Calculando los valores correspondientes:

Calculando la ganancia:

Electrnica 315

Pgina 11 de 21

Entonces nuestra ganancia ser:

M12: Ensamblar el circuito de la figura 6b. Luego energizar el circuito, y mientras se
monitorea v
S
con el Canal 1 del osciloscopio ajustado para acoplamiento DC, ajustar el
generador de forma de onda de manera que v
S
sea una onda seno de 1-kHz con
amplitud pico-pico de 1 V y offset 0-V DC. Esto dar como resultado una amplitud pico-
pico de 10-mV para v
i
, suficientemente pequea para garantizar la validez de los
modelos BJTs de pequeas seales [v
be
<< 2V
T
52 mV]. Luego observar la salida con el
canal Ch.2 del osciloscopio ajustado para entrada AC, y medir el valor pico-pico de v
o
.
Finalmente, cambiar el acoplamiento del canal. 2 a DC, tomar nota del desplazamiento
(offset) DC de V
O
.

Desarrollo:

Captura #1. Respuesta a una seal seno de 1 kHz, con canal 2 en AC.

Captura #2. Respuesta a una seal seno de 1 kHz, con canal 2 en DC.
Discusin:
De la captura #1 podemos conocer A
V
.

Como nuestra entrada es aproximadamente de 10 mV, tenemos que:
Electrnica 315

Pgina 12 de 21

De la captura #2 podemos ver que hay un desplazamiento (offset) DC de V
O
el cual es
de aprox. De 5 V.
Al compararlos con los resultados de C11 veremos que los resultados son cercanos a
los calculados, recordemos que en los clculos despreciamos el efecto de r
o
, cabe
aclarar que la ganancia calculada es entre la salida del colector y la base del transistor,
en las capturas se muestra la salida del colector y la fuente de seal.

El par Diferencial. El transistor Q2 en la figura #6b es realmente sub-utilizado. Al
convertirlo en un amplificador pleno tal como se muestra en la figura #7, se
duplica la ganancia global, y tambin el circuito se hace simtrico en el sentido que
ahora tenemos entradas y salidas balanceadas. Ms an, con acoplamiento perfecto
de componentes, el offset de salida es ahora 0 V. El resultado es el ya conocido par
diferencial, cuya ganancia de modo diferencial es:
) (6)
Donde vid = vi1 vi2, vod = vo1 vo2, gm = gm1 = gm2, ro = ro1 = ro2, y RC = RC1 = RC2.

Figura #7. Par diferencial.
M13: Ensamblar el circuito de la figura #7. A continuacin energizar el circuito y con v
S

an ajustado como en el paso M12, observar v
O1
y v
O2
con los canales 1 y 2 del
osciloscopio, ambos ajustados primero en DC, y luego en AC. Cmo se comparan las
dos seales entre ellas? Qu ocurre si aterrizamos el terminal izquierdo de R
1
, y se
aplica v
S
por medio del terminal derecho de R
3
?
Finalmente, configurar su osciloscopio de manera que ahora muestra la diferencia v
od

= v
o1
v
o2
. Medir su amplitud pico-pico, y usar esta medicin para encontrar A
dm
=
v
od
/v
id
. Cmo se compara con el valor calculado usando la Ec. (6)? Justificar cualquier
posible diferencia.
Desarrollo:
Electrnica 315

Pgina 13 de 21

Captura #3. Seales en v
o1
y v
o2
en los canales 1 y 2 respectivamente en DC.

o1
y v
o2
en los canales 1 y 2 respectivamente en AC.

o1
y v
o2
en los canales 1 y 2 respectivamente en DC, pero R
1
aterrizado.
Electrnica 315

Pgina 14 de 21

o1
y v
o2
en los canales 1 y 2 respectivamente en AC, pero R
1
aterrizado.
Discusin:
Al comparar las dos seales en la captura #3 se reconoce un voltaje offset en ambas y
que estn desfasada 180 aproximadamente. En la figura #4 ambos canales estn en
AC entonces el voltaje offset visto en la captura #3, desaparece, y de igual manera se
ve que ambas seales estn desfasadas en 180.
Por ultimo en la captura #5 y #6 la resistencia R
1
esta aterrizada y se alimenta por R
3
,
tericamente esto no causara ningn cambio al comportamiento del circuito, y esto se
verifica en estas dos capturas.
La seal en color violeta es la resta de ambas seales realizadas por el osciloscopio y da
un valor de aproximadamente de 1.5V, es decir V
od
=1.5V. Al medir V
id
da un valor de
6.8mV. Entonces:

La corriente I
C
es de 0.46mA para ambos transistores, g
m
es de 17.65 mA/V y r
O
es de
316 k, al sustituir estos datos en la ecuacin (6):
)(
)
De lo anterior vemos que son casi iguales entre la ganancia medida en el laboratorio y
la ganancia por medio de la ecuacin (6), dicha diferencia se puede deber al valor de
resistencia y las aproximaciones en los clculos.

S14: Simular el circuito de la figura 7 via PSpice (anlisis DC y AC). Comparar la
ganancia encontrada por medio de la simulacin con ganancia encontrada por medio
de medicin, y justificar cualquier posible diferencia.
Desarrollo:
El modelo utilizado en Psipice es el siguiente:

.model Q3046 NPN(Is=3.75f Vaf=146.45 Bf=97.46)
Electrnica 315

Pgina 15 de 21

Esquema #1. Circuito de la figura #7 realizado en Pspice.

Esquema #2. Resultados de la simulacin en DC.

Grafica #1. Diferencias entre v
o1
-v
o2
y v
i1
-v
i2
a una frecuencia de 1 kHz.

Grafica #2. Zoom para conocer valor de v
i1
-v
i2
.
Discusin. Al realizar la simulacin en Pspice logramos conocer las diferencias entre las
dos salidas y las dos entradas, las cuales nos dieron:
Electrnica 315

Pgina 16 de 21

Los 3 valores obtenidos de la A
dm
son los siguientes:
Laboratorio: A
dm
= 176.47 V/V
Terico: A
dm
= 171.48 V/V
Simulado: A
dm
=170 V/V
A lo cual podemos considerar muy prximos, el valor medido en el laboratorio es el
que ms alto, esto lo podemos asociarlo a los valores de las resistencias, a la variacin
de los parmetro por la temperatura, etc.
Con respecto al anlisis en DC en la captura #3 y #5 se muestra un voltaje offset de
aproximadamente de 5V, este valor se verifica en la simulacin (Diagrama #2), si
comparamos el valor del colector del transistor veremos que es de 5.376 V.

M15: Ahora queremos visualizar la curva de transferencia de voltaje (VTC) de nuestro
circuito. Sin aplicar potencia, remover R
2
y R
4
del circuito de la figura #7, y mientras
monitoreamos v
S
con Ch.1 del osciloscopio ajustado en DC, ajustarlo con una onda
triangular de 100-Hz con 0-V DC offset y una amplitud pico-pico un poquito arriba de 1
V. A continuacin, observar v
O1
con Ch.2 del osciloscopio ajustado en DC, y justificar el
valor elevado de distorsin que se observa.
Ahora, pasar el osciloscopio al modo X-Y, y observar, y registrar el VTC para v
O1
. Luego,
repetir para v
O2
. Identificar las porciones de los dos VTCs sobre los cuales el circuito se
comportara altamente lineal, produciendo razonablemente poca distorsin. Cul es
rango de voltaje correspondiente para la entrada?
Desarrollo:

Captura #7. Seal de salida v
o1
distorsionada al aplicar a la entrada una seal triangular de
100Hz.
Electrnica 315

Pgina 17 de 21

Captura #8. Modo X-Y del osciloscopio para v
o1
.

Captura #9. . Seal de salida v
o2
distorsionada al aplicar a la entrada una seal triangular de
100 Hz.

Captura #10. Modo X-Y del osciloscopio para v
o2
.
Discusin:
De la captura #7 vemos que la seal de salida hay distorsin y esto a causa de la
saturacin es por eso que se recorta la seal al llegar al valor de las fuentes de
alimentacin, recordemos que hay un voltaje de DC de desplazamiento analizado en
C11 y M12, dicho de otra forma el par diferencial ya no trabaja en la regin lineal. Caso
similar ocurre en la captura #9.
Electrnica 315

Pgina 18 de 21

Y al colocar el osciloscopio en X-Y obtenemos la captura #8 y #10, en donde se puede
identificar dicha regin donde el par diferencia trabaja linealmente, esta regin es
0.2V.

S16: Usar PSpice para mostrar el VTC diferencial del circuito de la figura #7, es decir el
trazo de la diferencia de salida v
OD
= v
O1
v
O2
contra la diferencia de entrada v
ID
= v
I1

v
I2
. Comente sus hallazgos.
Desarrollo:

Esquema #3. Circuito de la figura #7 sin resistencias R
2
y R
4
.

Grafica #3. VTC del esquema #3.

Grafica #4. Zoom cerca de la zona lineal.
Discusin. De las grficas anteriores logramos ver la parte donde el par diferencial del
esquema #3 trabaja linealmente, dicha regin anda alrededor de 0.1V. Al comparar
los valores encontrados en M15 son aproximadamente igual.
Electrnica 315

Pgina 19 de 21

Efecto del desacoplamiento del Par Diferencial. Ahora vamos a investigar el
efecto del desacoplamiento de los componentes sobre el desempeo del par
diferencial.

MC17: Ensamblar el circuito de la figura #8, pero an sin conectar R
3
. Energizar el
circuito, mida el error de offset de salida E
O
con el DVM, y encuentre el voltaje de
entrada offset de su circuito como V
OS
= E
O
/A
dm
, donde A
dm
es la ganancia en modo
diferencial medida en el paso M13. De aqu, justificar el error del offset de salida
cuantitativamente en trminos de la medicin de offset de entrada del paso MC8,
tambin como cualquier desacoplamiento entre R
C1
and R
C2
.

Figura #8. Circuito para investigar el efecto de desacoplamiento de componentes y cancelar el
error de offset de salida E
o
.
Desarrollo:
E
O
= 0.47 V R
C1
= 10.2 k R
C2
= 9.80 k

Discusin:
De la MC8 tenemos que V
OS21
= 1mV, el error es provocado por el desacoplamiento de
las resistencias en el colector R
C1
Y R
C2
.

Esto sumado al provocado por las I
s
de cada transistor (explicado en MC8) es lo que
provoca V
OS
de 2mV.

M18: Des-energizar nuevamente, insertar R
3
, re-energizar, y mientras se monitorea E
O

con el DVM, variar el cursor del potencimetro hasta llevar E
O
a cero.

MC19: Des-energizar y (sin cambiar el ajuste del cursor del potencimetro) insertar R
B1

y R
B2
como se muestra en la figura #9. El propsito de estas resistencias es censar las
corrientes de base I
B1
e I
B2
y producir un error de offset de entrada adicional.
Renergizar, medir el nuevo valor de E
O
, y encontrar la corriente de offset de entrada I
OS

de su par diferencial de R
B
I
OS
= E
O
/A
dm
, donde R
B
= R
B1
= R
B2
, e I
OS
= I
B2
I
B1
. Justificar
I
OS
cuantitativamente en trminos del desacoplamiento entre
F1
y
F2
encontrados en
el paso MC4.
Electrnica 315

Pgina 20 de 21

Figura #9. Circuito para investigar el efecto de desacoplamiento de corrientes de entrada y
para cancelar el error de offset de salida.
Desarrollo:
E
O
= 92 mV.

)
Discusin:
Al realizar los clculos anteriores podemos ver que la diferencias aunque pequeas
entre los
F
produce una diferencia entre las corrientes de base y esto a su vez produce
un voltaje offset.

M20: Variar el potencimetro hasta llevar EO nuevamente hasta cero. Usted ha
compensado ahora el error debido a los desacoplamientos acumulados entre V
BE1
y
V
BE2
, R
C1
y R
C2
, y
F1
y
F2
.

Electrnica 315

Pgina 21 de 21

CONCLUSIONES.

Al termino de este primera parte de este laboratorio hemos caracterizado
nuestro par diferencial integrado en el AC3046, encontrando su ganancia
directa de corriente (
F
), la corriente de saturacin (I
sn
), voltaje Earlyn (V
A
) y su
voltaje de offset (V
OS
), de los cuales al comparar con los datos del fabricante
estn en un rango muy cercano a estos. Por lo cual utilizamos estos valores
tanto para los clculos y las simulaciones realizadas.

Al comparar la ganancia en el par diferencial de las tres formas obtenidas
(laboratorio, terico y en simulacin) podemos concluir que son
aproximadamente iguales, entonces podemos ver que la ganancia es casi el
doble de la ganancia encontrada en el amplificador CE de la figura #6b. Adems
del aumento de la ganancia, tambin podemos mencionar que al ser el circuito
simtrico nos proporciona entradas y salidas balanceadas.

Al tener que ambos transistores estuvieran en la misma oblea permite que los
errores por desacoplamiento entre los transistores se disminuyen, permitiendo
esto que nuestra salida sea lo ms real, sin tener ningn voltaje offset
agregado.

La regin donde nuestro par diferencial puede trabajar linealmente,
corresponde a un voltaje muy pequeo que oscila entre 0.1V pero si
evaluamos la expresin donde la regin comprende desde L/A
V
a +L/A
V
nos da
una respuesta de 0.7 V. Esto es a causa de nuestra ganancia la cual es grande,
y que grficamente en las grficas #3 y #4 es la pendiente de la regin lineal.
Bibliografa

Sedra y Smith. Circuitos Microelectrnicos, Quinta Edicin. McGraw-Hill
Engr 453 PSpice Examples. San Francisco State University.

Lab 02A Editado

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Lab 02A Editado

Transféré par

Droits d'auteur :

Formats disponibles

UNIVERSIDAD DE EL SALVADOR.

FACULTAD DE INGENIERIA Y ARQUITECTURA.

en ecuacin 2, luego resolviendo para I

en Ec.1, y despejando para V

Vous aimerez peut-être aussi