Slides Aut Cap6 PDF

AUTOMAO AUTOMAO
(M323) (M323) (M323) (M323)

CAPTULO V CAPTULO V
Biestveis Biestveis ((Flip Flip--Flops Flops)) Biestveis Biestveis ((Flip Flip--Flops Flops))
2011/2012 2011/2012
Bibliografia Bibliografia Bibliografia Bibliografia
Mrio Serafim Nunes (1982),
Si t Di it i Edit i l P Sistemas Digitais, Editorial Presena
Antonio Padilla (1993), Sistemas ( ),
Digitais, Editora MacGraw-Hill de
Portugal Ltda Portugal, Ltda
Luis Filipe Baptista ENIDH/DEM
2
S i S i Sumrio Sumrio
Memrias biestveis (Flip-Flops)
Biestvel R/S
Biestvel RST Biestvel RST
Biestvel D
Biestvel JK Master-Slave
Aplicaes dos biestveis Aplicaes dos biestveis
3
Biestveis Biestveis Biestveis Biestveis
Definies bsicas Definies bsicas
Circuitos combinatrios: as suas as suas
sadas ficam definidas sadas ficam definidas
exclusivamente atravs do exclusivamente atravs do exclusivamente atravs do exclusivamente atravs do
conhecimento dos valores lgicos conhecimento dos valores lgicos
presentes nas suas entradas presentes nas suas entradas presentes nas suas entradas presentes nas suas entradas
4
Definies Definies
Circuitos sequenciais ou com q
memria: so circuitos em que o
conhecimento das entradas num conhecimento das entradas num
determinado instante, no suficiente
para definir o valor das sadas nesse para definir o valor das sadas nesse
instante
5
Exemplo Exemplo
Este circuito, para alm da entrada
t A i t t d B externa A, possui uma outra entrada B
interna
6
Bi t i Bi t i Biestveis Biestveis
D fi i Definies
Tabela de funcionamento e diagrama g
temporal
Entrada
A
0 1 0
A
Sada
B
0 1 1
B
7
Anlise do funcionamento do circuito
Da anlise das formas de onda de A e B, Da anlise das formas de onda de A e B,
assim como da Tabela, ressalta o facto de
entrada A = 0 poderem corresponder e t ada 0 pode e co espo de
dois valores da sada (B = 0 ou B = 1)
Neste caso a sada depende da evoluo Neste caso, a sada depende da evoluo
da entrada, ou seja do seu passado
8
Anlise do funcionamento do circuito
por este motivo que se diz que os por este motivo que se diz que os
circuitos que para alm das entradas
externas, tm tambm entradas internas e te as, t ta b e t adas te as
realimentadas das sadas nas entradas,
possuem memria p
9
Biestvel R/S (Flip Flop R/S) Biestvel R/S (Flip-Flop R/S)
Esquema com NORS
10
Funcionamento do flip flop R/S Funcionamento do flip-flop R/S
O nvel 0 na entrada OU o elemento
t i d l l i d neutro, no impondo o valor lgico da
sada, o qual fica dependente da outra
t d entrada
Neste circuito, para S = R = 0, o valor
das sadas apenas dependente das
entradas internas
Com S = R = 0 possvel ver que o
circuito pode permanecer no estado (Q =
11
p p (Q
0 , Q= 1) ou (Q = 1 , Q= 0)
Activar a entrada S (Set, Pr) fazer S =
1 R 0 I t f Q 0 1 com R = 0. Isto faz com que Q= 0,
ficando o NOR da entrada R com dois
t d d Q 1 zeros nas entradas, o que d Q=1
Concluso: S = 1 e R = 0 Q = 1 Q
Se agora desactivarmos S, ou seja, se
voltarmos a S = R = 0 verificamos que se voltarmos a S = R = 0 verificamos que se
mantm Q = 1, pois as entradas internas
mantiveram o valor da sada
12
mantiveram o valor da sada
Funcionamento do flip-flop R/S
Activando agora a entrada R (Reset, Activando agora a entrada R (Reset,
Repr), isto , faamos R = 1, S = 0: o
flip-flop vai para o estado Q= 0 p op a pa a o estado Q 0
Se agora desactivarmos R, ou seja, se
voltarmos a S = R = 0 o flip-flop manter voltarmos a S = R = 0 o flip flop manter
o estado (Q = 0) por razes anlogas ao
caso anterior caso anterior
13
Funcionamento do flip-flop R/S
Tabela de funcionamento Tabela de funcionamento
A b t d 1 f Q
Entradas
S R
Sada
Q
Comentrios
Ambas as entradas a 1 fazem Q=
S R Q
0 0 mantm Q mantm o valor que tinha
t i t anteriormente
1 0 1 S=1 ; R=0 coloca Q=1
0 1 0 S=0 ; R=1 coloca Q=0
1 1 0
Q (*) 0
(Esta situao no define um
t d )
14
Q (*)= 0 estado)
F i t d fli fl R/S Funcionamento do flip-flop R/S
Situao de S=R=1 para S=R=0
Esta situao corresponde desactivao
simultnea de ambas as entradas simultnea de ambas as entradas
Teoricamente as sadas passam de Q =Q
= 0 para Q =Q = 1 uma vez que os NORs = 0 para Q =Q = 1, uma vez que os NORs
ficam com dois zeros nas suas entradas,
mas agora as sadas a 1 so realimenta- mas agora as sadas a 1 so realimenta
das nas entradas internas, o que far
aparecer novamente na sada Q =Q= 0
15
aparecer novamente na sada Q =Q = 0
Este ciclo repetir-se-ia numa oscilao de
alta frequncia se o tempo de propagao alta frequncia se o tempo de propagao
das duas portas fosse rigorosamente
igual igual
Na prtica isto nunca acontece, acabando
uma porta por se adiantar relativamente uma porta por se adiantar relativamente
outra, mas o estado em que o flip-flop
acaba por ficar (Q = 0, Q= 1 ou Q = 1, acaba por ficar (Q 0, Q 1 ou Q 1,
Q= 0) imprevisvel de conhecer priori
Concluso: absolutamente de evitar
16
Concluso: absolutamente de evitar
que esta transio acontea
Di t l d fli fl R/S Diagrama temporal do flip-flop R/S
17
Tabelas de funcionamento e de
excitao do flip-flop R/S p p /
S R
Sada
Q
Sada
actual
Sada
seguinte S R S R
Q
actual
Q
n
seguinte
Q
n+1
S R
0 0 Mantm 0 0 0
0 1 0 0 1 1 0
1 0 1 1 0 0 1 1 0 1 1 0 0 1
1 1 n/usado 1 1 0
18
A li ti d bi t i RS Aplicao prtica dos biestveis RS
Limpador de contactos, muito til em
entradas de circuitos digitais
Utiliza-se porque as vibraes ou os p q
maus contactos dos comutadores
electromecnicos fazem com que a q
actuao manual dos comutadores,
provoque o aparecimento duma srie de p q p
transies rpidas muito inconvenientes
19
E l d li (1) C t Exemplo de aplicao (1): Comutao
electromecnica
20
Exemplo de aplicao (1) : comutao Exemplo de aplicao (1) : comutao
com contactos limpos
21
Exemplo de aplicao (2) Exemplo de aplicao (2)
O circuito utiliza um flip-flop R/S bsico e
permite que uma lmpada (ou outra
carga qualquer) seja acesa ou apagada
atravs de 2 interruptores do tipo
impulso (B1 e B2). Um toque em B1
d l d acende a lmpada, que permanecer
acesa mesmo aps B1 ter sido
d d desactuado.
O mesmo se aplica para B2, que apaga a
22
lmpada
Exemplo de aplicao (2) Exemplo de aplicao (2)
23
Biestvel RST Biestvel RST
O biestvel RST tem uma entrada T de
controlo das entradas S e R
24
Funcionamento do biestvel RST Funcionamento do biestvel RST
Quando tivermos T = 1 as portas NAND
esto abertas, obtendo-se nas suas sadas
S e R as negaes de S e R, isto , o
f circuito transforma-se num biestvel RS
simples
Pelo contrrio, quando T = 0 as portas
esto fechadas, obtendo-se nas suas
sadas dois 1 lgicos que, como sabemos,
no afectam o estado do flip-flop ao qual
25
esto ligados
Funcionamento do biestvel RST Funcionamento do biestvel RST
A condio T = 1 a situao de trinco
(latch) aberto que autoriza (enable) a (latch) aberto, que autoriza (enable) a
abertura das portas das entradas S e R e
consequentemente permite pr o flip-flop consequentemente permite pr o flip flop
no estado que estas entradas lhe
impuserem p
A condio T = 0 a situao de trinco
fechado, que impede (disable) qualquer , q p ( ) q q
alterao do estado do flip-flop por
actuao das entradas S e R enquanto T
i 0
26
se mantiver a 0
Tabela de funcionamento do biestvel RST
Entradas Sada Entradas
T S R
Sada
Q
0 mantm
1 0 0 mantm
1 0 1 0
1 1 0 1
1 1 1 --
27
Bi l D Biestvel D
Este biestvel constri-se a partir do RST,
impondo-se que seja sempre R = S
Para tal liga-se um inversor da entrada S na
entrada R ficando assim com uma entrada T
e outra entrada a que iremos designar por D
Este flip-flop tem vrias designaes na
literatura inglesa: bistable latch (trinco bi-
est el) data latch (t inco de dados) o estvel), data latch (trinco de dados) ou
simplesmente D latch
28
Tabela de funcionamento do biestvel
D (D latch) ( )
T D Q
0 mantm-se
1 0 0
1 1 1
29
Diagrama temporal do biestvel D
30
Aplicao tpica do biestvel D
Uma aplicao vulgar do Latch D na Uma aplicao vulgar do Latch D na
memorizao de algarismos decimais
codificados em binrio cod cados e b o
Associa-se um descodificador BCD ligado
a um display de 7 segmentos para a a um display de 7 segmentos para a
visualizao do nmero memorizado nos
quatro Latch quatro Latch
31
Esquema da aplicao do biestvel D
32
Fli fl RS M Sl Flip-flop RS Master-Slave
A estrutura Master-Slave constituda
basicamente por dois flip-flops RST
bsicos, chamando-se o de entrada
M t (M t ) d d Sl Master (Mestre) e o de sada Slave
(Escravo)
Note se tambm q e a ent ada de elgio Note-se tambm que a entrada de relgio
do primeiro est negada em relao do
segundo pelo que ambos os flip-flops segundo, pelo que ambos os flip-flops
RST nunca podero estar simultanea-
mente abertos
33
mente abertos
Funcionamento do flip-flop RS Master-
Slave
T= 1: abre o Master e mantm fechado o
Slave, permitindo assim que as sadas S e Slave, permitindo assim que as sadas S e
R determinem o estado das sadas
internas Qi e Qi do Master internas Qi e Q i do Master
No h contudo qualquer variao das
sadas do Slave que so tambm as sadas do Slave, que so tambm as
sadas do flip-flop Master-Slave
34
Funcionamento do flip-flop RS Master-
Slave
T=0: na segunda fase, T vai a 0 e nesse
instante o Master fechado, enquanto instante o Master fechado, enquanto
que o Slave abre permitindo assim que o
que ficou memorizado em Qi e Qi passe que ficou memorizado em Qi e Q i passe
para as sadas exteriores Q e Q
35
Esquema do flip-flop RS Master-Slave
36
Tabela de funcionamento do flip flop Tabela de funcionamento do flip-flop
RS Master-Slave
1
fase
T 1
Master
aberto
Slave
Aquisio de dados: o flip-
flop est receptivo s
entradas T=1 Slave
Fechado
entradas
Os valores de S e R vo
determinar o estado da sada determinar o estado da sada
interna Q
i
2 Master Processamento de dados: 2
fase T=0
Master
fechado
Slave
Processamento de dados:
Envio da informao obtida
na fase anterior para a sada
37
aberto externa Q
Funcionamento do flip-flop RS Master-Slave Funcionamento do flip-flop RS Master-Slave
A tabela de funcionamento do RS Master-
Sl id ti d RST Slave idntica do RST, s que no
Master-Slave a sada est sincronizada
t i (1 0) d i l d com a transio (1 0) do sinal de
relgio ()
Assim, se com T = 1 fizermos S = 1, R =
0 feito o Set do Master, pelo que a sada
interna Qi vai a 1 e na prxima transio
para 0 de T, o valor de Qi vai ser

38
transferido para a sada, fazendo Q = 1
Funcionamento do flip flop RS Master Funcionamento do flip-flop RS Master-
Slave
No entanto, continuamos com problemas
se as entradas forem S = R = 1
Para resolver esse inconveniente, faz-se
uma modificao do circuito anterior, ,
introduzindo duas ligaes cruzadas das
sadas para as entradas e transformando p
assim o flip-flop RS Master-Slave no flip-
flop JK Master-Slave
39
p
Esquema do flip-flop JK Master-Slave
40
Esquema simplificado do flip-flop JK
Master-Slave
41
Funcionamento do flip-flop JK Master-
Slave
Em virtude de haver duas linhas de
realimentao das sadas Q e Q nas realimentao das sadas Q e Q nas
entradas, j possvel ter S1 = R1= 1
mesmo que tenhamos J = K = 1, pois ou mesmo que tenhamos J = K = 1, pois ou
se tem Q = 0 ou Q= 0 e portanto ou est
fechada a porta do J ou a porta do K fechada a porta do J ou a porta do K
42
Funcionamento do flip flop JK Master Funcionamento do flip-flop JK Master-
Slave
Suponhamos que fazemos J = K = 1 e
que temos Q = 0. Nesta situao a porta
de K fica fechada, pelo que tem-se S1 = 1
e R1 = 0, que a condio que pe Q= 1
Se tivermos Q = 1 agora a entrada J
que fica inibida pela linha de realimen- q p
tao de Q, obtendo-se S1 = 0 e R1 = 1,
que a condio que pe a sada Q=0
43
q q p Q
Diagrama temporal do flip flop JK Diagrama temporal do flip-flop JK
Master-Slave
44
Tabela de funcionamento do flip flop Tabela de funcionamento do flip-flop
JK Master-Slave Q
T J K Q
t
Flanco descendente 0 0 Q Flanco descendente 0 0 Q
Flanco descendente 0 1 0
Flanco descendente 1 0 1
Flanco descendente 1 1 Q Flanco descendente 1 1 Q
0 Q
45
Q
Funcionamento do flip flop JK Master Funcionamento do flip-flop JK Master-
Slave
Os smbolos Q e Qt que aparecem nos
flip-flops sncronos referem
respectivamente a sada antes e depois
da ocorrncia da transio activa do
relgio
Por exemplo, Qt = Q equivale a dizer que p , Q Q q q
o flip-flop manteve o estado. Quando
tivermos Qt =Q, isto significa que o flip-
46
Q Q , g q p
flop muda de estado
Tabelas do flip flop JK Master Slave Tabelas do flip-flop JK Master-Slave
Sada Sada
J K
Sada
Q
Sada
Actual
Q
n
Sada
seguinte
Q
n+1
J K
0 0 Mantm 0 0 0
0 1 0 0 1 1
1 0 1 1 0 1 1 0 1 1 0 1
1 1 Complementa 1 1 0
47
Fli fl JK M t Sl Flip-flop JK Master-Slave
Para alm das entradas J e K ou D existem
normalmente nos flip-flops integrados duas
entradas denominadas Preset e Clear, cujo
funcionamento assncrono
Isto significa que o seu efeito sobre o estado Isto significa que o seu efeito sobre o estado
ou a sada do flip-flop no est sincronizado
nem condicionado pelas transies do sinal e co d c o ado pe as t a s es do s a
de relgio (Clk)
48
S b l d fli fl JK D Ed Smbolos do flip-flop JK e D, Edge-
Triggered ou Master-Slave
49
Fli fl i t d Flip-flops integrados
Flip-flops assncronos:
RS Bsico com NANDs 74279 (4 flip-flops)
Latch D 74373 (8 flip-flops)
Flip-flops sncronos:
D Edge Triggered (Flanco positivo e negativo)
- 74175 (4 flip-flops)
JK Edge Triggered (Flanco positivo e
i ) 74112 (2 fli fl ) negativo) - 74112 (2 flip-flops)
JK Master-Slave (Flanco positivo e negativo)
7476 (2 flip flops)
50
- 7476 (2 flip-flops)
Biestveis JK sncronos
Para que os flip-flops sncronos funcionem Para que os flip flops sncronos funcionem
correctamente necessrio que os valores
lgicos das entradas J, K ou D estejam g cos das e t adas J, ou esteja
estveis durante um curto intervalo de
tempo, antes e aps a ocorrncia da p , p
transio activa do relgio
51
Podem definir-se os seguintes tempos: Podem definir se os seguintes tempos:
Set-Up time : intervalo de tempo anterior
ocorrncia da transio activa do relgio ocorrncia da transio activa do relgio
durante o qual as entradas de dados tm de
permanecer estveis permanecer estveis
Hold time : intervalo de tempo posterior
ocorrncia da transio activa do relgio ocorrncia da transio activa do relgio
durante o qual as entradas de dados tm de
permanecer estveis
52
permanecer estveis
Para se ter uma ideia prtica destes Para se ter uma ideia prtica destes
tempos, pode referir-se que os tempos de
Set-Up e de Hold so da ordem de 10 a 25 Set Up e de o d so da o de de 0 a 5
ns nos flip-flops da famlia TTL
Isto implica uma frequncia mxima de Isto implica uma frequncia mxima de
relgio (clock) da ordem de 30 a 40 MHz
53
Exemplo de aplicao dos flip-flops JK Exemplo de aplicao dos flip-flops JK
O circuito utiliza um flip-flop JK Master-
Sl it l d ( Slave e permite que uma lmpada (ou
outra carga qualquer) seja acesa ou
d t d i i t t apagada atravs de um nico interruptor
do tipo impulso (push-button B1)
Um toque em B1 acende a lmpada, que
permanecer acesa mesmo aps B1 ser
desactuado
Para apag-la, basta aplicar um novo
54
p g , p
toque em B1
E l d li d fli fl JK Exemplo de aplicao dos flip-flops JK
55
Exemplo de aplicao Exemplo de aplicao
Projecte um contador sncrono decrescente
de mdulo 8 atravs de biestveis J-K, com
sada de transporte (carry)
Trata-se de projectar um circuito
combinatrio no qual Q0 , Q1 e Q2 (estado q Q , Q Q (
actual), sero as variveis de entrada e J0,
K0, J1, K1 e J2, K2, sero as variveis de , , , ,
sada. Para construir a tabela do contador,
preciso ter em ateno a tabela de
56
p
funcionamento do biestvel J-K
Tabela de verdade Tabela de verdade
57
Mapas de Karnaugh Mapas de Karnaugh
58
Mapas de Karnaugh Mapas de Karnaugh
59
Circuito lgico Circuito lgico
60

Slides Aut Cap6 PDF

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Slides Aut Cap6 PDF

Transféré par

Droits d'auteur :

Formats disponibles

AUTOMAO AUTOMAO

(M323) (M323) (M323) (M323)

Luis Filipe Baptista ENIDH/DEM

Vous aimerez peut-être aussi