1

Sincronismo de Portadora com Costas Loop

Renato P. Godinho, Rodrigo P. de Lemos, e Pedro Cavaglieri

I. INTRODUO

M problema em modulaes analgicas ou digitais a

necessidade de se ter conhecimento da fase da portadora
para que se faa uma demodulao coerente. Existem vrios
mtodos para se obter essa fase, como o loop quadrtico e o
Costas loop, criado pelo engenheiro de mesmo nome.
No presente experimento, modulou-se um sinal digital
binrio utilizando modulao por chaveamento de fase
(BPSK), de forma convencional e de forma diferencial
(chamado aqui de DPSK binrio, ou DBPSK), realizando a
transmisso atravs de um canal com rudo aditivo gaussiano
branco (AWGN).
II. EXPERIMENTO E RESULTADOS
A. Projeto de um modulador BPSK diferencial
O que se quer criar um dispositivo que gere um sinal da
seguinte forma:
() = (2! + ! ), = 0,1,2, . ..
em que ! a fase que contm a informao do smbolo
transmitido, que um bit no caso do BPSK. Assim, dada a
fonte da sequncia de smbolos, necessrio, para a
modulao diferencial, armazenar a fase de ndice k-1 para
calcular a variao em relao a prxima fase, de ndice k. A
codificao adotada ser a seguinte: uma variao nula na fase
transmite o bit 0, e uma variao de transmite o bit 1.
Matematicamente, basta fazer ! = ! + !!! . Assim, se
! = 0 e !!! = 0, no houve variao de fase e o bit
transmitido 0. Se ! = e !!! = 0, ! = e o bit
transmitido 1. Se ! = 0 e !!! = , ! = e o bit
transmitido 1. Finalmente, se ! = e !!! = ,
! = 2 e no h variao de fase, portanto se transmite o
bit 0.
O sistema acima descrito necessita apenas do gerador de
bits, modelado aqui por um gerador aleatrio uniforme no
intervalo [0,1], com frequncia de 100 Hz e um quantizador,
com intervalo de quantizao 1. O sinal gerado por esse
gerador recebe um ganho multiplicativo de e, com o auxlio
de um integrador discreto (atraso unitrio), somado ao bit
anterior. Aps o integrador, o sinal usado como argumento
da portadora senoidal, com amplitude unitria e frequncia 1
kHz. A figura 1 mostra o diagrama de blocos utilizado para a
realizao do modulador.

Fig. 1. Diagrama de blocos do modulador BPSK diferencial.

Ainda no diagrama anterior, a constante arbitra uma fase

para a portadora e a varivel mod ser utilizada para o clculo
da taxa de erro de bit na seo de anlise do experimento.
Para modular a sequncia de smbolos utilizando um BPSK
convencional, basta retirar o integrador aps o gerador de bits.
B. Projeto de um receptor BPSK diferencial
O receptor a ser projetado ser composto de um estimador
de fase (PLL), um demodulador e um decisor. Cada uma
dessas etapas ser descrita separadamente.
Inicialmente, necessrio desenvolver o estimador de fase
para realizar a demodulao coerente. No presente projeto,
utilizar-se- um Costas Loop para estimar a fase. O diagrama
de blocos a seguir mostra o loop utilizado (figura 2).

Fig. 2. Implementao do Costas Loop.

O Costas loop essencialmente composto de filtros passabaixas, um filtro de loop, um VCO, multiplicadores de
frequncia e um atraso de transporte, que serve para mudar a
fase do sinal gerado pelo VCO. Seu princpio de
funcionamento gerar sinais que contenham a estimativa de
fase gerada pelo VCO e, quando o loop atinge o estgio de

2
travamento, no qual a estimativa da fase igual ou muito
prxima fase real, dar o resultado na sada de um dos filtros
passa-baixas.
Matematicamente, o sinal recebido o prprio sinal
modulado, somado ao rudo do canal AWGN:
() = () + ()
() = (2! + ) + ! ()(2! )
! ()(2! )
Antes da recepo do primeiro smbolo, o Costas loop no
est inicializado, e portanto o VCO gera um senoide com fase
zero. Aps o incio da transmisso do primeiro smbolo, a
sada do VCO ser
() = 2(2! + )
sendo a estimativa de fase. Assim, na entrada de um dos
filtros,
()() = (4! + + ) + ( ) + termos de
rudo
Portanto, na sada do filtro passa-baixas,
! () = ( ) + termos de rudo
Analogamente, na sada do outro filtro,
! () = ( ) + termos de rudo
Os sinais gerados levam a seguinte entrada ao VCO:
!

(2 2)
!

Utilizando o mesmo relgio que gera a portadora no

modulador, gerada a senide no VCO com a mesma
frequncia do sinal recebido e com a fase estimada.
Aps a estimao, o sinal recuperado levado ao decisor,
que apenas verifica o nvel do sinal (maior ou menor que zero)
e atribui 0 ou 1 ao bit transmitido, e finalmente ao
decodificador, que para o DPSK um diferenciador. O motivo
de se utilizar um diferenciador para decodificar o sinal
imediato, pois um integrador foi utilizar para codific-lo. A
figura 3 mostra o esquema do conjunto decisor +
diferenciador.
Para utilizar o presente demodulador para um BPSK
convencional, basta remover o diferenciador aps o decisor e
modificar o decisor para identificar a fase inicial do sinal
modulado, o que ser explicado mais frente.

Fig. 3. Decisor e decodificador (diferenciador) para o DPSK binrio.

C. Desempenho do sistema em presena de rudo

Aps a insero de um canal AWGN, o sistema foi testado
para diversos valores de Relao Sinal-Rudo. A potncia do
sinal modulado
1
= lim
!!
1
= lim
!!

!
!
!

!
!

!
!
!

!
!

! 21000 + !

que pode ser experimentalmente medida e resulta em 0,5 W.

Dessa forma a energia de bit, que, nesse caso coincide com a
energia de smbolo, dada por ! = ! = 0,5.0,01 = 5 .
A razo sinal-rudo (RSR/bit)

/ = 10 log

!
1
= 10 log 0,0025.
!
!

As tabelas I, II e III mostram as taxas de erro para algumas

das situaes de teste, e a figura 4 ilustra o comportamento das
curvas da taxa de erro com a RSR.

Fig. 4. Taxa de erro versus RSR/bit. A linha vermelha representa o BPSK

diferencial, a linha azul o BPSK com fase prxima de zero e a linha verde o
BPSK com fase prxima de . Os pontos para os quais a taxa de erro para o
BPSK diferencial so de 0,001 foram omitidos.

3
TABELA I
TAXA DE ERRO DE BIT PARA BPSK DIFERENCIAL
RSR (dB)

Taxa de erro de bit

13,98
3,98
-6,02
-16,02
-26,02
-29,03
-33,01
-36,02

0,0010
0,0010
0,0010
0,0010
0,0090
0,0571
0,1812
0,3083

TABELA II
TAXA DE ERRO DE BIT PARA BPSK COM FASE PRXIMA DE ZERO
RSR (dB)

Taxa de erro de bit (%)

13,98
3,98
-6,02
-16,02
-26,02
-29,03
-33,01
-36,02

0
0
0
0
0
0,0030
0,0490
0,1071

TABELA III
TAXA DE ERRO DE BIT PARA BPSK COM FASE PRXIMA DE
RSR (dB)

Taxa de erro de bit (%)

13,98
3,98
-6,02
-16,02
-26,02
-29,03
-33,01
-36,02

0
0
0
0
0,0010
0,0060
0,0551
0,1321

III. ANLISE DOS RESULTADOS

Analisando as curvas de taxa de erro em funo da razo
sinal-rudo obtidas, notamos que elas se comportam como as
curvas de probabilidade tericas, porm as taxas so menores
do que a probabilidade, dada uma relao sinal-rudo. De fato,
para uma RSR = 4 dB, a probabilidade de erro para o DPSK
binrio
1 !!!
!! = 4. 10!!
=
2
enquanto a taxa de erro experimental para a mesma RSR
1. 10!! . Para uma RSR de -3 dB, a probabilidade de erro de
aproximadamente 0,3, taxa que verificada apenas para uma
RSR de -36 dB.
Como esperado, o BPSK convencional tem uma
performance ligeiramente melhor que o BPSK diferencial.
Para uma RSR de - 26 dB, a taxa de erro do DPSK de 0,009,
enquanto a taxa de erro do BPSK no mximo 0,001. Essa
diferena em performance diminui com o aumento da RSR. A
explicao para as taxas maiores do DPSK o fato de ele
induzir a um smbolo errado aps um erro, isto , os erros
sempre acontecem em pares, devido memria do
diferenciador. Alm disso, como sua memria restrita a
apenas um smbolo antes do atual, o erro no propagado para

mais smbolos alm dos dois anteriores.

Finalmente, a taxa de erro para o DPSK difere bastante da
teoria no sentido de nunca atingir valores extremamente
baixos (isto , da ordem de 10!! ). Mesmo para RSRs muito
altas, a taxa de erro para o DPSK de 0,001.
Um erro notvel na recepo do BPSK o fato de o Costas
Loop recuperar a fase "completa", isto , tanto o termo que
contm a mensagem quanto a fase da portadora, eliminando
apenas o termo em ! . Para o DPSK esse fato facilmente
remediado, uma vez que ele recupera apenas a diferena de
fase. Dessa forma, para fases prximas a 0 ou a mensagem
recuperada perfeitamente, pois a sada do Costas loop dada
no ramo superior, no qual a sada um sinal cosseno, e
portanto pode assumir os valores 1 (para fase zero) e -1 (para
fase ). Para fases prximas de 2, o sinal recuperado no
ramo superior passa a ser um seno, que assume valores
prximos de zero (pois a fase fica em torno de zero ou ). Ou
seja, ao se tentar recuperar a mensagem utilizando esse ramo,
a taxa de erro aumenta. Por exemplo, para um canal no
ruidoso, a taxa aumenta de zero para 0,13. Um modo bastante
simples de solucionar esse problema utilizando a soma dos
ramos superior e inferior como sada, pois sempre tem-se um
com a informao necessria para a deciso (valores em torno
de -1 ou 1) e outro com valores prximos de zero.
Na modulao BPSK a fase da portadora exerce uma
influncia muito maior pois, a princpio, o decisor projetado
considerando a fase da portadora nula. Assim, se a fase da
portadora for prxima de , todos os bits na sada do decisor
estaro invertidos em relao aos bits esperados, a taxa de
erros se aproxima de 1. Um modo de resolver essa
ambiguidade de fase fazendo com que o decisor identifique a
fase da portadora. Isso pode ser feito observando a sada do
filtro passa-baixas. Quando a fase da portadora zero, o sinal
fica em torno de zero no primeiro perodo e em torno de 1 no
segundo perodo. Quando a fase , o sinal fica em torno de
zero no primeiro perodo e em torno de -1 no segundo. Esse
fato acontece porque o primeiro sinal corresponde ao
momento inicial, no qual o Costas loop ainda no rastreou o
sinal e a sada do VCO zero. No segundo perodo, a sada do
ramo superior do Costas loop d o cosseno da fase da
portadora, que no caso do experimento fica em torno de 1 ou 1. Basta ento modificar o decisor para que inverta a leitura no
caso de o segundo sinal ser -1 ao invs de 1. Essa alterao faz
com que as leituras para ambas as fase sejam feitas de forma
correta.
IV. CONCLUSO
Apesar da diferena dos valores de taxa de erro serem bem
menores do que os esperados para as razes sinal-rudo dadas,
o comportamento de cada modulao foi o esperado, visto que
o sistema DPSK apresentou taxas maiores, compensando na
baixa complexidade do receptor e na robustez em relao
fase da portadora. notvel, portanto, que a utilizao de cada
uma das modulaes depende majoritariamente da sua
aplicao.